CN113746442A - 一种低电压高线性共源共栅放大器 - Google Patents

一种低电压高线性共源共栅放大器 Download PDF

Info

Publication number
CN113746442A
CN113746442A CN202111303119.2A CN202111303119A CN113746442A CN 113746442 A CN113746442 A CN 113746442A CN 202111303119 A CN202111303119 A CN 202111303119A CN 113746442 A CN113746442 A CN 113746442A
Authority
CN
China
Prior art keywords
nmos transistor
terminal
capacitor
resistor
cascode amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111303119.2A
Other languages
English (en)
Other versions
CN113746442B (zh
Inventor
姚静石
刘成鹏
毛毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Mingyi Electronic Technology Co ltd
Original Assignee
Chengdu Mingyi Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Mingyi Electronic Technology Co ltd filed Critical Chengdu Mingyi Electronic Technology Co ltd
Priority to CN202111303119.2A priority Critical patent/CN113746442B/zh
Publication of CN113746442A publication Critical patent/CN113746442A/zh
Application granted granted Critical
Publication of CN113746442B publication Critical patent/CN113746442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/522—Indexing scheme relating to amplifiers the bias or supply voltage or current of the gate side of a FET amplifier being controlled to be on or off by a switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/72—Indexing scheme relating to amplifiers the amplifier stage being a common gate configuration MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明提出了一种低电压高线性共源共栅放大器，包括Cascode放大器、直流偏置单元、直流分离单元和电压提升单元。通过直流偏置单元为Cascode放大器单元在全温（‑55℃至125℃）范围内提供稳定的直流工作点，避免了直流工作点漂移带来的性能损失。通过直流分离单元确保电压提升单元不影响Cascode放大器单元的电特性，确保低电压高线性共源共栅放大器处于正常工作状态。通过电压提升单元，提高了Cascode放大器单元中NMOS晶体管M1b漏极与NMOS晶体管M2b源极之间的电势差，使Cascode放大器单元输出电压摆幅和最大功率输出能力增强，进而有效提高了共源共栅放大器的线性度。

Description

一种低电压高线性共源共栅放大器
技术领域
本发明属于应用于移动通信、微波通讯、雷达领域的半导体材料，具体地说，涉及一种低电压高线性共源共栅放大器。
背景技术
随着半导体工艺的进步，系统集成度不断提高，由于集成电路的功耗和供电电压成平方关系，为降低系统的整体功耗，系统的电源电压不断降低。
同时，对于可植入式医疗器件、无线传感器网络、无线遥测网络等需要采用电池或环境能量供电的低压系统，需要保证无线系统能够在低电源电压下正常工作。
然而，对于无线系统中的射频前端，射频放大器作为射频前端中的核心器件，其性能直接决定了射频前端的性能。电源电压对射频放大器线性度，最大输出功率等核心参数具有决定性作用，低电源电压将导致器件关键指标变差甚至无法正常工作。
如图1所示，为一种现有的Cascode放大器电路结构。Cascode放大器指的是由共源和共栅两级放大器形成的级联结构。由于共源共栅结构中的共栅级晶体管M1a能够减小共源级晶体管M2a米勒电容的作用，使输入输出端得到良好隔离，从而提高了系统的稳定性。
同时Cascode放大器还具有较高增益，电压摆幅大，输出功率能力强，工作频带宽等优点，在射频前端中得到了广泛应用。
但常规的Cascode放大器存在以下缺点：
由于Cascode放大器的共源级晶体管和共栅极晶体管是一种堆积结构，加载在共源/共栅级晶体管上的电压只有单级放大器的一半。
当Cascode放大器工作于较高电压时，共源级晶体管M2a的漏极有足够的电压空间保证系统处在稳定的状态。
当电源电压降低时，随着电源电压的降低，Cascode放大器的电压输出摆幅、线性度、输出功率能力也随之降低。当电源电压降低到一定程度时， M1a和M2a两个晶体管的阈值电压相互叠加，无法保证两个晶体管同时工作在饱和区，即无法保证电路能够处在良好的放大状态。
发明内容
本发明针对现有技术的上述不足和需求，提出了一种低电压高线性共源共栅放大器，通过在常规的Cascode放大器上增设电压提升电路，通过电压提升单元，提高了Cascode放大器单元中NMOS晶体管M1b漏极与NMOS晶体管M2b源极之间的电势差，使Cascode放大器单元输出电压摆幅和最大功率输出能力增强，进而有效提高了共源共栅放大器的线性度。
本发明具体实现内容如下：
本发明提出了一种低电压高线性共源共栅放大器，包括Cascode放大器和电压提升单元；
所述Cascode放大器包括级联的共源放大器和共栅放大器；所述共源放大器中设置有用作共源级晶体管的NMOS晶体管M1b，所述共栅放大器中设置有用作共栅级晶体管的NMOS晶体管M2b；所述NMOS晶体管M2b漏极与NMOS晶体管M1b源极连接；所述NMOS晶体管M2b的源极连接所述电压提升单元。
为了更好地实现本发明，进一步地，还包括直流偏置单元，所述直流偏置单元连接在所述NMOS晶体管M2b的栅极上。
为了更好地实现本发明，进一步地，还包括直流分离单元，所述直流分离单元设置在所述Cascode放大器和电压提升单元之间，所述Cascode放大器中的NMOS晶体管M2b的源极先连接所述直流分离单元，然后通过所述直流分离单元与所述电压提升单元连接。
为了更好地实现本发明，进一步地，所述Cascode放大器还包括电阻R1b、电阻R2b、电阻R3b、电容C1b、电容C2b、电容C3b、电容C4b、和电感L1b；
所述电容C1b的第一端与信号输入端IN1b连接；
所述NMOS晶体管M2b的漏极与NMOS晶体管M1b的源极连接，NMOS晶体管M1b的栅极与电容C4b的第一端、电容C2b的第一端、电阻R1b的第一端、电阻R2b的第一端连接在一起；所述电容C2b的第二端与地连接，电阻R2b的第二端与地连接；
所述电阻R1b的第二端与电感L1b的第一端、电源VCC1b连接；
所述电容C4b的第二端与电阻R3b的第一端连接；
所述电阻R3b的第二端与电感L1b的第二端、NMOS晶体管M1b的漏极、电容C3b的第一端连接；
所述电容C3b的第二端与信号输出端OUT1b连接。
为了更好地实现本发明，进一步地，所述电压提升单元包括NMOS晶体管M5b、NMOS晶体管M6b、NMOS晶体管M7b、PMOS晶体管M8b、电容C7b、电容C8b、反相器INV、振荡器OSC、电阻R7b、电阻R8b、电阻R9b、电阻R10b；
所述振荡器OSC的输出端与反相器INV的输入端、电阻R8b的第一端、电阻R9b的第一端、电阻R10b的第一端连接在一起；
所述反相器INV的输出端与电阻R7b的第一端连接，所述电阻R7b的第二端与NMOS晶体管M5b的栅极连接；
所述电阻R8b的第二端与PMOS晶体管M8b的栅极连接，所述电阻R9b的第二端与NMOS晶体管M7b的栅极连接，所述电阻R10b的第二端与NMOS晶体管M6b的栅极连接；
所述PMOS晶体管M8b的源极与电源VCC3b连接，所述PMOS晶体管M8b的漏极与NMOS晶体管M7b的漏极、电容C7b的第一端连接；
所述NMOS晶体管M7b的源极与电容C8b的第一端、地连接；
所述NMOS晶体管M5b的漏极与地连接，NMOS晶体管M5b的源极与电容C7b的第二端、NMOS晶体管M6b的漏极连接，NMOS晶体管M6b的源极与电容C8b的第二端、电感L2b的第二端连接；
所述NMOS晶体管M6b的源极与电容C8b的第二端之间搭接出端口作为所述电压提升电路与Cascode放大器的NMOS晶体管M2b的源极连接的端口。
为了更好地实现本发明，进一步地，所述直流偏置单元包括电阻R4b、电阻R5b、电阻R6b、NMOS晶体管M3b、NMOS晶体管M4b和电容C5b；
所述电阻R5b的第一端与NMOS晶体管M3b的源极、NMOS晶体管M4b的漏极、电容C1b的第二端、NMOS晶体管M2b的栅极连接在一起；
所述NMOS晶体管M3b的栅极与NMOS晶体管M3b的漏极、电阻R4b的第一端连接；
所述电阻R4b的第二端与电源VCC2b连接；
所述电阻R5b的第二端与电容C5b的第一端、NMOS晶体管M4b的栅极连接；所述NMOS晶体管M4b的源极与电阻R6b的第一端连接，所述电阻R6b的第二端与地连接，电容C5b的第二端与地连接；
所述NMOS晶体管M3b的源极与电阻R5b的第一端共同搭接出一个端口作为直流偏置单元与所述Cascode放大器的NMOS晶体管M2b的栅极连接的端口。
为了更好地实现本发明，进一步地，所述直流分离单元包括电容C6b和电感L2b；
所述电容C6b的第一端与电感L2b的第一端、NMOS晶体管M2b的源极连接，电容C6b第二端与地连接；
所述电感L2b的第二端作为直流分离单元与所述电压提升单元连接的端口。
为了更好地实现本发明，进一步地，所述Cascode放大器还包括电阻R1b、电阻R2b、电阻R3b、电容C1b、电容C2b、电容C3b、电容C4b、和电感L1b；
所述电容C1b的第一端与信号输入端IN1b连接；
所述NMOS晶体管M2b的漏极与NMOS晶体管M1b的源极连接，NMOS晶体管M1b的栅极与电容C4b的第一端、电容C2b的第一端、电阻R1b的第一端、电阻R2b的第一端连接在一起；所述电容C2b的第二端与地连接，电阻R2b的第二端与地连接；
所述电阻R1b的第二端与电感L1b的第一端、电源VCC1b连接；
所述电容C4b的第二端与电阻R3b的第一端连接；
所述电阻R3b的第二端与电感L1b的第二端、NMOS晶体管M1b的漏极、电容C3b的第一端连接；
所述电容C3b的第二端与信号输出端OUT1b连接；
所述电压提升单元包括NMOS晶体管M5b、NMOS晶体管M6b、NMOS晶体管M7b、PMOS晶体管M8b、电容C7b、电容C8b、反相器INV、振荡器OSC、电阻R7b、电阻R8b、电阻R9b、电阻R10b；
所述振荡器OSC的输出端与反相器INV的输入端、电阻R8b的第一端、电阻R9b的第一端、电阻R10b的第一端连接在一起；
所述反相器INV的输出端与电阻R7b的第一端连接，所述电阻R7b的第二端与NMOS晶体管M5b的栅极连接；
所述电阻R8b的第二端与PMOS晶体管M8b的栅极连接，所述电阻R9b的第二端与NMOS晶体管M7b的栅极连接，所述电阻R10b的第二端与NMOS晶体管M6b的栅极连接；
所述PMOS晶体管M8b的源极与电源VCC3b连接，所述PMOS晶体管M8b的漏极与NMOS晶体管M7b的漏极、电容C7b的第一端连接；
所述NMOS晶体管M7b的源极与电容C8b的第一端、地连接；
所述NMOS晶体管M5b的漏极与地连接，NMOS晶体管M5b的源极与电容C7b的第二端、NMOS晶体管M6b的漏极连接，NMOS晶体管M6b的源极与电容C8b的第二端、电感L2b的第二端连接；
所述NMOS晶体管M6b的源极与电容C8b的第二端之间搭接出端口作为所述电压提升电路与直流分离单元连接的端口；
所述直流偏置单元包括电阻R4b、电阻R5b、电阻R6b、NMOS晶体管M3b、NMOS晶体管M4b和电容C5b；
所述电阻R5b的第一端与NMOS晶体管M3b的源极、NMOS晶体管M4b的漏极、电容C1b的第二端、NMOS晶体管M2b的栅极连接在一起；
所述NMOS晶体管M3b的栅极与NMOS晶体管M3b的漏极、电阻R4b的第一端连接；
所述电阻R4b的第二端与电源VCC2b连接；
所述电阻R5b的第二端与电容C5b的第一端、NMOS晶体管M4b的栅极连接；所述NMOS晶体管M4b的源极与电阻R6b的第一端连接，所述电阻R6b的第二端与地连接，电容C5b的第二端与地连接；
所述NMOS晶体管M3b的源极与电阻R5b的第一端共同搭接出一个端口作为直流偏置单元与所述Cascode放大器的NMOS晶体管M2b的栅极连接的端口；
所述直流分离单元包括电容C6b和电感L2b；
所述电容C6b的第一端与电感L2b的第一端、NMOS晶体管M2b的源极连接，电容C6b第二端与地连接；
所述电感L2b的第二端与所述直流分离单元的NMOS晶体管M6b的源极与电容C8b的第二端之间搭接出端口连接。
本发明与现有技术相比具有以下优点及有益效果：
（1）本发明通过电压提升单元，提高了Cascode放大器单元中NMOS晶体管M1b漏极与NMOS晶体管M2b源极之间的电势差，使Cascode放大器单元输出电压摆幅和最大功率输出能力增强，进而有效提高了共源共栅放大器的线性度；
（2）本发明通过直流偏置单元为Cascode放大器单元在全温（-55℃至125℃）范围内提供稳定的直流工作点，避免了直流工作点漂移带来的性能损失；
（3）本发明通过直流分离单元确保电压提升单元不影响Cascode放大器单元的电特性，确保低电压高线性共源共栅放大器处于正常工作状态。
附图说明
图1为传统共源共栅放大器；
图2为本发明的一种低电压高线性共源共栅放大器；
图3为本发明与传统共源共栅放大器功率增益对比示意图；
图4为本发明与传统共源共栅放大器输出三阶交调点对比示意图。
具体实施方式
为了更清楚地说明本发明实施例的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例，因此不应被看作是对保护范围的限定。基于本发明中的实施例，本领域普通技术工作人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；也可以是直接相连，也可以是通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
实施例1：
本实施例提出了一种低电压高线性共源共栅放大器，包括Cascode放大器和电压提升单元；
所述Cascode放大器包括级联的共源放大器和共栅放大器；所述共源放大器中设置有用作共源级晶体管的NMOS晶体管M1b，所述共栅放大器中设置有用作共栅级晶体管的NMOS晶体管M2b；所述NMOS晶体管M2b漏极与NMOS晶体管M1b源极连接；所述NMOS晶体管M2b的源极连接所述电压提升单元。
工作原理：通过电压提升单元，提高了Cascode放大器单元中NMOS晶体管M1b漏极与NMOS晶体管M2b源极之间的电势差，使Cascode放大器单元输出电压摆幅和最大功率输出能力增强，进而有效提高了共源共栅放大器的线性度。
实施例2：
本实施例在上述实施例1的基础上，为了更好地实现本发明，进一步地，还包括直流偏置单元，所述直流偏置单元连接在所述NMOS晶体管M2b的栅极上。
工作原理：直流偏置单元为Cascode放大器单元在全温（-55℃至125℃）范围内提供稳定的直流工作点，避免了直流工作点漂移带来的性能损失。
本实施例的其他部分与上述实施例1相同，故不再赘述。
实施例3：
本实施例在上述实施例1-2任一项的基础上，为了更好地实现本发明，进一步地，还包括直流分离单元，所述直流分离单元设置在所述Cascode放大器和电压提升单元之间，所述Cascode放大器中的NMOS晶体管M2b的源极先连接所述直流分离单元，然后通过所述直流分离单元与所述电压提升单元连接。
工作原理：直流分离单元确保电压提升单元不影响Cascode放大器单元的电特性，确保低电压高线性共源共栅放大器处于正常工作状态。
本实施例的其他部分与上述实施例1-2任一项相同，故不再赘述。
实施例4：
本实施例在上述实施例1-3任一项的基础上，为了更好地实现本发明，进一步地，如图2所示，所述Cascode放大器还包括电阻R1b、电阻R2b、电阻R3b、电容C1b、电容C2b、电容C3b、电容C4b、和电感L1b；
所述电容C1b的第一端与信号输入端IN1b连接；
所述NMOS晶体管M2b的漏极与NMOS晶体管M1b的源极连接，NMOS晶体管M1b的栅极与电容C4b的第一端、电容C2b的第一端、电阻R1b的第一端、电阻R2b的第一端连接在一起；所述电容C2b的第二端与地连接，电阻R2b的第二端与地连接；
所述电阻R1b的第二端与电感L1b的第一端、电源VCC1b连接；
所述电容C4b的第二端与电阻R3b的第一端连接；
所述电阻R3b的第二端与电感L1b的第二端、NMOS晶体管M1b的漏极、电容C3b的第一端连接；
所述电容C3b的第二端与信号输出端OUT1b连接。
工作原理：射频信号通过信号输入端IN1b进入低电压高线性共源共栅放大器后，通过电容C1b，然后依次经过NMOS晶体管M2b、NMOS晶体管M1b将信号进行放大，通过电容C3b，由信号输出端OUT1b输出。
电感L1b为扼流电感，为Cascode放大器单元供电；电阻R1b、电阻R2b对电源电压进行分压，为NMOS晶体管M1b提供静态工作点，电容C2b可以补偿Cascode放大器在高频时的增益损耗。电阻R3b和电容C4b形成负反馈通道，可以使Cascode放大器得到更平坦的增益响应曲线、更容易实现宽带匹配和降低放大器的输入/输出驻波比。
本实施例的其他部分与上述实施例1-3任一项相同，故不再赘述。
实施例5：
本实施例在上述实施例1-4任一项的基础上，为了更好地实现本发明，进一步地，如图2所示，所述电压提升单元包括NMOS晶体管M5b、NMOS晶体管M6b、NMOS晶体管M7b、PMOS晶体管M8b、电容C7b、电容C8b、反相器INV、振荡器OSC、电阻R7b、电阻R8b、电阻R9b、电阻R10b；
所述振荡器OSC的输出端与反相器INV的输入端、电阻R8b的第一端、电阻R9b的第一端、电阻R10b的第一端连接在一起；
所述反相器INV的输出端与电阻R7b的第一端连接，所述电阻R7b的第二端与NMOS晶体管M5b的栅极连接；
所述电阻R8b的第二端与PMOS晶体管M8b的栅极连接，所述电阻R9b的第二端与NMOS晶体管M7b的栅极连接，所述电阻R10b的第二端与NMOS晶体管M6b的栅极连接；
所述PMOS晶体管M8b的源极与电源VCC3b连接，所述PMOS晶体管M8b的漏极与NMOS晶体管M7b的漏极、电容C7b的第一端连接；
所述NMOS晶体管M7b的源极与电容C8b的第一端、地连接；
所述NMOS晶体管M5b的漏极与地连接，NMOS晶体管M5b的源极与电容C7b的第二端、NMOS晶体管M6b的漏极连接，NMOS晶体管M6b的源极与电容C8b的第二端、电感L2b的第二端连接；
所述NMOS晶体管M6b的源极与电容C8b的第二端之间搭接出端口作为所述电压提升电路与Cascode放大器的NMOS晶体管M2b的源极连接的端口。
工作原理：电压提升单元中，电阻R7b、电阻R8b、电阻R9b、电阻R10b为NMOS晶体管M5b、PMOS晶体管M8b 、NMOS晶体管M7b 、NMOS晶体管M6b和控制信号之间提供隔离。振荡器OSC输出方波信号，直接控制PMOS晶体管M8b 、NMOS晶体管M7b 、NMOS晶体管M6b的导通关断，方波信号通过反相器INV后，得到与振荡器OSC输出方波信号相位相反的信号后，控制NMOS晶体管M5b的导通关断。
在振荡器OSC输出方波信号的前半周期，NMOS晶体管M6b、NMOS晶体管M7b关断，NMOS晶体管M5b、PMOS晶体管M8b导通，电容C7b由电源VCC3b充电到电源电压VCC3b，后半周期，NMOS晶体管M6b、NMOS晶体管M7b导通，NMOS晶体管M5b、PMOS晶体管M8b关断，由电容C7b给电容C8b充电，导通状态下， NMOS晶体管M7b源漏极之间的内阻忽略不计，此时，电容C8b第一端与地相连，电压为0V，此时电容C8b第二端会得到一个负电压V1,电容C8b第二端与电感L2b第二端连接，所以此时的NMOS晶体管M2b源极电压被钳位到V1。
V1值可由以下公式得到：
Figure DEST_PATH_IMAGE001
；
其中：
Figure DEST_PATH_IMAGE002
；
式中，
Figure DEST_PATH_IMAGE003
为本发明的一种低电压高线性共源共栅放大器工作电流，
Figure DEST_PATH_IMAGE004
为振荡器OSC工 作频率，
Figure DEST_PATH_IMAGE005
为NMOS晶体管M6b导通电阻，
Figure DEST_PATH_IMAGE006
为NMOS晶体管M7b导通电阻，
Figure DEST_PATH_IMAGE007
为电容C7b 等效串联电阻，
Figure DEST_PATH_IMAGE008
为电容C8b等效串联电阻。
本实施例的其他部分与上述实施例1-4任一项相同，故不再赘述。
实施例6：
本实施例在上述实施例1-5任一项的基础上，为了更好地实现本发明，进一步地，如图2所示，所述直流偏置单元包括电阻R4b、电阻R5b、电阻R6b、NMOS晶体管M3b、NMOS晶体管M4b和电容C5b；
所述电阻R5b的第一端与NMOS晶体管M3b的源极、NMOS晶体管M4b的漏极、电容C1b的第二端、NMOS晶体管M2b的栅极连接在一起；
所述NMOS晶体管M3b的栅极与NMOS晶体管M3b的漏极、电阻R4b的第一端连接；
所述电阻R4b的第二端与电源VCC2b连接；
所述电阻R5b的第二端与电容C5b的第一端、NMOS晶体管M4b的栅极连接；所述NMOS晶体管M4b的源极与电阻R6b的第一端连接，所述电阻R6b的第二端与地连接，电容C5b的第二端与地连接；
所述NMOS晶体管M3b的源极与电阻R5b的第一端共同搭接出一个端口作为直流偏置单元与所述Cascode放大器的NMOS晶体管M2b的栅极连接的端口。
工作原理：电阻R4b、电阻R5b、电阻R6b、NMOS晶体管M3b、NMOS晶体管M4b和电容C5b所构成的直流偏置单元，可以在全温（-55°C至125°C）范围内，为NMOS晶体管M2b提供稳定的静态工作点。
本实施例的其他部分与上述实施例1-5任一项相同，故不再赘述。
实施例7：
本实施例在上述实施例1-6任一项的基础上，为了更好地实现本发明，进一步地，所述直流分离单元包括电容C6b和电感L2b；
所述电容C6b的第一端与电感L2b的第一端、NMOS晶体管M2b的源极连接，电容C6b第二端与地连接；
所述电感L2b的第二端作为直流分离单元与所述电压提升单元连接的端口。
工作原理：电容C6b和电感L2b构成的直流分离单元，Cascode放大结构中的射频信号流过路径没有变化，即增加的电容和电感对于射频信号的传输路径没有影响，只是将直流进行了分离，并与电压提升单元连接。
本实施例的其他部分与上述实施例1-6任一项相同，故不再赘述。
实施例8：
本实施例在上述实施例1-7任一项的基础上，如图3、图4所示：
图3为本发明与传统共源共栅放大器功率增益对比示意图（AM-AM曲线）。△为传统共源共栅放大器功率增益与输出功率之间的关系曲线，○为本发明功率增益与输出功率之间的关系曲线。从图3可以看出，本发明与传统共源共栅放大器相比较，在相同电源电压条件下，本发明提供的一种低电压高线性共源共栅放大器功率增益曲线随输出功率增加而降低1dB时的输出功率(输出1dB压缩点)，明显高于传统共源共栅放大器。
图4为本发明与传统共源共栅放大器输出三阶交调点对比示意图。△为传统共源共栅放大器输出三阶交调点随频率变化的关系曲线，○为本发明输出三阶交调点随频率变化的关系曲线。从图4可以看出，本发明与传统共源共栅放大器相比较，本发明提供的一种低电压高线性共源共栅放大器输出三阶交调点更高，线性度更好。
以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。

Claims (8)

1.一种低电压高线性共源共栅放大器，其特征在于，包括Cascode放大器和电压提升单元；
所述Cascode放大器包括级联的共源放大器和共栅放大器；所述共源放大器中设置有用作共源级晶体管的NMOS晶体管M1b，所述共栅放大器中设置有用作共栅级晶体管的NMOS晶体管M2b；所述NMOS晶体管M2b漏极与NMOS晶体管M1b源极连接；所述NMOS晶体管M2b的源极连接所述电压提升单元。
2.如权利要求1所述的一种低电压高线性共源共栅放大器，其特征在于，还包括直流偏置单元，所述直流偏置单元连接在所述NMOS晶体管M2b的栅极上。
3.如权利要求2所述的一种低电压高线性共源共栅放大器，其特征在于，还包括直流分离单元，所述直流分离单元设置在所述Cascode放大器和电压提升单元之间，所述Cascode放大器中的NMOS晶体管M2b的源极先连接所述直流分离单元，然后通过所述直流分离单元与所述电压提升单元连接。
4.如权利要求1所述的一种低电压高线性共源共栅放大器，其特征在于，所述Cascode放大器还包括电阻R1b、电阻R2b、电阻R3b、电容C1b、电容C2b、电容C3b、电容C4b、和电感L1b；
所述电容C1b的第一端与信号输入端IN1b连接；
所述NMOS晶体管M2b的漏极与NMOS晶体管M1b的源极连接，NMOS晶体管M1b的栅极与电容C4b的第一端、电容C2b的第一端、电阻R1b的第一端、电阻R2b的第一端连接在一起；所述电容C2b的第二端与地连接，电阻R2b的第二端与地连接；
所述电阻R1b的第二端与电感L1b的第一端、电源VCC1b连接；
所述电容C4b的第二端与电阻R3b的第一端连接；
所述电阻R3b的第二端与电感L1b的第二端、NMOS晶体管M1b的漏极、电容C3b的第一端连接；
所述电容C3b的第二端与信号输出端OUT1b连接。
5.如权利要求1或4所述的一种低电压高线性共源共栅放大器，其特征在于，所述电压提升单元包括NMOS晶体管M5b、NMOS晶体管M6b、NMOS晶体管M7b、PMOS晶体管M8b、电容C7b、电容C8b、反相器INV、振荡器OSC、电阻R7b、电阻R8b、电阻R9b、电阻R10b；
所述振荡器OSC的输出端与反相器INV的输入端、电阻R8b的第一端、电阻R9b的第一端、电阻R10b的第一端连接在一起；
所述反相器INV的输出端与电阻R7b的第一端连接，所述电阻R7b的第二端与NMOS晶体管M5b的栅极连接；
所述电阻R8b的第二端与PMOS晶体管M8b的栅极连接，所述电阻R9b的第二端与NMOS晶体管M7b的栅极连接，所述电阻R10b的第二端与NMOS晶体管M6b的栅极连接；
所述PMOS晶体管M8b的源极与电源VCC3b连接，所述PMOS晶体管M8b的漏极与NMOS晶体管M7b的漏极、电容C7b的第一端连接；
所述NMOS晶体管M7b的源极与电容C8b的第一端、地连接；
所述NMOS晶体管M5b的漏极与地连接，NMOS晶体管M5b的源极与电容C7b的第二端、NMOS晶体管M6b的漏极连接，NMOS晶体管M6b的源极与电容C8b的第二端、电感L2b的第二端连接；
所述NMOS晶体管M6b的源极与电容C8b的第二端之间搭接出端口作为所述电压提升电路与Cascode放大器的NMOS晶体管M2b的源极连接的端口。
6.如权利要求2所述的一种低电压高线性共源共栅放大器，其特征在于，所述直流偏置单元包括电阻R4b、电阻R5b、电阻R6b、NMOS晶体管M3b、NMOS晶体管M4b和电容C5b；
所述电阻R5b的第一端与NMOS晶体管M3b的源极、NMOS晶体管M4b的漏极、电容C1b的第二端、NMOS晶体管M2b的栅极连接在一起；
所述NMOS晶体管M3b的栅极与NMOS晶体管M3b的漏极、电阻R4b的第一端连接；
所述电阻R4b的第二端与电源VCC2b连接；
所述电阻R5b的第二端与电容C5b的第一端、NMOS晶体管M4b的栅极连接；所述NMOS晶体管M4b的源极与电阻R6b的第一端连接，所述电阻R6b的第二端与地连接，电容C5b的第二端与地连接；
所述NMOS晶体管M3b的源极与电阻R5b的第一端共同搭接出一个端口作为直流偏置单元与所述Cascode放大器的NMOS晶体管M2b的栅极连接的端口。
7.如权利要求3所述的一种低电压高线性共源共栅放大器，其特征在于，所述直流分离单元包括电容C6b和电感L2b；
所述电容C6b的第一端与电感L2b的第一端、NMOS晶体管M2b的源极连接，电容C6b第二端与地连接；
所述电感L2b的第二端作为直流分离单元与所述电压提升单元连接的端口。
8.如权利要求3所述的一种低电压高线性共源共栅放大器，其特征在于，所述Cascode放大器还包括电阻R1b、电阻R2b、电阻R3b、电容C1b、电容C2b、电容C3b、电容C4b、和电感L1b；
所述电容C1b的第一端与信号输入端IN1b连接；
所述NMOS晶体管M2b的漏极与NMOS晶体管M1b的源极连接，NMOS晶体管M1b的栅极与电容C4b的第一端、电容C2b的第一端、电阻R1b的第一端、电阻R2b的第一端连接在一起；所述电容C2b的第二端与地连接，电阻R2b的第二端与地连接；
所述电阻R1b的第二端与电感L1b的第一端、电源VCC1b连接；
所述电容C4b的第二端与电阻R3b的第一端连接；
所述电阻R3b的第二端与电感L1b的第二端、NMOS晶体管M1b的漏极、电容C3b的第一端连接；
所述电容C3b的第二端与信号输出端OUT1b连接；
所述电压提升单元包括包括NMOS晶体管M5b、NMOS晶体管M6b、NMOS晶体管M7b、PMOS晶体管M8b、电容C7b、电容C8b、反相器INV、振荡器OSC、电阻R7b、电阻R8b、电阻R9b、电阻R10b；
所述振荡器OSC的输出端与反相器INV的输入端、电阻R8b的第一端、电阻R9b的第一端、电阻R10b的第一端连接在一起；
所述反相器INV的输出端与电阻R7b的第一端连接，所述电阻R7b的第二端与NMOS晶体管M5b的栅极连接；
所述电阻R8b的第二端与PMOS晶体管M8b的栅极连接，所述电阻R9b的第二端与NMOS晶体管M7b的栅极连接，所述电阻R10b的第二端与NMOS晶体管M6b的栅极连接；
所述PMOS晶体管M8b的源极与电源VCC3b连接，所述PMOS晶体管M8b的漏极与NMOS晶体管M7b的漏极、电容C7b的第一端连接；
所述NMOS晶体管M7b的源极与电容C8b的第一端、地连接；
所述NMOS晶体管M5b的漏极与地连接，NMOS晶体管M5b的源极与电容C7b的第二端、NMOS晶体管M6b的漏极连接，NMOS晶体管M6b的源极与电容C8b的第二端、电感L2b的第二端连接；
所述NMOS晶体管M6b的源极与电容C8b的第二端之间搭接出端口作为所述电压提升电路与直流分离单元连接的端口；
所述直流偏置单元包括电阻R4b、电阻R5b、电阻R6b、NMOS晶体管M3b、NMOS晶体管M4b和电容C5b；
所述电阻R5b的第一端与NMOS晶体管M3b的源极、NMOS晶体管M4b的漏极、电容C1b的第二端、NMOS晶体管M2b的栅极连接在一起；
所述NMOS晶体管M3b的栅极与NMOS晶体管M3b的漏极、电阻R4b的第一端连接；
所述电阻R4b的第二端与电源VCC2b连接；
所述电阻R5b的第二端与电容C5b的第一端、NMOS晶体管M4b的栅极连接；所述NMOS晶体管M4b的源极与电阻R6b的第一端连接，所述电阻R6b的第二端与地连接，电容C5b的第二端与地连接；
所述NMOS晶体管M3b的源极与电阻R5b的第一端共同搭接出一个端口作为直流偏置单元与所述Cascode放大器的NMOS晶体管M2b的栅极连接的端口；
所述直流分离单元包括电容C6b和电感L2b；
所述电容C6b的第一端与电感L2b的第一端、NMOS晶体管M2b的源极连接，电容C6b第二端与地连接；
所述电感L2b的第二端与所述直流分离单元的NMOS晶体管M6b的源极与电容C8b的第二端之间搭接出端口连接。
CN202111303119.2A 2021-11-05 2021-11-05 一种低电压高线性共源共栅放大器 Active CN113746442B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111303119.2A CN113746442B (zh) 2021-11-05 2021-11-05 一种低电压高线性共源共栅放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111303119.2A CN113746442B (zh) 2021-11-05 2021-11-05 一种低电压高线性共源共栅放大器

Publications (2)

Publication Number Publication Date
CN113746442A true CN113746442A (zh) 2021-12-03
CN113746442B CN113746442B (zh) 2022-02-11

Family

ID=78727448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111303119.2A Active CN113746442B (zh) 2021-11-05 2021-11-05 一种低电压高线性共源共栅放大器

Country Status (1)

Country Link
CN (1) CN113746442B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114079428A (zh) * 2022-01-19 2022-02-22 成都明夷电子科技有限公司 一种基于cmos的可调谐差分输入共源共栅低噪声放大器
CN116032221A (zh) * 2023-03-29 2023-04-28 成都明夷电子科技有限公司 一种低噪声共源共栅放大器及微波系统

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343166A (en) * 1993-08-26 1994-08-30 Pass Laboratories, Inc. Efficient high fidelity audio power amplifier
US20020067213A1 (en) * 2000-11-24 2002-06-06 Satoru Miyabe Cascode amplifying circuit and folded cascode amplifying circuit
US20030169111A1 (en) * 2002-03-08 2003-09-11 Ivanov Vadim V. Operational amplifier input stage and method
US20040085106A1 (en) * 2002-08-26 2004-05-06 Integrant Technologies Inc. Charge pump circuit for compensating mismatch of output currents
US20050057304A1 (en) * 2003-09-15 2005-03-17 Barrie Gilbert Single-ended input, differential output low noise amplifier
US20060119435A1 (en) * 2004-12-02 2006-06-08 Hyoung-Seok Oh Triple cascode power amplifier of inner parallel configuration with dynamic gate bias technique
US20090295480A1 (en) * 2008-05-28 2009-12-03 Kabushiki Kaisha Nihon Micronics Amplifier circuit
US20100103572A1 (en) * 2008-10-29 2010-04-29 Qualcomm Incorporated Amplifier with improved esd protection circuitry
CN101888210A (zh) * 2010-07-16 2010-11-17 上海集成电路研发中心有限公司 可变增益低噪声放大器
US20150002225A1 (en) * 2012-02-01 2015-01-01 Telefonaktiebolaget L M Ericsson (pulb) Low-noise amplifier
CN106330109A (zh) * 2016-08-31 2017-01-11 中国科学院微电子研究所 共源共栅放大电路及功率放大器
CN107947747A (zh) * 2017-11-21 2018-04-20 中国地质大学（北京） 折叠共源共栅放大器及模拟电路
CN209330069U (zh) * 2019-01-30 2019-08-30 成都明夷电子科技有限公司 一种有源偏置Cascode射频放大器
US20200358402A1 (en) * 2016-09-16 2020-11-12 Psemi Corporation Gate Drivers for Stacked Transistor Amplifiers

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343166A (en) * 1993-08-26 1994-08-30 Pass Laboratories, Inc. Efficient high fidelity audio power amplifier
US20020067213A1 (en) * 2000-11-24 2002-06-06 Satoru Miyabe Cascode amplifying circuit and folded cascode amplifying circuit
US20030169111A1 (en) * 2002-03-08 2003-09-11 Ivanov Vadim V. Operational amplifier input stage and method
US20040085106A1 (en) * 2002-08-26 2004-05-06 Integrant Technologies Inc. Charge pump circuit for compensating mismatch of output currents
US20050057304A1 (en) * 2003-09-15 2005-03-17 Barrie Gilbert Single-ended input, differential output low noise amplifier
US20060119435A1 (en) * 2004-12-02 2006-06-08 Hyoung-Seok Oh Triple cascode power amplifier of inner parallel configuration with dynamic gate bias technique
US20090295480A1 (en) * 2008-05-28 2009-12-03 Kabushiki Kaisha Nihon Micronics Amplifier circuit
US20100103572A1 (en) * 2008-10-29 2010-04-29 Qualcomm Incorporated Amplifier with improved esd protection circuitry
CN101888210A (zh) * 2010-07-16 2010-11-17 上海集成电路研发中心有限公司 可变增益低噪声放大器
US20150002225A1 (en) * 2012-02-01 2015-01-01 Telefonaktiebolaget L M Ericsson (pulb) Low-noise amplifier
CN106330109A (zh) * 2016-08-31 2017-01-11 中国科学院微电子研究所 共源共栅放大电路及功率放大器
US20200358402A1 (en) * 2016-09-16 2020-11-12 Psemi Corporation Gate Drivers for Stacked Transistor Amplifiers
CN107947747A (zh) * 2017-11-21 2018-04-20 中国地质大学（北京） 折叠共源共栅放大器及模拟电路
CN209330069U (zh) * 2019-01-30 2019-08-30 成都明夷电子科技有限公司 一种有源偏置Cascode射频放大器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
RUEY-LUE: ""A 0.8V folded-cascode low noise amplifier for multi-band applications"", 《 2008 IEEE ASIA PACIFIC CONFERENCE ON CIRCUITS AND SYSTEMS》 *
程春来: "一种低压低功耗CMOS折叠-共源共栅运算放大器的设计", 《现代电子技术》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114079428A (zh) * 2022-01-19 2022-02-22 成都明夷电子科技有限公司 一种基于cmos的可调谐差分输入共源共栅低噪声放大器
CN114079428B (zh) * 2022-01-19 2022-04-22 成都明夷电子科技有限公司 一种基于cmos的可调谐差分输入共源共栅低噪声放大器
CN116032221A (zh) * 2023-03-29 2023-04-28 成都明夷电子科技有限公司 一种低噪声共源共栅放大器及微波系统

Also Published As

Publication number Publication date
CN113746442B (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
CN113746442B (zh) 一种低电压高线性共源共栅放大器
US9935585B2 (en) RF amplifier operational in different power modes
US8704597B2 (en) Amplifiers and related receiver systems
CN104242830B (zh) 基于有源电感的可重配置超宽带低噪声放大器
US10637418B2 (en) Stacked power amplifiers using core devices
CN104617905B (zh) 射频放大器及射频放大方法
WO2011137635A1 (zh) 一种功率放大器和基于功率放大器的信号放大方法
CN103219951A (zh) 一种采用噪声抵消技术的低功耗低噪声放大器
TW201507348A (zh) 超寬頻低雜訊低功率損耗放大器電路
CN103219952B (zh) 一种采用噪声抵消技术的宽带低噪声放大器
US8633771B2 (en) Power amplifier
CN112564630A (zh) 一种毫米波放大电路
CN109391236B (zh) 一种信号放大电路及毫米波信号放大电路
WO2024099059A1 (zh) 射频接收模组旁路模式下的无源电路及射频接收模组
CN107026621A (zh) 功率放大器系统和相关的偏置电路
US20230308053A1 (en) Dynamically biased power amplification
CN108599730B (zh) 一种基于紧凑型谐振器的高效率f类堆叠功率放大器
CN108696259B (zh) 射频功率放大器
CN111193477A (zh) 一种复合放大器
CN114362685B (zh) 一种基于高q值差分耦合技术的功率放大器
CN111740706B (zh) 一种5g系统的宽带高线性度驱动放大器
CN108768323B (zh) 一种高功率高效率高增益逆f类堆叠功率放大器
CN108736846B (zh) 一种基于波形控制技术的连续逆f类堆叠功率放大器
Shukla et al. Study of Novel Small-Signal JFET Amplifiers in Sziklai pair Topology
CN104506151A (zh) 一种用于医疗电子的运算放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Floor 9, block a, Xiewei center, No. 333 Dehua Road, hi tech Zone, Chengdu, Sichuan 610000

Patentee after: Chengdu Mingyi Electronic Technology Co.,Ltd.

Country or region after: China

Address before: Floor 9, block a, Xiewei center, No. 333 Dehua Road, hi tech Zone, Chengdu, Sichuan 610000

Patentee before: Chengdu Mingyi Electronic Technology Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A Low Voltage High Linear Common Source Common Gate Amplifier

Granted publication date: 20220211

Pledgee: The Agricultural Bank of Chengdu branch of Limited by Share Ltd. Chinese Sichuan

Pledgor: Chengdu Mingyi Electronic Technology Co.,Ltd.

Registration number: Y2024990000170