CN113708912A - 一种时钟同步方法及其系统 - Google Patents

Abstract

本发明公开了一种时钟同步方法及其系统，所述时钟同步方法包括：S1：确定报文域中的目标发送时钟和目标接收时钟；S2：控制所述目标发送时钟发送第一时间信息；S3：控制所述目标接收时钟接收所述第一时间信息，得到接收所述第一时间信息的第二时间信息；S4：控制所述目标接收时钟根据所述第一时间信息和所述第二时间信息，得到所述目标接收时钟相对于所述目标发送时钟的第一时间延时和第一时钟偏差；S5：控制所述目标接收时钟根据所述第二时间信息、所述第一时间延时、所述第一时钟偏差和驻留时间，得到与所述第一时间信息同步的第三时间信息。本发明所公开的时钟同步方法及其系统，能够解决现有的时钟同步方法带宽消耗大的问题。

Description

一种时钟同步方法及其系统

技术领域

本发明涉及时钟同步技术领域，具体涉及一种时钟同步方法及其系统。

背景技术

按照PTP协议(根据IEEE1588v2标准中提出的高精度授时协议)需求，实现该协议的硬件，需要能够记录报文进入芯片的时间和报文离开芯片的时间。对于透明时钟场景，还需要硬件能够计算报文在硬件中的驻留时间，并使用该驻留时间对报文进行修改。PTP报文在芯片中的处理场景如下：

1、MAC口进入，上送CPU处理，报文需要携带进入芯片的时间戳。

2、CPU下发报文，需要上报该报文离开芯片的时间戳或者将时间戳写入报文。

3、MAC口进入，转发到MAC口，使用出口时间减去入口时间得到驻留时间并将其修正到报文中。

4、P2P模式下，需要能够在入口将链路时延修正到报文的修正域。

一般的处理逻辑是，报文进入芯片后，针对进入芯片的报文生成一个对应的报文描述符。该报文描述符存储了报文解析后的一些信息，以及在芯片处理逻辑中产生的一些中间状态。其中就包含了PTP报文在处理过程中使用的时间戳信息以及控制信息。除上述列举四种场景外，报文经过多芯片系统时，时间戳信息、控制也需要随报文描述符跟随报文在不同芯片间传递。

在单芯片场景中，如图1所示，报文进入交换芯片后，会在进入时产生一个记录当前时间的时间戳。该时间戳将用于后续的协议逻辑处理。

如果该报文决定上送到CPU，则交换芯片会将时间戳信息和报文通过PCIE通道送到内存中，以等待CPU处理。在传输过程中，除传输PTP报文本身外，还需额外传输时间戳信息(按照协议描述80位，可根据实际减少位数)

如果该报文决定从MAC转发出去。在某些场景下，需要计算该报文在芯片中的驻留时间。报文在离开芯片时，会产生一个记录报文离开芯片的时间戳信息。并且使用该出口时间减去报文携带的入口时间，得到报文在芯片里面的驻留时间。然后将该驻留时间修正到PTP报文的修正域中。

在多芯片场景中，如图2所示，当使用多块芯片连接，使之对外作为一个整体使用，并在多芯片间同步时间的场景中。

报文从芯片1的A口进入时产生入口时间戳，并随报文写到。经过PTP协议处理后，发现报文的出口在芯片2的B离开芯片。芯片1会将PTP报文和时间戳信息一起通过两个芯片间的连接通道传输到芯片2。PTP报文在芯片2的B口即将离开时，对于某些场景，会计算该报文的驻留时间，并修正到PTP报文的修正域中。

由此，现有技术方案中。不管是单芯片的场景，还是多芯片的场景。都存在芯片间或者芯片与CPU之间传输时间戳信息的需求。PTP报文需要为携带时间戳信息占用额外的带宽开销。

以一个二层封装的PTP报文为例，其完整长度为60字节左右(不同报文类型，长度不同)。其所需传递的时间戳信息，可能在4-8字节之间。增加的带宽消耗可能在百分之几到百分之十几之间。

发明内容

本发明的目的在于提供一种时钟同步方法及其系统，以解决现有的时钟同步方法带宽消耗大的问题。

本发明解决上述技术问题的技术方案如下：

本发明提供一种时钟同步方法，所述时钟同步方法包括：

S1：确定报文域中的目标发送时钟和目标接收时钟；

S2：控制所述目标发送时钟发送第一时间信息；

S3：控制所述目标接收时钟接收所述第一时间信息，得到接收所述第一时间信息的第二时间信息；

S4：控制所述目标接收时钟根据所述第一时间信息和所述第二时间信息，得到所述目标接收时钟相对于所述目标发送时钟的第一时间延时和第一时钟偏差；

S5：控制所述目标接收时钟根据所述第二时间信息、所述第一时间延时、所述第一时钟偏差和驻留时间，得到与所述第一时间信息同步的第三时间信息。

可选择地，所述目标发送时钟通过PTP协议发送所述第一时间信息。

可选择地，所述PTP协议包括保留域，所述保留域包括控制子域、第一时间戳域和第二时间戳域，所述控制子域用于根据PTP报文动作判断是否具有驻留时间，所述第一时间戳域和所述第二时间戳域用于覆盖PTP报文在时钟同步系统中转发和/或处理所消耗的时间。

可选择地，所述第一时间信息包括所述目标发送时钟的出口时间戳；和/或

所述第二时间信息包括所述目标接收时钟的入口时间戳；和/或

所述第三时间信息包括所述目标接收时钟的出口时间戳。

可选择地，所述PTP报文动作包括：

添加第一时间延时到所述PTP协议中的报文修正域；和/或

计算所述驻留时间，并将所述驻留时间添加到报文修正域；和/或

上报出口时间戳给CPU，用于协议计算；和/或

将所述第一时间信息写入所述PTP协议。

可选择地，所述第一时间戳域和所述第二时间戳域可实现40bit的时间戳。

本发明还提供一种基于上述的时钟同步方法的时钟同步系统，所述时钟同步系统包括：

目标发送时钟，所述目标发送时钟用于发送第一时间信息；

目标接收时钟，所述目标接收时钟用于输出第二时间信息并接收所述第一时间信息、根据所述第一时间信息和所述第二时间信息生成第一时间延时和第一时间偏差，以及根据所述第二时间信息、所述第一时间延时、所述第一时间偏差和驻留时间，生成与所述第一时间信息同步的第三时间信息。

本发明具有以下有益效果：

通过上述技术方案，即通过本发明所提供的时钟同步方法，目标接收时钟能够自主对时间延时和时间偏差进行计算，从而根据接收到的第二时间信息、第一时间延时、第一时间偏差和在目标接收时钟自身的芯片里的驻留时间，计算出与目标发送时钟同步的第三时间信息，从而进一步减少带宽消耗。

附图说明

图1为现有技术中时钟同步过程中单芯片场景下PTP协议报文的内部结构示意图；

图2为现有技术中时钟同步过程中多芯片场景下PTP协议报文的内部结构示意图；

图3为本发明所提供的时钟同步方法的流程图；

图4为本发明所提供的时钟同步方法的时钟同步过程中单芯片场景下PTP协议报文的内部结构示意图；

图5为本发明所提供的时钟同步方法的时钟同步过程中多芯片场景下PTP协议报文的内部结构示意图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

图1、图2、图4和图5中，A表示报文进入端口；B表示报文输出端口。

实施例

本发明解决上述技术问题的技术方案如下：

本发明提供一种时钟同步方法，参考图3所示，所述时钟同步方法包括：

S1：确定报文域中的目标发送时钟和目标接收时钟；

S2：控制所述目标发送时钟发送第一时间信息；

S3：控制所述目标接收时钟接收所述第一时间信息，得到接收所述第一时间信息的第二时间信息；

S4：控制所述目标接收时钟根据所述第一时间信息和所述第二时间信息，得到所述目标接收时钟相对于所述目标发送时钟的第一时间延时和第一时钟偏差；

S5：控制所述目标接收时钟根据所述第二时间信息、所述第一时间延时、所述第一时钟偏差和驻留时间，得到与所述第一时间信息同步的第三时间信息。

本发明具有以下有益效果：

通过上述技术方案，即通过本发明所提供的时钟同步方法，目标接收时钟能够自主对时间延时和时间偏差进行计算，从而根据接收到的第二时间信息、第一时间延时、第一时间偏差和在目标接收时钟自身的芯片里的驻留时间，计算出与目标发送时钟同步的第三时间信息，从而进一步减少带宽消耗。

可选择地，所述目标发送时钟通过PTP协议发送所述第一时间信息。

可选择地，所述PTP协议包括保留域，所述保留域包括控制子域、第一时间戳域和第二时间戳域，所述控制子域用于根据PTP报文动作判断是否具有驻留时间，所述第一时间戳域和所述第二时间戳域用于覆盖PTP报文在时钟同步系统中转发和/或处理所消耗的时间。

具体地，如表1所示，PTP协议报文通用报文头格式如下：

表1PTP协议报文通用报文表头

PTP协议报文通用报文头中，保留域为：

reserved_1,4个bit；

reserved_2,8个bit；

reserved_3,32个bit；

PTP报文在芯片的处理逻辑中，需要两个信息。一个是报文控制信息，一个是时间戳信息。使用reserved_1作为控制域，使用reserved_2和reserved_3作为时间戳域，可实现高达40bit的时间戳，可覆盖报文在设备系统中转发、处理所消耗的时间。

可选择地，所述第一时间信息包括所述目标发送时钟的出口时间戳；和/或

所述第二时间信息包括所述目标接收时钟的入口时间戳；和/或

所述第三时间信息包括所述目标接收时钟的出口时间戳。

可选择地，所述PTP报文动作包括：

添加第一时间延时到所述PTP协议中的报文修正域；和/或

计算所述驻留时间，并将所述驻留时间添加到报文修正域；和/或

上报出口时间戳给CPU，用于协议计算；和/或

将所述第一时间信息写入所述PTP协议。

可选择地，所述第一时间戳域和所述第二时间戳域可实现40bit的时间戳。

本发明还提供一种基于上述的时钟同步方法的时钟同步系统，所述时钟同步系统包括：

目标发送时钟，所述目标发送时钟用于发送第一时间信息；

目标接收时钟，所述目标接收时钟用于输出第二时间信息并接收所述第一时间信息、根据所述第一时间信息和所述第二时间信息生成第一时间延时和第一时间偏差，以及根据所述第二时间信息、所述第一时间延时、所述第一时间偏差和驻留时间，生成与所述第一时间信息同步的第三时间信息。

由于本发明所提供的时钟同步系统基于上述的时钟同步方法，因此本发明所提供的时钟同步系统具有与上述的时钟同步方法相同的优点，本发明在此不再赘述。

值得说明的是，在目标发送时钟和目标接收时钟之间，可以存在多个中间传递时钟，当然，每一个中间传递时钟的功能与目标接收时钟的功能相同，以确保在每一条传递路径中的所有时钟的时间同步，当然，由于在一个报文域中，包括多个时钟，由于要确保所有时钟同步，因此目标发送时钟只有一个，但相对应的目标接收时钟不应仅局限于一个。

根据本发明实施例所提供的时钟同步方法及其系统，参考图4所示，在单芯片场景下，当PTP报文在芯片内部传递时，其时间戳相关信息可以直接填写在对应报文的保留域中。不需要额外的带宽开销。单芯片的上送CPU处理场景，可以减少对PCIE带宽的占用。也可减少内部数据传递时的带宽占用。

根据本发明实施例所提供的时钟同步方法及其系统，参考图5所示，在多芯片场景下，当PTP报文在两个芯片间传输时，不在需要额外的开销传输时间戳相关信息，直接将该信息填写在PTP报文头中的保留域中。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种时钟同步方法，其特征在于，所述时钟同步方法包括：

S1：确定报文域中的目标发送时钟和目标接收时钟；

S2：控制所述目标发送时钟发送第一时间信息；

S3：控制所述目标接收时钟接收所述第一时间信息，得到接收所述第一时间信息的第二时间信息；

S4：控制所述目标接收时钟根据所述第一时间信息和所述第二时间信息，得到所述目标接收时钟相对于所述目标发送时钟的第一时间延时和第一时钟偏差；

S5：控制所述目标接收时钟根据所述第二时间信息、所述第一时间延时、所述第一时钟偏差和驻留时间，得到与所述第一时间信息同步的第三时间信息。

2.根据权利要求1所述的时钟同步方法，其特征在于，所述目标发送时钟通过PTP协议发送所述第一时间信息。

3.根据权利要求2所述的时钟同步方法，其特征在于，所述PTP协议包括保留域，所述保留域包括控制子域、第一时间戳域和第二时间戳域，所述控制子域用于根据PTP报文动作判断是否具有驻留时间，所述第一时间戳域和所述第二时间戳域用于覆盖PTP报文在时钟同步系统中转发和/或处理所消耗的时间。

4.根据权利要求3所述的时钟同步方法，其特征在于，所述第一时间信息包括所述目标发送时钟的出口时间戳；和/或

所述第二时间信息包括所述目标接收时钟的入口时间戳；和/或

所述第三时间信息包括所述目标接收时钟的出口时间戳。

5.根据权利要求4所述的时钟同步方法，其特征在于，所述PTP报文动作包括：

添加第一时间延时到所述PTP协议中的报文修正域；和/或

计算所述驻留时间，并将所述驻留时间添加到报文修正域；和/或

上报出口时间戳给CPU，用于协议计算；和/或

将所述第一时间信息写入所述PTP协议。

6.根据权利要求3所述的时钟同步方法，其特征在于，所述第一时间戳域和所述第二时间戳域可实现40bit的时间戳。

7.一种基于权利要求1-6中任意一项所述的时钟同步方法的时钟同步系统，其特征在于，所述时钟同步系统包括：

目标发送时钟，所述目标发送时钟用于发送第一时间信息；

目标接收时钟，所述目标接收时钟用于输出第二时间信息并接收所述第一时间信息、根据所述第一时间信息和所述第二时间信息生成第一时间延时和第一时间偏差，以及根据所述第二时间信息、所述第一时间延时、所述第一时间偏差和驻留时间，生成与所述第一时间信息同步的第三时间信息。

Images