CN113708892A - 基于稀疏二分图的多模通用译码系统及方法 - Google Patents

基于稀疏二分图的多模通用译码系统及方法 Download PDF

Info

Publication number
CN113708892A
CN113708892A CN202110931646.1A CN202110931646A CN113708892A CN 113708892 A CN113708892 A CN 113708892A CN 202110931646 A CN202110931646 A CN 202110931646A CN 113708892 A CN113708892 A CN 113708892A
Authority
CN
China
Prior art keywords
decoding
code
algorithm
different
bipartite graph
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110931646.1A
Other languages
English (en)
Other versions
CN113708892B (zh
Inventor
俞晖
王钰炜
王卫兵
龙红星
黄鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chen Core Technology Co ltd
Shanghai Jiaotong University
Original Assignee
Chen Core Technology Co ltd
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chen Core Technology Co ltd, Shanghai Jiaotong University filed Critical Chen Core Technology Co ltd
Priority to CN202110931646.1A priority Critical patent/CN113708892B/zh
Publication of CN113708892A publication Critical patent/CN113708892A/zh
Application granted granted Critical
Publication of CN113708892B publication Critical patent/CN113708892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明提供了一种基于稀疏二分图的多模通用译码方法及系统，包括：步骤S1：对包括LDPC码、极化码以及Turbo码的软译码参数进行配置；步骤S2：根据不同的软译码参数选择不同的硬件模块调度规则，复用一套BP译码单元，根据码型种类对译码数据进行相应的BP迭代译码处理；所述硬件模块调度规则包括：不同的码型采用不同的算法流程调度同一套逻辑算子，实现不同码型的译码。本发明在三种码型的译码进行了算法层面的统一，可兼容4G、5G移动通信标准，大大减少了硬件逻辑资源和调度复杂度，同时具有较低的译码时延和计算复杂度。

Description

基于稀疏二分图的多模通用译码系统及方法
技术领域
本发明涉及数字信号处理技术领域，具体地，涉及一种基于稀疏二分图的多模通用译码系统及方法，更为具体地，涉及一种基于稀疏二分图的多模通用译码架构。
背景技术
LDPC码和极化码分别被3GPP确定为5G增强移动宽带(Enhanced MobileBroadband,eMBB)场景的数据信道和控制信道的信道编码方案。同时4G则采用Turbo码为主要的信道编码方案，对于多模移动终端基带处理器，需要同时支持以上三种码型。
然而，三种码型的主流译码算法各不相同，Turbo译码主要采用最大后验概率(Maximum a posteriori,MAP)算法，LDPC译码主要采用置信度传播(Belief Propagation,BP)算法，而极化码译码主要采用串行抵消(Successive Cancellation，SC)或BP译码。对于译码架构，采用独立硬核会大幅增加芯片成本及功耗，因此设计复用逻辑单元的通用译码架构具有重要的意义。
专利文献CN108574561B(申请号：201710150443.2)公开了一种极化码编码方法和装置。该方法包括：获取基础序列，该基础序列为按照可靠度由高到低或者由低到高对极化信道的序号进行排序形成的序列,该基础序列的长度L1。根据接收设备支持的最大编码长度L2，确定比特数为K的信息比特序列编码后长度N的分段数M；根据该基础序列，对该M个分段进行Polar码编码。本发明实施例的极化码编码方法，使得编码设备在进行Polar码的构造时，只需要知道个数为min(N/M，L1)的极化信道的可靠度排序即可。
经过对现有技术的文献检索发现，Turbo码的MAP算法和极化码的SC算法均为串行的译码算法，很难满足高吞吐率低时延的需求，并且MAP算法是基于网格图的译码算法，SC算法是基于信道极化的码树搜索算法，它们的计算单元也很难得到复用。而极化码和LDPC码都可以采用BP算法进行译码，同时BP算法是一种基于因子图的并行译码算法，可以实现高吞吐率的需求，因此在现有通用译码架构方案中，极化码也多采用BP算法。W.Qiao,D.Liu和S.Liu于2018年在IEEE Access发表了“QFEC ASIP:A Flexible Quad-Mode FEC ASIPfor Polar,LDPC,Turbo,and Convolutional Code Decoding”(2018年在IEEE Access，《QFEC ASIP：一种支持极化码，LDPC码，Turbo码和卷积码的灵活四模译码器》)的文章，提出了一种支持Turbo码、LDPC码和极化码等4种码型的通用译码架构，但是所提出架构中极化码译码的软输入软输出(Soft In Soft Out)SISO模块和其他三种码型译码的SISO模块是分开的，因此LDPC码和极化码译码计算单元没有得到很好的复用。同时在该方案中LDPC码采用层级BP算法，Turbo码采用MAP算法，两种译码算法最小计算单元仍然不同。N.Yang等人于2018年在ISCAS(International Symposium on Circuits and Systems)上发表了“Reconfigurable Decoder for LDPC and Polar Codes”(2018年在IEEE的国际电路与系统会议，《支持LDPC和极化码的可重配置译码器》)的文章，文章提出了复用BP译码最小和计算单元的双模译码器，但LDPC码和极化码的BP译码所基于的因子图各不相同，这导致两种BP译码的调度逻辑也各不相同，他们的计算单元也很难进行复用，同时极化码多层的因子图结构也给译码带来了较大的时延。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种基于稀疏二分图的多模通用译码方法及系统。
根据本发明提供的一种基于稀疏二分图的多模通用译码方法，包括：
步骤S1：对包括LDPC码、极化码以及Turbo码的软译码参数进行配置；
步骤S2：根据不同的软译码参数选择不同的硬件模块调度规则，复用一套BP译码单元，根据码型种类对译码数据进行相应的BP迭代译码处理；
所述硬件模块调度规则包括：不同的码型采用不同的算法流程调度同一套逻辑算子，实现不同码型的译码。
优选地，所述译码参数包括：码型、码长以及码率；
对于Turbo码，包括BP迭代次数；
对于LDPC码，包括QC-LDPC码的层数以及BP迭代次数；
对于极化码，包括BP列表和BP迭代次数。
优选地，所述步骤S2采用：按照不同的软译码参数调度并迭代BP译码单元，在每次BP译码迭代后对译码数据进行硬判决，判断是否满足迭代终止准则，当满足时，则终止迭代，输出译码结果。
优选地，所述硬件模块调度规则采用：在4G Turbo码下，译码架构采用并行的BP算法；在5G LDPC码下，译码架构采用半并行的层级BP算法；在5G极化码下，译码架构采用保留多个稀疏二分图的BP列表译码算法。
优选地，根据不同码型的软译码参数，构造适合应用BP算法的稀疏二分图。
根据本发明提供的一种基于稀疏二分图的多模通用译码系统，包括：
模块M1：对包括LDPC码、极化码以及Turbo码的软译码参数进行配置；
模块M2：根据不同的软译码参数选择不同的硬件模块调度规则，复用一套BP译码单元，根据码型种类对译码数据进行相应的BP迭代译码处理；
所述硬件模块调度规则包括：不同的码型采用不同的算法流程调度同一套逻辑算子，实现不同码型的译码。
优选地，所述译码参数包括：码型、码长以及码率；
对于Turbo码，包括BP迭代次数；
对于LDPC码，包括QC-LDPC码的层数以及BP迭代次数；
对于极化码，包括BP列表和BP迭代次数。
优选地，所述模块M2采用：按照不同的软译码参数调度并迭代BP译码单元，在每次BP译码迭代后对译码数据进行硬判决，判断是否满足迭代终止准则，当满足时，则终止迭代，输出译码结果。
优选地，所述硬件模块调度规则采用：在4G Turbo码下，译码架构采用并行的BP算法；在5G LDPC码下，译码架构采用半并行的层级BP算法；在5G极化码下，译码架构采用保留多个稀疏二分图的BP列表译码算法。
优选地，根据不同码型的软译码参数，构造适合应用BP算法的稀疏二分图。
与现有技术相比，本发明具有如下的有益效果：
1、在基带芯片中传统译码器IP均是采用每个译码器单独采用一个译码核，一般译码器只会同时译一种码型，其余译码器将会闲置，造成硬件的浪费；而本发明将多模译码器从算法层面进行统一，达到同一套硬件实现不同译码核的功能，避免了硬件的浪费，大大缩小了芯片面积，这在芯片工艺受限的恶劣环境下，也可有效解决卡脖子问题；
2、本发明提出一种基于稀疏二分图的BP通用译码架构，相比传统译码器架构相比具有更高的可扩展性和灵活性，通过更换因子图即可译不同的码型和码字。同时，信道估计、MIMO检测、FFT等其他基带信号处理算法也可采用BP类的消息传递算法进行处理；
3、本发明所采用的BP译码算法，在保证译码性能的同时，具有高吞吐率低延时等优势。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为通用译码器算法流程图。
图2为通用译码器算法流程框图。
图3为通用译码器的顶层设计架构图。
图4为通用译码器架构中校验节点计算单元CNU。
图5为通用译码器架构中变量节点计算单元VNU。
图6为(8,4)极化码原始因子图与对应剪枝得到的二分图。
图7为(8,4)极化码乱序因子图与对应剪枝得到的二分图。
图8为消除4环的扩展操作示意图。
图9为消除4环的算法编辑界面部分区域的截图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
实施例1
本发明涉及一种兼容第四代移动通信系统(4th Generation,4G)Turbo码和第五代移动通信系统(5th Generation,5G)低密度奇偶校验码(Low Density Parity CheckCodes,LDPC Codes)和极化码(Polar Codes)的低时延通用译码架构及方法。
根据本发明提供的一种基于稀疏二分图的多模通用译码方法，包括：
步骤S1：对包括LDPC码、极化码以及Turbo码的软译码参数进行配置；
步骤S2：根据不同的软译码参数选择不同的硬件模块调度规则，复用一套BP译码单元，根据码型种类对译码数据进行相应的BP迭代译码处理；
所述硬件模块调度规则包括：不同的码型采用不同的算法流程调度同一套逻辑算子，实现不同码型的译码。
具体地，所述译码参数包括：码型、码长以及码率；
对于Turbo码，包括BP迭代次数；
对于LDPC码，包括QC-LDPC码的层数以及BP迭代次数；
对于极化码，包括BP列表和BP迭代次数。
具体地，所述步骤S2采用：按照不同的软译码参数调度并迭代BP译码单元，在每次BP译码迭代后对译码数据进行硬判决，判断是否满足迭代终止准则，当满足时，则终止迭代，输出译码结果。
具体地，所述硬件模块调度规则采用：在4G Turbo码下，译码架构采用并行的BP算法；在5G LDPC码下，译码架构采用半并行的层级BP算法；在5G极化码下，译码架构采用保留多个稀疏二分图的BP列表译码算法。
具体地，根据不同码型的软译码参数，构造适合应用BP算法的稀疏二分图。
根据本发明提供的一种基于稀疏二分图的多模通用译码系统，包括：
模块M1：对包括LDPC码、极化码以及Turbo码的软译码参数进行配置；
模块M2：根据不同的软译码参数选择不同的硬件模块调度规则，复用一套BP译码单元，根据码型种类对译码数据进行相应的BP迭代译码处理；
所述硬件模块调度规则包括：不同的码型采用不同的算法流程调度同一套逻辑算子，实现不同码型的译码。
具体地，所述译码参数包括：码型、码长以及码率；
对于Turbo码，包括BP迭代次数；
对于LDPC码，包括QC-LDPC码的层数以及BP迭代次数；
对于极化码，包括BP列表和BP迭代次数。
具体地，所述模块M2采用：按照不同的软译码参数调度并迭代BP译码单元，在每次BP译码迭代后对译码数据进行硬判决，判断是否满足迭代终止准则，当满足时，则终止迭代，输出译码结果。
具体地，所述硬件模块调度规则采用：在4G Turbo码下，译码架构采用并行的BP算法；在5G LDPC码下，译码架构采用半并行的层级BP算法；在5G极化码下，译码架构采用保留多个稀疏二分图的BP列表译码算法。
具体地，根据不同码型的软译码参数，构造适合应用BP算法的稀疏二分图。
实施例2
实施例2是实施例1的优选例
针对现有技术中的缺陷，本发明的目的是提供一种同时支持4G Turbo码、5G LDPC码和极化码的低时延高复用度通用译码架构，从算法架构的层面实现了通用译码架构的统一。
为了解决上述问题，本发明将Turbo码和极化码视为一种特殊的LDPC码，实现了一种基于稀疏二分图的通用译码架构，三种码型均采用LDPC BP算法进行译码，同时为了进一步提高误码性能和降低译码时延，Turbo码采用了基于扩展校验矩阵的BP译码，LDPC码采用了层级BP译码算法，极化码采用了保留多个因子图的列表BP译码。
如图1至图2所示，本发明提供的一种基于稀疏二分图的多模译码架构，包括如下步骤：
控制模块设置译码参数，包括：码型(Turbo码、LDPC码、极化码)，码长N，码率R；对于Turbo码，包括BP迭代次数
Figure BDA0003211381160000061
对于LDPC码，包括QC-LDPC码的层数
Figure BDA0003211381160000062
BP迭代次数
Figure BDA0003211381160000063
对极化码，包括BP列表L(P)，BP迭代次数
Figure BDA0003211381160000064
如图4-5所示，根据控制模块设定的译码参数，将信道LLR输入到译码模块，译码模块为BP译码模块，主要分为校验节点CN的
Figure BDA0003211381160000065
计算，变量节点VN的
Figure BDA0003211381160000066
计算以及后验概率
Figure BDA0003211381160000067
的计算，具体按如下公式：
Figure BDA0003211381160000068
Figure BDA0003211381160000069
Figure BDA00032113811600000610
其中，
Figure BDA00032113811600000611
表示从第k个CN到第i个VN的消息；
Figure BDA00032113811600000612
表示从第i个VN到第k个CN的消息；M(k)\i表示除去第i个VN与第k个CN相连的所有VN的集合；而N(i)\k表示除去第k个CN与第i个VN相连的所有CN的集合。
然后将后验概率
Figure BDA0003211381160000071
的计算结果进行硬判决，得到一次BP迭代的译码比特
Figure BDA0003211381160000072
当
Figure BDA0003211381160000073
否则，
Figure BDA0003211381160000074
同时将硬判决的结果进行迭代终止准则的检验，当满足迭代终止准则时，则终止迭代，输出译码结果；否则进行下一次BP迭代。
如图3，对于不同的码型，我们对BP译码模块采用不同的调度规则：
对于5G LDPC码，根据其为QC-LDPC码，其因子图具备很好的层级结构，因此采用层级的BP译码算法，将每一层看成是一个子因子图，BP算法的输入为上一次迭代的VN信息，直到最后一层进行硬判决，若满足迭代终止准则或达到最大迭代次数，则译码输出，否则将最后一层VN和后验概率的计算结果用于下一次迭代第一层CN的计算。
对于4G Turbo码，先构造其适合BP译码的稀疏二分图。首先，Turbo码的校验矩阵为
Figure BDA0003211381160000075
[g2 g1]为分量卷积码的校验矩阵，Π为QPP交织器对应的交织矩阵；T表示转置。然而，H矩阵中存在大量的四环，为了消除校验矩阵中的四环，采用了扩展校验矩阵的方法。如图8通过增加辅助校验节点和变量节点可以消除四环。在Turbo码的校验矩阵中遍历这样的方法，即可逐步消除校验矩阵所有的四环。
具体地，如表1所示，H矩阵中存在大量的四环：
表1
码长 码率 H大小 4环 6环 8环
120 1/3 60×120 240 928 2826
192 1/3 64×192 366 1341 3550
240 1/3 80×240 462 1538 3501
为了消除校验矩阵中的四环，采用了扩展校验矩阵的方法。四环对应的校验式为：
Figure BDA0003211381160000076
如图8通过增加辅助校验节点c12和变量节点v12可以消除四环，对应的校验式为：
Figure BDA0003211381160000077
在Turbo码的校验矩阵中遍历这样的方法，即可逐步消除校验矩阵所有的4环，算法流程如图9所示；
扩展后校验矩阵He短环的数目如表2所示，同时6环和8环的数量也得以大大减小。
表2
码长 码率 H<sub>e</sub>大小 4环 6环 8环
120 1/3 155×195 0 21 283
192 1/3 250×314 0 10 494
240 1/3 314×394 0 10 622
最后，再基于扩展的校验矩阵进行BP译码。
对于5G极化码，借鉴Sebastian等人2018年在ISIT(International Symposium onInformation Theory)上发表的“Sparse Graphs for Belief Propagation Decoding ofPolar Codes”(2018年在国际信息理论研讨会，极化码稀疏图BP译码)文章中构造稀疏矩阵的方法(LDPC-like BP)，针对其性能恶化，受列表译码算法的影响，提出了保留L个二分图的BP译码方法(LDPC-like BPL)，其中不同的二分图是由原始因子图的不同级排序剪枝构造得到的。图6和图7分别展示了(8,4)极化码原始因子图与对应剪枝得到的二分图以及(8,4)极化码乱序因子图与对应剪枝得到的二分图。BP译码算法正是在这些二分图上依次进行迭代，直到满足迭代终止准则或者达到最大迭代次数，若全部L个二分图的BP译码都没有满足迭代终止准则，则选取BP列表第一个二分图得到的译码结果作为最终判别结果。
图3为通用译码器的顶层设计架构图，通过调度BP译码模块的方法，实现三种码型译码架构在算法层面的统一，大大减小了译码器面积。同时，BP译码为并行译码，具有更低的译码时延，表3展示了三种码型在不同译码算法下的时延，可见基于稀疏二分图的BP译码在译码时延方面具有很好的优势。
表3
Figure BDA0003211381160000081
另外，表4统计了进行一次迭代5G极化码在LDPC-like BPL算法下和BP算法下的计算复杂度，其中L(P)取8。可见，本发明应用在极化码下也具有较低的计算复杂度。
表4
Figure BDA0003211381160000091
同时，本发明中4G Turbo码采用扩展校验矩阵(He-based BP)亦具有较低的计算复杂度，如表5所示。
表5
Figure BDA0003211381160000092
本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的系统、装置及其各个模块以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统、装置及其各个模块以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同程序。所以，本发明提供的系统、装置及其各个模块可以被认为是一种硬件部件，而对其内包括的用于实现各种程序的模块也可以视为硬件部件内的结构；也可以将用于实现各种功能的模块视为既可以是实现方法的软件程序又可以是硬件部件内的结构。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (10)

1.一种基于稀疏二分图的多模通用译码方法，其特征在于，包括：
步骤S1：对包括LDPC码、极化码以及Turbo码的软译码参数进行配置；
步骤S2：根据不同的软译码参数选择不同的硬件模块调度规则，复用一套BP译码单元，根据码型种类对译码数据进行相应的BP迭代译码处理；
所述硬件模块调度规则包括：不同的码型采用不同的算法流程调度同一套逻辑算子，实现不同码型的译码。
2.根据权利要求1所述的基于稀疏二分图的多模通用译码方法，其特征在于，所述译码参数包括：码型、码长以及码率；
对于Turbo码，包括BP迭代次数；
对于LDPC码，包括QC-LDPC码的层数以及BP迭代次数；
对于极化码，包括BP列表和BP迭代次数。
3.根据权利要求1所述的基于稀疏二分图的多模通用译码方法，其特征在于，所述步骤S2采用：按照不同的软译码参数调度并迭代BP译码单元，在每次BP译码迭代后对译码数据进行硬判决，判断是否满足迭代终止准则，当满足时，则终止迭代，输出译码结果。
4.根据权利要求1所述的基于稀疏二分图的多模通用译码方法，其特征在于，所述硬件模块调度规则采用：在4G Turbo码下，译码架构采用并行的BP算法；在5G LDPC码下，译码架构采用半并行的层级BP算法；在5G极化码下，译码架构采用保留多个稀疏二分图的BP列表译码算法。
5.根据权利要求1所述的基于稀疏二分图的多模通用译码方法，其特征在于，根据不同码型的软译码参数，构造适合应用BP算法的稀疏二分图。
6.一种基于稀疏二分图的多模通用译码系统，其特征在于，包括：
模块M1：对包括LDPC码、极化码以及Turbo码的软译码参数进行配置；
模块M2：根据不同的软译码参数选择不同的硬件模块调度规则，复用一套BP译码单元，根据码型种类对译码数据进行相应的BP迭代译码处理；
所述硬件模块调度规则包括：不同的码型采用不同的算法流程调度同一套逻辑算子，实现不同码型的译码。
7.根据权利要求6所述的基于稀疏二分图的多模通用译码系统，其特征在于，所述译码参数包括：码型、码长以及码率；
对于Turbo码，包括BP迭代次数；
对于LDPC码，包括QC-LDPC码的层数以及BP迭代次数；
对于极化码，包括BP列表和BP迭代次数。
8.根据权利要求6所述的基于稀疏二分图的多模通用译码系统，其特征在于，所述模块M2采用：按照不同的软译码参数调度并迭代BP译码单元，在每次BP译码迭代后对译码数据进行硬判决，判断是否满足迭代终止准则，当满足时，则终止迭代，输出译码结果。
9.根据权利要求6所述的基于稀疏二分图的多模通用译码系统，其特征在于，所述硬件模块调度规则采用：在4G Turbo码下，译码架构采用并行的BP算法；在5G LDPC码下，译码架构采用半并行的层级BP算法；在5G极化码下，译码架构采用保留多个稀疏二分图的BP列表译码算法。
10.根据权利要求6所述的基于稀疏二分图的多模通用译码系统，其特征在于，根据不同码型的软译码参数，构造适合应用BP算法的稀疏二分图。
CN202110931646.1A 2021-08-13 2021-08-13 基于稀疏二分图的多模通用译码系统及方法 Active CN113708892B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110931646.1A CN113708892B (zh) 2021-08-13 2021-08-13 基于稀疏二分图的多模通用译码系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110931646.1A CN113708892B (zh) 2021-08-13 2021-08-13 基于稀疏二分图的多模通用译码系统及方法

Publications (2)

Publication Number Publication Date
CN113708892A true CN113708892A (zh) 2021-11-26
CN113708892B CN113708892B (zh) 2023-01-10

Family

ID=78652665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110931646.1A Active CN113708892B (zh) 2021-08-13 2021-08-13 基于稀疏二分图的多模通用译码系统及方法

Country Status (1)

Country Link
CN (1) CN113708892B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170033804A1 (en) * 2014-02-12 2017-02-02 Zte Corporation Method and Apparatus for Processing Information
CN112737600A (zh) * 2019-10-14 2021-04-30 华为技术有限公司 译码方法和译码器
CN113055022A (zh) * 2019-12-26 2021-06-29 华为技术有限公司 并行软消除译码方法及相关装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170033804A1 (en) * 2014-02-12 2017-02-02 Zte Corporation Method and Apparatus for Processing Information
CN112737600A (zh) * 2019-10-14 2021-04-30 华为技术有限公司 译码方法和译码器
CN113055022A (zh) * 2019-12-26 2021-06-29 华为技术有限公司 并行软消除译码方法及相关装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
GAUTHAM T S V 等: "Common architecture for decoding turbo and LDPC codes", 《2010 NATIONAL CONFERENCE ON COMMUNICATIONS (NCC)》, 31 January 2010 (2010-01-31), pages 1 - 6 *
YUWEI WANG 等: "A General Decoder Architecture for LDPC and Polar Codes on Sparse Bipartite Graphs", 《2019 IEEE 5TH INTERNATIONAL CONFERENCE ON COMPUTER AND COMMUNICATIONS (ICCC 2019)》, 9 December 2019 (2019-12-09), pages 1585 - 1591, XP033754761, DOI: 10.1109/ICCC47050.2019.9064210 *
王秀敏等: "基于LDPC/Turbo双模译码器的自适应迭代译码算法研究", 《浙江大学学报(理学版)》 *
王秀敏等: "基于LDPC/Turbo双模译码器的自适应迭代译码算法研究", 《浙江大学学报(理学版)》, vol. 43, no. 05, 30 September 2016 (2016-09-30) *

Also Published As

Publication number Publication date
CN113708892B (zh) 2023-01-10

Similar Documents

Publication Publication Date Title
EP3657684B1 (en) Path sorting for list decoding for example for polar code decoding
Dizdar et al. A high-throughput energy-efficient implementation of successive cancellation decoder for polar codes using combinational logic
Sha et al. A memory efficient belief propagation decoder for polar codes
Xiong et al. Symbol-decision successive cancellation list decoder for polar codes
Petrović et al. Flexible high throughput QC-LDPC decoder with perfect pipeline conflicts resolution and efficient hardware utilization
Xu et al. XJ-BP: Express journey belief propagation decoding for polar codes
CN105634507A (zh) 极化码置信传播译码器的流水线架构
Cammerer et al. Combining belief propagation and successive cancellation list decoding of polar codes on a GPU platform
CN112636767B (zh) 一种具有单置换网络的分层半并行ldpc译码器系统
Yuan et al. Belief propagation decoding of polar codes using stochastic computing
CN102195655A (zh) 一种准循环ldpc译码器及译码方法
Shen et al. Low-latency segmented list-pruning software polar list decoder
CN113708892B (zh) 基于稀疏二分图的多模通用译码系统及方法
Qiao et al. QFEC ASIP: A flexible quad-mode FEC ASIP for polar, LDPC, turbo, and convolutional code decoding
Hasani et al. Reduced-complexity decoding implementation of QC-LDPC codes with modified shuffling
Kestel et al. Polar code decoder exploration framework
WO2020001212A1 (zh) 译码器、译码方法和计算机存储介质
Hasani et al. A modified rejection-based architecture to find the first two minima in min-sum-based LDPC decoders
Che et al. Overlapped list successive cancellation approach for hardware efficient polar code decoder
Simsek et al. Hardware optimization for belief propagation polar code decoder with early stopping criteria using high-speed parallel-prefix ling adder
Lee et al. A uniformly segmented SC-flip decoder for polar codes with memory reduction methods
Wang et al. A low-complexity LDPC decoder architecture for WiMAX applications
Liu et al. A stage-reduced low-latency successive cancellation decoder for polar codes
CN110958025A (zh) 一种基于叠加的短帧长编码及译码方法
Murugan et al. Efficient high throughput decoding architecture for non-binary LDPC codes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant