CN113708752B - 一种电容的检测装置和可穿戴设备 - Google Patents

Abstract

本申请提供一种电容的检测装置和可穿戴设备。电容的检测装置，应用于可穿戴设备，所述可穿戴设备包括：多个待检测通路，所述待检测通路均包括待检测电容；所述检测装置包括：sar ADC模块，用于与所述多个待检测通路分别连接；采样各个待检测电容的第一电容值；sigma delta ADC模块，用于与所述多个待检测通路分别连接；在所述sar ADC模块的采样值固定的条件下，采样各个待检测电容的第二电容值；处理电路，与所述sar ADC模块和所述sigma delta ADC模块分别连接，用于根据所述第一电容值和所述第二电容值确定所述各个待检测电容的电容检测值。该检测装置用以提高电容检测的精度。

Description

一种电容的检测装置和可穿戴设备

技术领域

本申请涉及智能设备技术领域，具体而言，涉及一种电容的检测装置和可穿戴设备。

背景技术

可穿戴设备，在进行触控或者按键检测时，需要进行电容检测。

现有技术中，通过ADC(Analog-to-Digital Converter，模/数转换器)模块直接对电容值进行采样，这种电容检测方法的功耗较大，且容易受温漂影响，导致检测出错。因此，现有的电容检测方式的准确性较差。

发明内容

本申请实施例的目的在于提供一种电容的检测装置和可穿戴设备，用以提高电容检测的精度。

第一方面，本申请实施例提供一种电容的检测装置，应用于可穿戴设备，所述可穿戴设备包括：多个待检测通路，所述待检测通路均包括待检测电容；所述检测装置包括：sarADC模块，用于与所述多个待检测通路分别连接；采样各个待检测电容的第一电容值；sigmadelta ADC模块，用于与所述多个待检测通路分别连接；在所述sar ADC模块的采样值固定的条件下，采样各个待检测电容的第二电容值；处理电路，与所述sar ADC模块和所述sigmadelta ADC模块分别连接，用于根据所述第一电容值和所述第二电容值确定所述各个待检测电容的电容检测值。

在本申请实施例中，与现有技术相比，一方面，利用检测装置同时实现多个待检测通路的电容采样，减少电容检测的功耗。另一方面，利用sar ADC(逐次逼近数模转换器)模块和sigma delta ADC模块共同实现电容值的采样，sar ADC模块可以实现电容值的粗采样，在sar ADC模块的采样值固定的条件下，sigma delta ADC模块可以实现电容值的细采样(低采样率高精度)，进而，处理电路可以利用两个电容值确定出更准确的电容监测值，提高电容检测的精度。

作为一种可能的实现方式，所述sar ADC模块包括：N位DAC(Digital-to-AnalogConverter，模/数转换器)模块、N位寄存器及控制电路、比较器；所述N位DAC模块的输出端与所述比较器的输入端连接，所述N位DAC模块的输入端与所述N位寄存器及控制电路的第一输出端连接，所述比较器的输出端与所述N位寄存器及控制电路的输入端连接，所述比较器的输入端用于与所述多个待检测通路分别连接，所述N位寄存器及控制电路的第二输出端用于输出所述第一电容值；所述N位DAC模块用于固定所述sar ADC模块的采样值。

在本申请实施例中，通过N位DAC模块、N位寄存器及控制电路、比较器，可以实现待检测电容的有效粗采样。

作为一种可能的实现方式，所述sar ADC模块的采样值表示为：Csar1-c1，其中，Csar1为所述第一电容值，c1为c_sigma/2，或者在0～c_sigma该范围内，接近c_sigma/2的一个值，c_sigma为所述sigma delta ADC模块的量程。

在本申请实施例中，通过将sar ADC模块的采样值固定在Csar1-c1，使得sigmadelta ADC模块输出的采样值可以靠近c_sigma/2，这样，当电容值在变化时，不易饱和；还使得各个待检测通路对应的sigma delta ADC模块采样值变化较小，可以减少相邻待检测通路之间的影响，进一步提高电容检测值的精度。

作为一种可能的实现方式，所述sigma delta ADC模块具体用于：基于所述各个待检测通路分别对应的预设采样时长分时采样所述各个待检测电容的第二电容值。

在本申请实施例中，通过预设采样时长，实现各个待检测电容的第二电容值的分时采样，提高电容检测效率。

作为一种可能的实现方式，所述处理电路具体用于：针对每个待检测电容，将该待检测电容的第一电容值和第二电容值的和确定为该待检测电容的电容检测值。

在本申请实施例中，将待检测电容的第一电容值和第二电容值的和确定为其电容检测值，实现待检测电容的电容检测值的有效且准确的确定。

作为一种可能的实现方式，所述处理电路还用于：对所述第二电容值进行低通滤波处理，获得低通滤波处理后的第二电容值；对低通滤波处理后的第二电容值进行下采样处理，获得下采样处理后的第二电容值；根据所述第一电容值和所述下采样处理后的第二电容值确定各个待检测通路的电容检测值。

在本申请实施例中，通过对第二电容值进行低通滤波处理和下采样处理，进一步提高第二电容值的精度，进而提高最终的电容检测值的精度。

作为一种可能的实现方式，所述第二电容值包括在一个采样周期内采样的多个电容值；对应的，所述下采样处理后的第二电容值包括下采样处理后的多个电容值；所述处理电路还用于：根据下采样处理后的多个电容值确定出下采样处理后的最终第二电容值；以及根据所述第一电容值和所述最终第二电容值确定所述各个待检测通路的电容检测值。

在本申请实施例中，基于一个采样周期内采样的多个电容值，确定出对应的最终第二电容值，提高第二电容值的精度，进而提高最终的电容检测值的精度。

作为一种可能的实现方式，所述可穿戴设备还包括处理器和与所述处理器连接的存储器，所述处理电路还用于与所述处理器和所述存储器分别连接，所述处理电路还用于：将各个时刻的各个待检测电容的电容检测值存储到所述存储器中；根据各个时刻的所述各个待检测电容的电容检测值确定是否唤醒所述处理器；在确定唤醒所述处理器时，生成对应的硬件触发信号，并将发送给所述处理器；以使所述处理器根据所述存储器中存储的所述各个待检测电容的电容检测值确定所述可穿戴设备的使用状态。

在本申请实施例中，通过各个时刻的各个待检测电容的电容检测值，确定是否唤醒处理器，在需要唤醒时，再执行处理器的唤醒操作，以降低整个可穿戴设备的功耗。

作为一种可能的实现方式，所述处理电路具体用于：在所述各个待检测电容中的任意一个待检测电容的当前时刻的电容检测值与对应的待检测电容的在先时刻的电容检测值之间的差异大于预设值时，确定唤醒所述处理器；所述在先时刻为在所述当前时刻之前的一个时刻或者多个时刻。

在本申请实施例中，如果任意一个待检测电容的当前时刻的电容检测值与对应的待检测电容的在先时刻的电容检测值之间的差异大于预设值，说明可穿戴设备可能有状态的变化，确定需要唤醒处理器，以保证处理器可以有效的执行相应的处理(例如进一步确定具体的状态变化)。

作为一种可能的实现方式，所述处理电路具体用于：在第一待检测电容的电容检测值与第二待检测电容的电容检测值之间的差异大于预设值时，确定唤醒所述处理器；所述第一待检测电容为第一预设待检测通路中的电容，所述第二待检测电容为第二预设待检测通路中的电容。

在本申请实施例中，如果第一待检测电容的电容检测值与第二待检测电容的电容检测值之间的差异大于预设值，说明可穿戴设备可能有状态的变化，确定需要唤醒处理器，以保证处理器可以有效的执行相应的处理(例如进一步确定具体的状态变化)。

作为一种可能的实现方式，所述可穿戴设备为：无线耳机、智能手表或者智能手环。

在本申请实施例，电容检测装置应用于无线耳机、智能手表或者智能手环，实现无线耳机、智能手表或者智能手环的电容的高精度检测，进而可以提高对应的状态检测精度。

第二方面，本申请实施例提供一种可穿戴设备，包括：多个待检测通路，所述待检测通路中包括待检测电容；如第一方面以及第一方面的任意一种可能的实现方式中所述的电容的检测装置。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的可穿戴设备的外部结构示意图；

图2为本申请实施例提供的可穿戴设备的内部结构示意图；

图3为本申请实施例提供的电容的检测装置的结构示意图；

图4为本申请实施例提供的sar ADC模块的结构示意图。

图标：10-可穿戴设备；11-设备本体；12-待检测通路；13-电容的检测装置；130-sar ADC模块；1301-N位DAC模块；1302-N位寄存器及控制电路；1303-比较器；131-sigmadelta ADC模块；132-处理电路；14-处理器；15-存储器。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

本申请实施例所提供的电容的检测装置可以应用于可穿戴设备，具体用于对可穿戴设备的电容进行检测。该可穿戴设备可以是：无线耳机、智能手表或者智能手环等。

以智能手表为例，请参照图1，为本申请实施例提供的可穿戴设备10的外部结构示意图，可穿戴设备10包括设备本体11。

设备本体11，可以结合不同的可穿戴设备10具有不同的实施方式，例如：智能手表的设备本体11可以采用图1所示的实施方式。如果是无线耳机或者智能手环，则采用通用的无线耳机本体或者智能手环本体的实施方式即可，在本申请实施例中不作限定。

请参照图2，为本申请实施例提供的可穿戴设备10的内部结构示意图，可穿戴设备10的设备本体11内，包括多个待检测通路12，多个待检测通路12中包括待检测电容。

其中，多个待检测通路12可以包括：用于检测可穿戴设备10的不同使用状态的多种待检测通路12。例如包括：用于检测可穿戴设备10的穿戴状态的待检测通路12；用于检测可穿戴设备10的触控状态的待检测通路12；以及用于检测可穿戴设备10的按键操作的待检测通路12。

在各个待检测通路12中，包括：待检测电容，结合待检测通路12的作用，待检测电容可以位于可穿戴设备10的触摸部件或者按压部件处。例如：触摸部件或者按压部件可以是耳机或手表的一处外壳位置，待检测电容可以贴近或靠近该处外壳位置。触摸部件或者按压部件可以是耳机柄处，待检测电容可以在耳机柄内。

请继续参照图2，可穿戴设备10还包括：电容的检测装置13，该电容的检测装置13与多个待检测通路12分别连接。

可穿戴设备10还包括：处理器14和与处理器14连接的存储器15；此外，处理器14和存储器15还分别与电容的检测装置13连接。

处理器14可以是通用处理器14，包括CPU(Central Processing Unit，中央处理器)、NP(Network Processor，网络处理器)等；还可以是数字信号处理器、专用集成电路、现成可编程门阵列或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。通用处理器可以是微处理器或者该处理器14也可以是任何常规的处理器等。

存储器15可以包括但不限于RAM(Random Access Memory，随机存取存储器)，ROM(Read Only Memory，只读存储器)，PROM(Programmable Read-Only Memory，可编程只读存储器)，EPROM(Erasable Programmable Read-Only Memory，可擦除只读存储器)，EEPROM(Electric Erasable Programmable Read-Only Memory，电可擦除只读存储器)等。

基于前述可穿戴设备10的介绍，接下来请参照图3，为本申请实施例提供的电容的检测装置13的结构示意图，电容的检测装置13包括：sar ADC模块130、sigma delta ADC模块131以及处理电路132。

其中，sar ADC模块130，用于与多个待检测通路12分别连接；sigma delta ADC模块131，用于与多个待检测通路12分别连接；处理电路132，与sar ADC模块130和sigmadelta ADC模块131分别连接。

该电容的检测装置13的电容检测原理为：通过sar ADC模块130采样各个待检测电容的第一电容值；在sar ADC模块130的采样值固定的条件下，通过sigma delta ADC模块131采样各个待检测电容的第二电容值；最后，通过处理电路132根据第一电容值和第二电容值确定各个待检测电容的电容检测值。

其中，采样值固定的意思是指sar ADC模块130的采样值不变，或者说不再继续对待检测电容进行采样。

在本申请实施例中，与现有技术相比，一方面，利用检测装置同时实现多个待检测通路12的电容采样，减少电容检测的功耗。另一方面，利用sar ADC模块130和sigma deltaADC模块131共同实现电容值的采样，sar ADC模块130可以实现电容值的粗采样，在sar ADC模块130的采样值固定的条件下，sigma delta ADC模块131可以实现电容值的细采样(低采样率高精度)，进而，处理电路132可以利用两个电容值确定出更准确的电容监测值，提高电容检测的精度。

接下来对该电容的检测装置13的各个模块的实施方式，以及具体的检测原理作详细的介绍。

该电容的检测装置13可以针对多个待检测通路12进行电容检测，在实际应用时，假设有N个通路，N为大于1的整数。其检测过程可以为：先进行通路1的sar ADC采样，再固定通路1的sar ADC模块130的采样值，使用sigma delta ADC模块131进行采样。再切换到通路2，进行通路2的sar ADC采样，再固定通路2的sar ADC模块130的采样值，使用sigma deltaADC模块131进行采样。随后一个通路接着一个通路。最后，再切换到通路N，进行通路N的sarADC采样，再固定通路N的sar ADC模块130的采样值，使用sigma delta ADC模块131进行采样。

其中，通路之间的切换，可以通过与通路连接的开关模块实现。该开关模块可以控制各个通路的开启与关闭。

sar ADC模块130，是一种通用的ADC模块，其可以实现电容值的粗测量。作为一种可选的实施方式，请参照图4，为本申请实施例提供的sar ADC模块130的结构示意图，sarADC模块130包括：N位DAC模块1301、N位寄存器及控制电路1302、比较器1303。

其中，N位DAC模块1301的输出端与比较器1303的输入端连接，N位DAC模块1301的输入端与N位寄存器及控制电路1302的第一输出端连接，比较器1303的输出端与N位寄存器及控制电路1302的输入端连接，比较器1303的输入端用于与多个待检测通路12分别连接，N位寄存器及控制电路1302的第二输出端用于输出第一电容值；N位DAC模块1301用于固定sar ADC模块130的采样值。

其中，N位DAC模块1301如何固定sar ADC模块130的采样值的实施方式，属于本领域成熟的技术，在本申请实施例中不作限定。

作为一种可选的实施方式，sar ADC模块130在采样到第一电容值之后，其对应的固定采样值为：Csar1-c1，其中，Csar1为第一电容值，c1为c_sigma/2，或者在0～c_sigma该范围内，接近c_sigma/2的一个值，c_sigma为sigma delta ADC模块131的量程。

其中，sigma delta ADC模块131的量程大于sar ADC模块130的最小测量分辨档位，即N位DAC模块1301的最低位所对应的电容值。

由于在sigma delta ADC模块131采样过程中，只要其电容变化值大于c_sigma/2，都会使sigma delta ADC饱和。通过将sar ADC模块130的采样值固定在Csar1-c1，可以使sigma delta ADC模块131的输出在其量程中间。进而，当待检测通路12的电容值在变化时，sigma delta ADC模块131不易饱和。

在实际应用时，由于多个通路利用同一个sigma delta ADC模块131采样，但sigmadelta ADC模块131有很大的高频噪声，为了滤除高频噪声，sigma delta ADC模块131的采样数据通常要经过一个低通滤波器。由于多个通路复用同一个sigma delta ADC模块131，相邻通路被sigma delta ADC模块131采样到电容值(经N位DAC模块1301输出的校准或去除后电容值)，由于低通滤波器的平均或加权特性，相邻通路的电容值会对本通路的电容检测造成较大影响或干扰。

因此，当各待检测通路12电容值不变时，把sigma delta ADC模块131固定在c_sigma/2附近，还使得各通路对应的sigma delta ADC模块131的输入值变化较小，进而可以减少来自相邻通路的影响。

sigma delta ADC模块131，也属于本领域通用的一种ADC模块，关于该模块的采样原理等基础内容，在本申请实施例中不作详细介绍。

作为一种可选的实施方式，各个待检测通路12可以配置不同的采样时长。因此，对于sigma delta ADC模块131来说，可以基于各个待检测通路12分别对应的预设采样时长分时采样各个待检测电容的第二电容值。

各个待检测通路12分别对应的预设采样时长，可以结合具体的应用场景进行合理设置。例如：结合最后采样的电容值的信噪比需求进行设置，通常来说，更长的采样时长，对应的电容采样值的信噪比更高，更能够减少相邻通路的干扰。再例如：结合功耗需求进行设置，通常来说，较短的采样时长，功耗也相应的较小。因此，结合不同的应用场景中的需求，可以设置不同的采样时长，以适应不同的信噪比需求或者不同的功耗需求。

在本申请实施例中，通过预设采样时长，实现各个待检测电容的第二电容值的分时采样，提高电容检测效率。

处理电路132，结合第一电容值和第二电容值确定出待检测电容的电容检测值。作为一种可选的实施方式，针对每个待检测电容，将该待检测电容的第一电容值和第二电容值的和确定为该待检测电容的电容检测值。

举例来说，假设待检测电容的第一电容值为C1，待检测电容的第二电容值为C2，则对应的电容检测值为C1+C2。

在本申请实施例中，处理电路132可以包括：硬件处理电路132和/或软件处理电路132。

在本申请实施例中，sigma delta ADC模块131所采用的第二电容值，还可以经过处理之后再进行应用，处理方式包括：低通滤波和下采样。因此，作为一种可选的实施方式，处理电路132还用于：对第二电容值进行低通滤波处理，获得低通滤波处理后的第二电容值；对低通滤波处理后的第二电容值进行下采样处理，获得下采样处理后的第二电容值。对应的，在确定电容检测值时，根据第一电容值和下采样处理后的第二电容值确定各个待检测通路的电容检测值。

上述的处理过程可以由软件处理电路132实现，例如：在处理器14中完成。

其中，对于不同的待检测通路12，可以对应有不同的低通滤波器带宽。

在本申请实施例中，通过对第二电容值进行低通滤波处理和下采样处理，进一步提高第二电容值的精度，进而提高最终的电容检测值的精度。

此外，在一个采样周期中，sigma delta ADC模块131可能采样到多个电容值，即第二电容值可以包括在一个采样周期内采样到的多个电容值，对应的，不管是低通滤波处理，还是下采样处理，均针对这多个电容值进行处理。因此，下采样处理的第二电容值也包括下采样处理后的多个电容值。

进而，作为一种可选的实施方式，处理电路132还用于：根据下采样处理后的多个电容值确定出下采样处理后的最终第二电容值；对应的，在确定电容检测值时，根据第一电容值和最终第二电容值确定各个待检测通路的电容检测值。

在本申请实施例中，基于一个采样周期内采样的多个电容值，确定出对应的最终第二电容值，提高第二电容值的精度，进而提高最终的电容检测值的精度。

其中，最终第二电容值可以是指定的下采样后的第二电容值；也可以是对多个下采样后的第二电容值进行平均后的电容值。

指定的下采样后的第二电容值可以是：M个数据中，中间位置的一个数据。多个下采样后的第二电容值可以是：M个数据中，中间位置的几个数据。

通过这种方式，可以减少相邻通路之间的下采样值的影响，提高最终电容值的精度。

在前述实施例中介绍到，可穿戴设备10还包括处理器14，处理器14作为可穿戴设备10的核心处理器14，为了减少功耗，在不需要进行数据处理时，可以处于睡眠状态，在需要进行数据处理时，再进入功耗状态。

因此，在本申请实施例中，可以利用各个待检测电容的电容检测值实现处理器14的状态切换。作为一种可选的实施方式，处理电路132还用于：将各个时刻的各个待检测电容的电容检测值存储到存储器15中；根据各个时刻的各个待检测电容的电容检测值确定是否唤醒处理器14；在确定唤醒处理器14时，生成对应的硬件触发信号，并将发送给处理器14；以使处理器14根据存储器15中存储的各个待检测电容的电容检测值确定可穿戴设备10的使用状态。

在这种实施方式中，处理电路132可以采用硬件处理电路132的实施方式。

作为一种可选的实施方式，在各个待检测电容中的任意一个待检测电容的当前时刻的电容检测值与对应的待检测电容的在先时刻的电容检测值之间的差异大于预设值时，确定唤醒处理器14；在先时刻为在当前时刻之前的一个时刻或者多个时刻。

其中，预设值可以根据不同的应用场景进行预设，在本申请实施例不对其值作限定。

这种实施方式中，针对当前时刻是否需要唤醒处理器14的情况，属于实时的判断。在一些实施方式中，也不限于当前时刻，可以是任意一个时刻，在本申请实施例中不作限定。

作为另一种可选的实施方式，在第一待检测电容的电容检测值与第二待检测电容的电容检测值之间的差异大于预设值时，确定唤醒处理器14；第一待检测电容为第一预设待检测通路12中的电容，第二待检测电容为第二预设待检测通路12中的电容。

其中，第一预设待检测通路12和第二预设待检测通路12可以是预先设定的两个待检测通路12。例如：第一预设待检测通路12为检测触控状态的通路；第二预设待检测通路12为检测按键状态的通路。

以及，预设值可以与前述的预设值相同，也可以不同，在本申请实施例中不作限定。

第一待检测电容的电容检测值与第二待检测电容的电容检测值为同一时刻的电容检测值。

在一些实施方式中，上述的状态切换针对的对象除了处理器14，还可以包括晶体电路。在一些情况下，在唤醒处理器14前，需要先唤醒晶体电路，以及晶体电路能输出稳定时钟，也可以实现处理器14的唤醒。

因此，处理电路132可以利用上述实现方式直接唤醒处理器14。也可以先按照上述实现方式先唤醒晶体电路，再利用晶体电路唤醒处理器14，在本申请实施例中不作限定。

在上述实施方式中，可穿戴设备10的使用状态包括：有无单击、双击、长按；是否佩戴、是否被触摸等。

处理器14，根据各个待检测电容的电容检测值确定可穿戴设备10的使用状态。

作为一种可选的实施方式，针对任意一个待检测电容，判断该待检测电容的电容检测值是否大于预设的电容检测值，如果大于，则确定可穿戴设备10被使用；如果小于，则确定未被使用。

作为另一种可选的实施方式，在使用状态的判断过程中，还可以结合更新电容检测值对使用状态进行更新。具体的，每个电容检测值对应有一个更新电容检测值，该更新电容检测值用于追踪电容随温度等外部条件的漂移值。

假设将使用状态分为未被使用(例如未被触摸或者未被按压)和被使用(例如被触摸和被使用)，在每个检测时刻，电容检测值均对应有更新电容检测值。如果某一时刻的使用状态为未被使用，由处理器14对待检测通路12的电容检测值进行处理，获得对应的更新电容检测值；如果某一时刻的使用状态为被使用，则更新电容检测值为某一时刻的前一时刻的更新电容检测值。

基于上述的更新电容检测值，将某一时刻的电容检测值与更新电容检测值进行比较，如果电容检测值与更新电容检测值之间的差异超过预设值，则确定使用状态为被使用。

作为一种可选的实施方式，某一时刻的更新电容检测值表示为：A2＝B2*(1-K)+A1*K。其中，A2为某一时刻的更新电容检测值，B2为某一时刻的前一时刻的参考值，K为一个大于0且小于1的数，且一般接近于0，比如1/8，1/16，1/32，1/64，1/256，1/1024等，A1为某一时刻的电容检测值。

作为另一种可选的实施方式，某一时刻的更新电容检测值为：某一个时刻的前N个时刻电容检测值的平均值或者加权平均值，其中，N为大于1的整数，例如：150，250，500等。

可以理解，上述两种更新电容检测值的确定方式，应用于使用状态为未被使用的情况；如果使用状态为被使用，则保持前一时刻的更新电容检测值。

通过上述使用状态的确定方式，可以使更新电容检测值跟踪温度、湿度等变化引起的待检测电容的缓慢变化，使得最终的确定结果可以抗温飘以及其它飘移引起的被测电容变化。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (12)

1.一种电容的检测装置，其特征在于，应用于可穿戴设备，所述可穿戴设备包括：多个待检测通路，所述待检测通路均包括待检测电容；所述检测装置包括：

sar ADC模块，用于与所述多个待检测通路分别连接；采样各个待检测电容的第一电容值；

sigma delta ADC模块，用于与所述多个待检测通路分别连接；在所述sar ADC模块的采样值固定的条件下，采样各个待检测电容的第二电容值；

处理电路，与所述sar ADC模块和所述sigma delta ADC模块分别连接，用于根据所述第一电容值和所述第二电容值确定所述各个待检测电容的电容检测值。

2.根据权利要求1所述的检测装置，其特征在于，所述sar ADC模块包括：N位DAC模块、N位寄存器及控制电路、比较器；

所述N位DAC模块的输出端与所述比较器的输入端连接，所述N位DAC模块的输入端与所述N位寄存器及控制电路的第一输出端连接，所述比较器的输出端与所述N位寄存器及控制电路的输入端连接，所述比较器的输入端用于与所述多个待检测通路分别连接，所述N位寄存器及控制电路的第二输出端用于输出所述第一电容值；

所述N位DAC模块用于固定所述sar ADC模块的采样值。

3.根据权利要求2所述的检测装置，其特征在于，所述sar ADC模块的采样值表示为：Csar1-c1，其中，Csar1为所述第一电容值，c1为c_sigma/2，c_sigma为所述sigma deltaADC模块的量程。

4.根据权利要求1所述的检测装置，其特征在于，所述sigma delta ADC模块具体用于：基于各个待检测通路分别对应的预设采样时长分时采样所述各个待检测电容的第二电容值。

5.根据权利要求1所述的检测装置，其特征在于，所述处理电路具体用于：针对每个待检测电容，将该待检测电容的第一电容值和第二电容值的和确定为该待检测电容的电容检测值。

6.根据权利要求1所述的检测装置，其特征在于，所述处理电路还用于：对所述第二电容值进行低通滤波处理，获得低通滤波处理后的第二电容值；对低通滤波处理后的第二电容值进行下采样处理，获得下采样处理后的第二电容值；根据所述第一电容值和所述下采样处理后的第二电容值确定各个待检测通路的电容检测值。

7.根据权利要求6所述的检测装置，其特征在于，所述第二电容值包括在一个采样周期内采样的多个电容值；对应的，所述下采样处理后的第二电容值包括下采样处理后的多个电容值；所述处理电路还用于：根据下采样处理后的多个电容值确定出下采样处理后的最终第二电容值；以及根据所述第一电容值和所述最终第二电容值确定所述各个待检测通路的电容检测值。

8.根据权利要求1所述的检测装置，其特征在于，所述可穿戴设备还包括处理器和与所述处理器连接的存储器，所述处理电路还用于与所述处理器和所述存储器分别连接，所述处理电路还用于：将各个时刻的所述各个待检测电容的电容检测值存储到所述存储器中；根据各个时刻的所述各个待检测电容的电容检测值确定是否唤醒所述处理器；在确定唤醒所述处理器时，生成对应的硬件触发信号，并将发送给所述处理器；以使所述处理器根据所述存储器中存储的所述各个待检测电容的电容检测值确定所述可穿戴设备的使用状态。

9.根据权利要求8所述的检测装置，其特征在于，所述处理电路具体用于：在所述各个待检测电容中的任意一个待检测电容的当前时刻的电容检测值与对应的待检测电容的在先时刻的电容检测值之间的差异大于预设值时，确定唤醒所述处理器；所述在先时刻为在所述当前时刻之前的一个时刻或者多个时刻。

10.根据权利要求8所述的检测装置，其特征在于，所述处理电路具体用于：在第一待检测电容的电容检测值与第二待检测电容的电容检测值之间的差异大于预设值时，确定唤醒所述处理器；所述第一待检测电容为第一预设待检测通路中的电容，所述第二待检测电容为第二预设待检测通路中的电容。

11.根据权利要求1-10任一项所述的检测装置，其特征在于，所述可穿戴设备为：无线耳机、智能手表或者智能手环。

12.一种可穿戴设备，其特征在于，包括：

多个待检测通路，所述待检测通路中包括待检测电容；

如权利要求1-10任一项所述的电容的检测装置。