CN207410330U - 一种高位电容式传感器检测装置 - Google Patents

Abstract

本实用新型公开了一种高位电容式传感器检测装置，包括电容时间转换器、时间数字转换器、数字位增加模块及时钟控制模块，其中，数字位增加模块包括级联积分梳状滤波器和移动平均滤波器。电容时间转换器用于实现电容到时间的转换，时间数字转换器在接收到触发启动时钟信号时实现时间数字转换的过程。级联积分梳状滤波器在接收到触发启动时钟信号时将接收到的数字码进行积分和降频，且在积分过程中实现位数的递增。移动平均滤波器在接收到触发启动时钟信号时去除时钟抖动和级联积分梳状滤波器输出信号的固有噪声。本实用新型应用时，在电源输出电压的动态范围较小时也能实现电容式传感器的电容检测，且能实现高分辨率的输出。

Description

一种高位电容式传感器检测装置

技术领域

本实用新型涉及电容检测技术，具体是一种高位电容式传感器检测装置。

背景技术

当前，人类社会正由工业社会向信息社会过渡，世界上掀起了一场以信息技术为主导的新技术革命。信息技术的三大支柱为信息采集技术、信息处理技术和通信技术，它们结合在一起构成信息系统。信息采集是信息技术的基础，由它实现从客观世界获取对象的信息，为信息处理和通信做准备。传感技术是信息采集技术的主干内容，而传感器则是传感技术的具体应用。

压阻式传感器和电容式传感器是两种常用的传感器，其中，电容式传感器较压阻式传感器受温度影响小，性能更好，因此，其广泛用于压力、高度、加速度、液体的流量、流速、液位、压强的测量。

传感器在生产制造完成后需对其性能进行检测，现有的电容式传感器电容检测电路大多采用电容值转换为电压(C/V)，然后利用各种数模转换器结构得到数字输出，采用该结构的典型芯片为ADI公司的AD7747芯片，最高有效位为19.5位。然而，随着集成电路工艺的发展，电源的供电电压下降，使得输出电压的动态范围也随之减小，这导致现有常规的电容式传感器电容检测电路不再适用。

实用新型内容

本实用新型的目的在于克服现有技术的不足，提供了一种高位电容式传感器检测装置，其在电源输出电压的动态范围较小时也能实现电容式传感器的电容检测，且能实现高分辨率的输出。

本实用新型的目的主要通过以下技术方案实现：一种高位电容式传感器检测装置，包括电容时间转换器、时间数字转换器、数字位增加模块及时钟控制模块，所述数字位增加模块包括级联积分梳状滤波器及与级联积分梳状滤波器连接的移动平均滤波器；

时钟控制模块，用于向时间数字转换器、级联积分梳状滤波器及移动平均滤波器提供时钟信号；

电容时间转换器，用于获取待测电容式传感器的电容，并实现电容到时间的转换；

时间数字转换器，用于接收电容时间转换器输出信号和时钟控制模块发出的时钟信号，并在接收到触发启动时钟信号时实现时间数字转换的过程；

级联积分梳状滤波器，用于接收时间数字转换器输出的数字码和时钟控制模块发出的时钟信号，并在接收到触发启动时钟信号时将接收到的数字码进行积分和降频，且在积分过程中实现位数的递增；

移动平均滤波器，用于接收时钟控制模块发出的时钟信号，并在接收到触发启动时钟信号时去除时钟抖动和级联积分梳状滤波器输出信号的固有噪声，以实现平滑输出。

本实用新型应用时，由数字位增加模块和时钟控制模块来完成高精度的输出。在具体实施时，将数字码通过级联积分梳状滤波器进行累加的过程实现位数的增加，而不需要很多的存储元件。

进一步的，所述电容时间转换器包括第一比较器、第二比较器、锁存器、与门及或门，所述第一比较器的同相输入端和第二比较器的同相输入端均用于输入待测电容式传感器的电容，两者的反相输入端均用于输入参考电压；所述锁存器的数字信号输入端与第一比较器输出端连接，锁存器的时钟信号输入端与第二比较器的输出端连接，锁存器用于保存符号信息；所述与门的两个输入端分别与第一比较器输出端和第二比较器输出端连接，与门的输出端用于输出停止信号；所述或门的两个输入端分别与第一比较器输出端和第二比较器输出端连接，或门的输出端用于输出启动信号。

进一步的，所述时间数字转换器包括异或门、数字计数器及寄存器，所述异或门的一个输入端连接电容时间转换器中与门的输出端用于输入停止信号，其另一个输入端连接电容时间转换器中或门的输出端用于输入启动信号，异或门的输出端与数字计数器的使能端连接；所述数字计数器的输入端与电容时间转换器中锁存器的输出端连接，数字计数器的时钟信号输入端与时钟控制模块连接；所述寄存器的输入端与数字计数器的输出端连接，寄存器的输出端与级联积分梳状滤波器的输入端连接。

进一步的，所述级联积分梳状滤波器由多个单级CIC滤波器级联构成。

进一步的，所述CIC滤波器包括积分器、抽取器及微分器，所述积分器、抽取器及微分器顺次连接。

综上所述，本实用新型具有以下有益效果：(1)本实用新型整体结构简单，使用元器件少，采用简单的基本模块实现高分辨率的输出便于实现，成本低，能把低分辨率系统提升到高分辨率系统，且在提升分辨率的同时不受电源电压变化的影响。如此，本实用新型在电源输出电压的动态范围较小时也能实现电容式传感器的电容检测，最终实现高分辨率、高线性度的输出，进而有利于本实用新型的推广应用。

(2)本实用新型应用时能适用于多种不同输入的位宽，使得本实用新型应用时更便于推广应用。

(3)本实用新型的抗噪和抗干扰高，且能适应很宽的电容输入范围。

附图说明

此处所说明的附图用来提供对本实用新型实施例的进一步理解，构成本申请的一部分，并不构成对本实用新型实施例的限定。在附图中：

图1为本实用新型一个具体实施例的系统框图；

图2为图1中数字位增加模块的结构图；

图3为单级CIC滤波器的框图；

图4为图1中电容时间转换器外接电容式传感器敏感结构等效电容的电路原理图；

图5为图1中时间数字转换器的电路图；

图6为本实用新型一个具体实施例的电容时间转换时序图；

图7为本实用新型一个具体实施例的时钟要求时序图；

图8为本实用新型一个具体实施例生成的实际线性关系曲线。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本实用新型作进一步的详细说明，本实用新型的示意性实施方式及其说明仅用于解释本实用新型，并不作为对本实用新型的限定。

实施例：

如图1及图2所示，一种高位电容式传感器检测装置，包括电容时间转换器、时间数字转换器、数字位增加模块及时钟控制模块，其中，本实施例的数字位增加模块包括级联积分梳状滤波器及与级联积分梳状滤波器连接的移动平均滤波器。本实施例的时间数字转换器、级联积分梳状滤波器及移动平均滤波器三者的时钟信号输入端clk均与时钟控制模块连接，时钟控制模块用于向时间数字转换器、级联积分梳状滤波器及移动平均滤波器提供时钟信号，以分别控制时间数字转换器、级联积分梳状滤波器及移动平均滤波器时序发生。

本实施例的电容时间转换器用于获取待测电容式传感器的电容，并实现电容到时间的转换。本实施例的时间数字转换器用于接收电容时间转换器输出信号和时钟控制模块发出的时钟信号，并在接收到触发启动时钟信号时实现时间数字转换的过程。本实施例的级联积分梳状滤波器用于接收时间数字转换器输出的数字码和时钟控制模块发出的时钟信号，并在接收到触发启动时钟信号时将接收到的数字码进行积分和降频，且在积分过程中实现位数的递增。本实施例的移动平均滤波器用于接收时钟控制模块发出的时钟信号，并在接收到触发启动时钟信号时去除时钟抖动和级联积分梳状滤波器输出信号的固有噪声，以实现平滑输出。

本实施例的级联积分梳状滤波器由多个单级CIC滤波器级联构成，其中，单级CIC滤波器结构图如图3所示。CIC滤波器包括积分器、抽取器及微分器，积分器、抽取器及微分器顺次连接。

本实施例的电容时间转换器具体结构如图4所示，电容时间转换器包括第一比较器CMP1、第二比较器CMP2、锁存器、与门及或门，其中，第一比较器CMP1的同相输入端和第二比较器CMP2的同相输入端均用于输入待测电容式传感器的电容，两者的反相输入端均用于输入参考电压Vcomp。本实施例锁存器的数字信号输入端与第一比较器CMP1输出端连接，锁存器的时钟信号输入端与第二比较器CMP2的输出端连接，锁存器用于保存符号信息。本实施例与门的两个输入端分别与第一比较器CMP1输出端和第二比较器CMP2输出端连接，与门的输出端用于输出停止信号。本实施例或门的两个输入端分别与第一比较器CMP1输出端和第二比较器CMP2输出端连接，或门的输出端用于输出启动信号。

本实施例的时间数字转换器具体结构如图5所示，时间数字转换器包括异或门、数字计数器及寄存器，异或门的一个输入端连接电容时间转换器中与门的输出端用于输入停止信号，其另一个输入端连接电容时间转换器中或门的输出端用于输入启动信号，异或门的输出端与数字计数器的使能端连接。数字计数器的输入端与电容时间转换器中锁存器的输出端连接，数字计数器的时钟信号输入端与时钟控制模块连接。寄存器的输入端与数字计数器的输出端连接，寄存器的输出端与级联积分梳状滤波器的输入端连接。

本实施例应用时，采用电容Csen和电容Cref作为电容式传感器敏感结构的等效电容(即采用电容Csen和电容Cref构成电容式传感器的表头部分)，提供两个电流源Ic给电容Csen和电容Cref充电，并提供第一单刀双掷开关S1和第二单刀双掷开关S2来实现电容Csen、电容Cref的充放电控制。电容Csen、电容Cref、第一单刀双掷开关S1、第二单刀双掷开关S2及两个电流源Ic的具体连接结构如下：电容Csen与电容Cref串联且两者的公共端节点N1连接固定电平，电容Csen的另一端连接在节点N2，电容Cref的另一端连接在节点N3，两个基准电流源Ic均有一端接电源电压VDD，两者的另一端分别接在节点N2和节点N3。第一单刀双掷开关S1和第二单刀双掷开关S2公共端接在节点N1，第一单刀双掷开关S1和第二单刀双掷开关S2两者的控制端均接Vreset信号，第一单刀双掷开关S1的剩余端子接节点N2，第二单刀双掷开关S2的剩余端子接节点N3。第一比较器CMP1的同相输入端接在节点N2，第二比较器CMP2的同相输入端接在节点N3。

本实施例的数字计数器的输出端C0、C1、……、Cn连接到寄存器的输入端，寄存器的输出端为R0、R1、……、Rn。级联积分梳状滤波器的输入端接在寄存器的输出端，级联积分梳状滤波器的输出端f0、f1、……、f(n+Nlog₂D)连接移动平均滤波器的输入端，移动平均滤波器的输出端为m0、m1、……、m(n+(1/2+N)log₂D)，最终实现的数字位增加为(1/2+Nlog₂D)位。

本实施例的高位电容式传感器检测系统，采用简单的对称结构电路实现电容时间转换器，如图6所示为利用本实施的一种具体电容时间转换的时序图，图7为时钟要求时序图，图8所示为使用本实施例的高位电容式传感器检测系统的输出对应的线性关系。实际的输出有效位数为21位，最小检测电容值为3.9aF，非线性度为3.908ppm，输入的范围为正负8pF，共模电容为24pF。

如图6所示为利用本实施的一种具体电容时间转换的时序图，图7为时钟要求时序图，图8所示为使用本实施例的高位电容式传感器检测系统的输出对应的线性关系。实际的输出有效位数为21位，最小检测电容值为3.9aF，非线性度为3.908ppm，输入的范围为正负8pF，共模电容为24pF。如图和结果所示，本专利利用了直接电容转时间，时间转数字，最后数字增加技术使得在增加位数的情况下，非线性度也能大大降低。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (5)

1.一种高位电容式传感器检测装置，其特征在于，包括电容时间转换器、时间数字转换器、数字位增加模块及时钟控制模块，所述数字位增加模块包括级联积分梳状滤波器及与级联积分梳状滤波器连接的移动平均滤波器；

时钟控制模块，用于向时间数字转换器、级联积分梳状滤波器及移动平均滤波器提供时钟信号；

电容时间转换器，用于获取待测电容式传感器的电容，并实现电容到时间的转换；

时间数字转换器，用于接收电容时间转换器输出信号和时钟控制模块发出的时钟信号，并在接收到触发启动时钟信号时实现时间数字转换的过程；

级联积分梳状滤波器，用于接收时间数字转换器输出的数字码和时钟控制模块发出的时钟信号，并在接收到触发启动时钟信号时将接收到的数字码进行积分和降频，且在积分过程中实现位数的递增；

移动平均滤波器，用于接收时钟控制模块发出的时钟信号，并在接收到触发启动时钟信号时去除时钟抖动和级联积分梳状滤波器输出信号的固有噪声，以实现平滑输出。

2.根据权利要求1所述的一种高位电容式传感器检测装置，其特征在于，所述电容时间转换器包括第一比较器、第二比较器、锁存器、与门及或门，所述第一比较器的同相输入端和第二比较器的同相输入端均用于输入待测电容式传感器的电容，两者的反相输入端均用于输入参考电压；所述锁存器的数字信号输入端与第一比较器输出端连接，锁存器的时钟信号输入端与第二比较器的输出端连接，锁存器用于保存符号信息；所述与门的两个输入端分别与第一比较器输出端和第二比较器输出端连接，与门的输出端用于输出停止信号；所述或门的两个输入端分别与第一比较器输出端和第二比较器输出端连接，或门的输出端用于输出启动信号。

3.根据权利要求2所述的一种高位电容式传感器检测装置，其特征在于，所述时间数字转换器包括异或门、数字计数器及寄存器，所述异或门的一个输入端连接电容时间转换器中与门的输出端用于输入停止信号，其另一个输入端连接电容时间转换器中或门的输出端用于输入启动信号，异或门的输出端与数字计数器的使能端连接；所述数字计数器的输入端与电容时间转换器中锁存器的输出端连接，数字计数器的时钟信号输入端与时钟控制模块连接；所述寄存器的输入端与数字计数器的输出端连接，寄存器的输出端与级联积分梳状滤波器的输入端连接。

4.根据权利要求1～3中任意一项所述的一种高位电容式传感器检测装置，其特征在于，所述级联积分梳状滤波器由多个单级CIC滤波器级联构成。

5.根据权利要求4所述的一种高位电容式传感器检测装置，其特征在于，所述CIC滤波器包括积分器、抽取器及微分器，所述积分器、抽取器及微分器顺次连接。