CN113703803B - 基于fpga的远程升级系统、方法及介质 - Google Patents

Abstract

本发明提供了一种基于FPGA的远程升级系统、方法及介质，该系统包括：上位机、FPGA以及FLASH芯片。该方法包括：上位机选择待升级的BIN文件，下发握手帧，等待FPGA回复确认帧；上位机收到FPGA握手确认帧后，发送擦除帧；当FPGA执行命令擦除FLASH成功后，回复上位机擦除成功确认帧，上位机开始下发要升级的数据帧；FPGA把数据写进FLASH；所有的要升级的数据写入FLASH后，FPGA给上位机上报确认帧，升级结束。本发明使FPGA程序的更新更加简单便捷，PCB电路设计更加优化，提高了FPGA的更新速率，且使得FPGA远程更新变得安全可靠。

Description

基于FPGA的远程升级系统、方法及介质

技术领域

本发明涉及嵌入式系统技术领域，具体地，涉及一种基于FPGA的远程升级系统、方法及介质。

背景技术

可编程逻辑器件FPGA器件具有高密度、低功耗、高速、高可靠性等优点，在航空航天、通信、工业控制等方面得到了大量应用。由于FPGA器件采用的是SRAM工艺，在断电的情况下FPGA内的配置数据将会丢失。通常FPGA会外接Flash来存储配置信息，系统上电后FPGA自动读取这些文件完成启动。

目前FPGA的升级方案主要有3种：1，使用JTAG接口对FPGA升级，这种方式适合在产品调试阶段使用，当产品投入到实际使用后更新FPGA程序要进行设备拆盖，显然太繁琐，不符合一款成熟的产品要求。2，使用MCU + 存储芯片的架构，MCU负责存储芯片的读写，存储芯片作为FPGA的代码存储器，产品上电后，MCU将存储芯片中的数据读出，按照FPGA加载时序发送给FPGA。这种方案需要额外增加MCU，增加了电路板布局难度，还要增加MCU软件，出故障的概率增大，如果加载失败，产品无法正常工作。3，使用串口对FPGA进行升级，该方案使用串口助手或者上位机把程序发给FPGA，经过FPGA处理后再通过JTAG更新存储芯片。这种模式受限于串口速率，更新程序太慢。

公开号为CN106547596B的发明专利，公开了一种FPGA远程升级方法，首先对FPGA配置芯片进行分区，记录分区地址，然后确定升级等待和数据接收超时参数，之后根据分区起始地址和超时参数生成远程升级模块配置数据；在正常功能模块配置数据生成后，将两模块配置数据进行整合并烧写配置芯片；FPGA上电后首先被配置为分区一远程升级模块功能，在该模块工作时，如果分区二有效且在指定时间内没有接收到远程升级指令，或远程升级成功，FPGA都将重构为分区二正常功能模块。

一款成熟的产品不仅要在功能上稳定可靠，在后期维护中也要做到简单便捷，尤其在航空航天、精密器械领域中，产品反复拆装会影响其工作性能，所以提高FPGA升级效率的需求更加紧迫。

发明内容

针对现有技术中的缺陷，本发明提供一种基于FPGA的远程升级系统、方法及介质。

根据本发明提供的一种基于FPGA的远程升级系统、方法及介质，所述方案如下：

第一方面，提供了一种基于FPGA的远程升级系统，所述系统包括：上位机、FPGA以及FLASH芯片；

其中，上位机完成数据的分帧以及数据的发送；

FPGA负责数据的校验和FLASH的读写，远程升级系统上电后，FPGA自动从FLASH加载配置文件；

FLASH芯片负责存储程序。

优选的，所述上位机和FPGA之间采用千兆以太网通信。

优选的，所述上位机和FPGA通信采用的UDP帧协议。

优选的，所述上位机和FPGA交互的帧协议，包括握手帧，擦除帧，数据帧以及确认帧。

优选的，所述远程升级系统通过Multiboot技术，对FLASH芯片进行分区，并分别存放Golden、Timer1、Update以及Timer2；

其中，Timer1和Timer2是看门狗，保证烧写途中断电或CRC校验错误导致加载失败后能返回Golden，用户能够重新升级；

其中，Golden是具有最基础的远程升级功能的镜像；

Update是用户根据项目需求生成的镜像且具有远程升级功能。

第二方面，提供了一种基于FPGA的远程升级方法，所述方法包括：

步骤S1：上位机选择待升级的BIN文件，上位机下发握手帧，等待FPGA回复确认帧；

步骤S2：当上位机收到FPGA握手确认帧后，继续发送擦除帧；

当FPGA执行命令擦除FLASH 成功后，回复上位机擦除成功确认帧，上位机开始下发要升级的数据帧；

步骤S3：当FPGA正常接收数据后会把数据写进FLASH；

步骤S4：当把所有的要升级的数据写入FLASH后，FPGA给上位机上报升级成功确认帧，升级结束。

优选的，所述步骤S1包括：

所述上位机如果2秒内没有收到FPGA的确认信息，上位机再次下发握手帧，3次都没有收到确认信息后，说明上位机和FPGA通信存在问题，则宣告这次升级失败。

优选的，所述步骤S3包括：

FPGA收到数据帧后检查序列号判断是否有丢包、CRC校验错误在内的相关问题，然后回复上位机数据确认帧，且FPGA会对数据进行回读，确保写入数据的正确性。

优选的，所述步骤S3还包括：

如果数据有误，上位机就重发这帧数据，否则上位机继续发下一帧；

如果连续丢包3次，说明远程升级系统工作异常，则终止本次升级。

第三方面，提供了一种基于FPGA的远程升级介质，所述介质包括：计算机程序被处理器执行时实现基于FPGA的远程升级方法中的步骤。

与现有技术相比，本发明具有如下的有益效果：

1、本发明采用远程更新FPGA的方案,可避免更新FPGA导致产品的反复拆装，不仅省时省力，而且不会影响产品性能；

2、本发明由上位机、FPGA、FLASH芯片组成，去除了传统的远程更新方案采用的专用的MCU芯片，降低了产品成本，优化了PCB的布局布线；

3、本发明上位机和FPGA之间采用千兆以太网通信，相比传统的JTAG接口和串口，更新速率得到很大的提高；

4、本发明上位机和FPGA通信采用的UDP协议，由于UDP传输具有不可靠性，本发明制定了上位机和FPGA交互的帧协议，包括握手帧，擦除帧，数据帧，确认帧，增加了校验和重传机制，提高了更新的可靠性；

5、本发明采用Xilinx的Multiboot技术方案，升级途中如果断电或者FPGA读写FLASH出错，FPGA会自动加载Golden镜像，完成正常启动，用户可以重新更新程序，解决了传统方案不能恢复的问题。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为本发明系统框图；

图2为上位机界面图；

图3为远程升级流程图；

图4为Multiboot 技术方案。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。

本发明实施例提供了一种基于FPGA的远程升级系统，该系统包括：上位机、FPGA以及FLASH芯片；其中，上位机完成数据的分帧以及数据的发送；FPGA负责数据的校验和FLASH的读写，远程升级系统上电后，FPGA自动从FLASH加载配置文件；FLASH芯片负责存储程序。

其中，上位机和FPGA之间采用千兆以太网通信，相比传统的JTAG接口和串口，更新速率得到很大的提高。

上位机和FPGA通信采用的UDP帧协议，由于UDP传输具有不可靠性，本发明制定了上位机和FPGA交互的帧协议，包括握手帧，擦除帧，数据帧，确认帧，增加了校验和重传机制，提高了更新的可靠性。

远程升级系统采用Xilinx的Multiboot技术方案，对FLASH芯片进行分区，并分别存放Golden、Timer1、Update以及Timer2；其中，Timer1和Timer2是看门狗，保证烧写途中断电或CRC校验错误导致加载失败后能返回Golden，用户能够重新升级；其中，Golden是具有最基础的远程升级功能的镜像；Update是用户根据项目需求生成的镜像且具有远程升级功能。

xilinx（赛灵思）作为全球领先的可编程逻辑完整解决方案的供应商，针对FPGA远程更新提供了近乎完美的解决方案，即Multiboot技术方案。该方案对FLASH芯片进行分区，分别存放Golden、Timer1、Update以及Timer2；其中，Timer1和Timer2是看门狗，保证烧写途中断电或CRC校验错误导致加载失败后能返回Golden，用户能够重新升级。

接下来，进行更为具体的说明：

参照图1所示，是本发明的系统框图，由上位机软件、国产化复旦微FPGA芯片XC7K325T、FLASH芯片N25Q128A构成。上位机和FPGA之间采用千兆以太网传输数据速率为1Gbps，FPGA和FLASH芯片是SPI接口，接口速率为25Mbps。实测如图2所示，3.66MB的文件只需58秒就能完成升级，相比传统的JTAG和串口在线升级模式至少节约120秒以上。

上位机的界面如图2所示，采用QT编写，包含FPGA固件版本号查询、对FPGA内部模块复位、BIN文件的分帧、与FPGA的握手，擦除FLASH，CRC校验以及数据帧重发等功能。本发明制定了上位机和FPGA交互的帧协议，它们嵌入在UDP数据包里，包括握手帧，擦除帧，数据帧，确认帧，具体的协议如下表所示。握手帧、擦除帧、数据帧都是上位机发送给FPGA的，确认帧是FPGA反馈给上位机的。其中确认帧分为6种，握手确认、擦除成功确认、数据CRC校验确认、数据丢包确认，升级失败确认、升级成功确认，它们通过不同的命令字区分。其中，下述表1、表2、表3和表4分别为握手帧、擦除帧、数据帧和确认帧。

表1 握手帧

表2 擦除帧

表3数据帧

表4确认帧

本发明还提供了一种基于FPGA的远程升级，参照图3所示，上位机选择待升级的BIN文件，上位机下发握手帧，等待FPGA回复确认帧，如果2秒内没有收到确认信息，上位机再次下发握手帧，3次都没有收到确认信息后，说明和FPGA通信出了问题，宣告这次升级失败。

当上位机收到FPGA握手确认帧后，继续发送擦除帧，当FPGA执行命令擦除FLASH成功后，回复上位机擦除成功确认帧，上位机开始下发要升级的数据帧，数据长度默认256字节。FPGA收到数据帧后首先检查序列号判断是否有丢包、CRC校验错误等问题，然后回复上位机数据确认帧。如果数据有误，上位机就重发这帧数据，否则上位机继续发下一帧。如果连续丢包3次，说明系统工作异常，则终止本次升级。

当FPGA正常接收数据后会把数据写进FLASH,并对数据进行回读，确保写入的数据的正确性。当把所有的要升级的数据写入FLASH后，FPGA给上位机上报升级成功确认帧，升级结束。

为解决传统远程更新方案中断电或者FPGA读写FLASH出错，FPGA会启动失败，不会自动恢复的问题，本发明采用Xilinx的Multiboot技术方案，如图4所示，通过对FLASH芯片进行地址分区，分别存放Golden、Timer1、Update、Timer2镜像，其中Timer是看门狗，来保证烧写途中断电或CRC校验错误导致加载失败后能返回Golden，用户可以重新升级。具体操作为首先生成Golden镜像，它只包括最基础的远程升级功能。然后根据项目的功能需求生成Update镜像，用Xilinx的脚本工具生成Timer1和Timer2镜像，最后在VIVADO里用TCL命令生成最终的BIN文件，命令如下write_cfgmem -format bin -size 16 -interface SPIx1 -loadbit "up 0x00000000 golden.bit up 0x00300000 update.bit" -loaddata "up0x002C0000 timer1.bin up 0x00A00000 timer2.bin" golden_multi_full.bin。它的作用是设置Golden镜像在FLASH存放的起始地址为0，Update镜像的起始地址为0x00300000，Timer1镜像的起始地址为0x002C0000，Timer2镜像的起始地址为0x00A00000。当设备上电后，FPGA会自动从 地址0加载 Golden镜像，但当运行到 IPROG命令后直接跳转到Timer1，接着加载Update镜像，如果Update镜像完整正确，FPGA启动完成。如果Update镜像的同步字或者前面部分遭到破坏，那么会触发看门狗Timer1，FPGA返回加载Golden镜像。如果Update镜像的中部或者后面部分遭到破坏，那么会触发看门狗Timer2，FPGA返回加载Golden镜像。由于Golden镜像具有基础的远程升级能力，用户可以再次进行Update镜像的升级，从而解决了传统远程升级，Update镜像更新失败，导致FPGA加载失败，不能正常启动的问题。

本发明实施例提供了一种基于FPGA的远程升级系统、方法及介质，本发明更新FPGA程序做到简单便捷，产品交付用户后，避免为了更新程序而反复拆装，影响到产品性能，一款成熟的产品都应该具备远程升级功能。优化PCB电路设计，现有的FPGA远程更新方案，电路板上额外增加了MCU功能芯片专门用来FPGA的远程升级，不仅增加了成本，而且增大了PCB布局布线的难度。提高更新FPGA的速率，传统的JTAG升级方案和主流的串口远程升级方案都受限于接口速率，程序更新太慢。让FPGA远程更新变得安全可靠，现有的远程更新方案，如果更新途中断电或者FPGA读写FLASH出错，FPGA会启动失败，不会自动恢复，只能通过JTAG重新升级，这种方案不够健全，本发明使得FPGA远程更新变得更加安全可靠。

本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的系统及其各个装置、模块、单元以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统及其各个装置、模块、单元以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同功能。所以，本发明提供的系统及其各项装置、模块、单元可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置、模块、单元也可以视为硬件部件内的结构；也可以将用于实现各种功能的装置、模块、单元视为既可以是实现方法的软件模块又可以是硬件部件内的结构。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (6)

1.一种基于FPGA的远程升级系统，其特征在于，包括：上位机、FPGA以及FLASH芯片；

其中，上位机完成数据的分帧以及数据的发送；

FPGA负责数据的校验和FLASH的读写，远程升级系统上电后，FPGA自动从FLASH加载配置文件；

FLASH芯片负责存储程序；

上位机和FPGA通信采用的UDP帧协议；其中，上位机和FPGA交互的帧协议，包括握手帧，擦除帧，数据帧，确认帧，同时增加了校验和重传机制；

所述远程升级系统通过Multiboot技术，对FLASH芯片进行分区，并分别存放Golden、Timer1、Update以及Timer2；

在升级途中，上位机下发握手帧，等待FPGA回复确认帧，如果2秒内没有收到确认信息，上位机再次下发握手帧，3次都没有收到确认信息后，说明和FPGA通信出现问题，说明上位机和FPGA通信存在问题，则宣告这次升级失败；

Timer1和Timer2是看门狗，保证烧写途中断电或CRC校验错误导致加载失败后能返回Golden，用户能够重新升级；

其中，Golden是具有最基础的远程升级功能的镜像；

Update是用户根据项目需求生成的镜像且具有远程升级功能；

如果Update镜像的同步字或者前面部分遭到破坏，触发看门狗Timer1，FPGA返回加载Golden镜像；如果Update镜像的中部或者后面部分遭到破坏，触发看门狗Timer2，FPGA返回加载Golden镜像。

2.根据权利要求1所述的基于FPGA的远程升级系统，其特征在于，所述上位机和FPGA之间采用千兆以太网通信。

3.一种基于FPGA的远程升级方法，其特征在于，基于如权利要求1-2中任意一项所述的基于FPGA的远程升级的系统，包括：

步骤S1：上位机选择待升级的BIN文件，上位机下发握手帧，等待FPGA回复确认帧；

步骤S2：当上位机收到FPGA握手确认帧后，继续发送擦除帧；

当FPGA执行命令擦除FLASH 成功后，回复上位机擦除成功确认帧，上位机开始下发要升级的数据帧；

步骤S3：当FPGA正常接收数据后会把数据写进FLASH；

步骤S4：当把所有的要升级的数据写入FLASH后，FPGA给上位机上报升级成功确认帧，升级结束；

所述步骤S1包括：

所述上位机如果2秒内没有收到FPGA的确认信息，上位机再次下发握手帧，3次都没有收到确认信息后，说明上位机和FPGA通信存在问题，则宣告这次升级失败。

4.根据权利要求3所述的基于FPGA的远程升级方法，其特征在于，所述步骤S3包括：

FPGA收到数据帧后检查序列号判断是否有丢包、CRC校验错误在内的相关问题，然后回复上位机数据确认帧，且FPGA会对数据进行回读，确保写入数据的正确性。

5.根据权利要求4所述的基于FPGA的远程升级方法，其特征在于，所述步骤S3还包括：

如果数据有误，上位机就重发这帧数据，否则上位机继续发下一帧；

如果连续丢包3次，说明远程升级系统工作异常，则终止本次升级。

6.一种存储有计算机程序的计算机可读存储介质，其特征在于，所述计算机程序被处理器执行时实现权利要求3至5中任一项所述的方法的步骤。