CN113692623A - 用于三维nand存储器的数据保护 - Google Patents

用于三维nand存储器的数据保护 Download PDF

Info

Publication number
CN113692623A
CN113692623A CN202180002723.3A CN202180002723A CN113692623A CN 113692623 A CN113692623 A CN 113692623A CN 202180002723 A CN202180002723 A CN 202180002723A CN 113692623 A CN113692623 A CN 113692623A
Authority
CN
China
Prior art keywords
memory
programming
memory cell
plc
previous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180002723.3A
Other languages
English (en)
Inventor
万洁
陶伟
陶媛
杜玲
程泊轩
曹坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN113692623A publication Critical patent/CN113692623A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开提供了一种用于三维NAND存储器的数据保护的方法。所述方法包括根据编程数据对3D NAND存储器的存储单元进行编程；以及响应于大于阈值的编程循环计数(PLC)而备份编程数据的与存储单元相关联的部分，其中PLC跟踪存储单元的编程的重复次数。将先前的PLC设置为阈值，其中由先前的编程操作使用先前的PLC，并且在将存储单元成功地编程到先前的目标逻辑状态之后收集先前的PLC。

Description

用于三维NAND存储器的数据保护
技术领域
本公开总体上涉及半导体技术领域，更具体而言，涉及一种用于3DNAND存储器的数据保护的方法和存储系统。
背景技术
随着存储器件缩小到较小的管芯尺寸以降低制造成本并增加储存密度，由于工艺技术的局限性和可靠性问题，平面存储单元的缩放面临挑战。三维(3D)存储器架构可以解决平面存储单元中的密度和性能限制。
在3D NAND闪存中，多层存储单元可以垂直堆叠，使得可以大大增加每单位面积的存储密度。垂直堆叠的存储单元可以形成存储串，其中存储单元的沟道在每个存储串中连接。每个存储单元可以通过字线和位线寻址。可以同时读取或编程共享同一字线的整个存储页中的存储单元的数据(即，逻辑状态)。然而，由于急剧的缩放，可靠性可能是3D NAND闪存所关心的问题。
发明内容
在本公开中描述了用于三维(3D)存储器件中的数据保护的方法和系统的实施例。
本公开的一方面提供了一种用于三维NAND存储器的数据保护的方法。所述方法包括根据编程数据对3D NAND存储器的存储单元进行编程；以及响应于大于阈值的编程循环计数(program loop count，PLC)而备份编程数据的与存储单元相关联的部分，其中PLC跟踪存储单元的编程的重复次数。可以将先前的PLC设置为阈值，其中由先前的编程操作使用先前的PLC，并且在将存储单元成功地编程到先前的目标逻辑状态之后收集先前的PLC。
在一些实施例中，所述方法还包括，在对存储单元进行编程之后，根据编程数据验证存储单元是否处于目标逻辑状态；以及当存储单元不处于目标逻辑状态时，重复对存储单元的编程。
在一些实施例中，所述方法还包括收集跟踪编程的重复次数的PLC。
在一些实施例中，所述方法还包括响应于大于阈值的PLC将存储单元标记为是有风险的。
在一些实施例中，所述方法还包括在对存储单元进行编程之前，响应于来自先前的编程操作的对存储单元的先前的风险标记而备份编程数据的与存储单元相关联的部分。
在一些实施例中，备份编程数据的与存储单元相关联的部分包括用编程数据的与存储单元相关联的部分来编程冗余存储单元。
在一些实施例中，所述方法还包括响应于不可恢复的纠错码，从冗余存储单元恢复编程数据的与存储单元相关联的部分。
在一些实施例中，所述方法还包括将先前的PLC设置为阈值，其中，由先前的编程操作使用先前的PLC，并且在将存储单元成功地编程到先前的目标逻辑状态之后收集先前的PLC。
在一些实施例中，对存储单元进行编程包括与存储页中的其他存储单元同时对所述存储单元进行编程，其中，存储页中的所有存储单元共享字线。
在一些实施例中，所述方法还包括响应于存储单元的PLC，备份编程数据的与存储页相关联的部分。
在一些实施例中，备份编程数据的与存储页相关联的部分包括用编程数据的与存储页相关联的部分来编程冗余存储页。
在一些实施例中，所述方法还包括响应于不可恢复的纠错码，从冗余存储页恢复编程数据的与存储页相关联的部分。
本公开的另一方面提供了一种存储器存储系统。所述存储器存储系统包括三维(3D)NAND存储器和存储器控制器。3D NAND存储器包括多个存储串，其穿透设置在衬底上的交替的导电层和电介质层的膜堆叠体，其中每个存储串包括多个存储单元。存储器控制器被配置为将编程数据发送到3D NAND存储器以对存储单元进行编程；以及响应于大于阈值的编程循环计数(PLC)而备份编程数据的与存储单元相关联的部分。
在一些实施例中，PLC跟踪根据编程数据对存储单元编程以达到目标逻辑状态的次数。
在一些实施例中，存储器控制器还被配置为响应于大于阈值的PLC而将存储单元标记为是有风险的。
在一些实施例中，存储器控制器还被配置为创建用于3D NAND存储器的风险块表，其中风险块表包括识别被标记为有风险的存储单元的第一地址集合。
在一些实施例中，存储器控制器还被配置为创建用于3D NAND存储器的风险至备份表。风险至备份表包括识别被标记为有风险的存储单元的第一地址集合；以及识别冗余存储单元的第二地址集合，其中冗余存储单元是用编程数据的与被标记为有风险的存储单元相关联的部分来编程的。
在一些实施例中，存储器控制器还被配置为当接收到不可恢复的纠错码时，从冗余存储单元恢复编程数据的与存储单元相关联的部分。
在一些实施例中，阈值是由先前的编程操作使用的并且在将存储单元成功地编程到先前的目标逻辑状态之后收集的先前的PLC。
在一些实施例中，存储器控制器还被配置为在对存储单元进行编程之前，响应于来自的先前的编程操作的对存储单元的先前的风险标记而备份编程数据的与存储单元相关联的部分。
本公开的又一方面提供一种用于三维(3D)NAND存储器的存储器控制器。所述存储器控制器被配置为将编程数据发送到3D NAND存储器以对存储单元进行编程；以及响应于大于阈值的编程循环计数(PLC)而备份编程数据的与存储单元相关联的部分，其中3D NAND存储器包括多个存储串，其穿透设置在衬底上的交替的导电层和电介质层的膜堆叠体，其中每个存储串包括多个存储单元。
根据本公开的说明书、权利要求书和附图，本领域技术人员可以理解本公开的其他方面。
附图说明
并入本文并形成说明书的一部分的附图示出了本公开的实施例，并且与说明书一起进一步用于解释本公开内容的原理并且使得相关领域的技术人员能够实施和使用本公开。
图1和2A-2B示出了根据本公开的一些实施例的具有一个或多个存储器芯片的存储系统。
图3示出了根据本公开的一些实施例的存储器管芯的示意图。
图4示出了根据本公开的一些实施例的三维(3D)存储器管芯的示意图。
图5示出了根据本公开的一些实施例的3D存储器结构的一部分的透视图。
图6示出了根据本公开的一些实施例的NAND闪存的阈值电压Vth分布。
图7示出了根据本公开的一些实施例的对存储单元进行编程的方法。
图8示出了根据本公开的一些实施例的具有多个存储平面的存储器管芯的示意图。
图9示出了根据本公开的一些实施例的3D NAND存储器中的失效位计数(FBC)。
图10示出了根据本公开的一些实施例的对存储单元进行编程的方法。
图11A-11C示出了根据本公开的一些实施例的存储系统中的数据保护的配置。
图12示出根据本公开的一些实施例的图10和11A-11C中描述的数据保护方法的应用。
结合附图，根据下面阐述的具体实施方式，本发明的特征和优点将变得更加明显，在附图中，相似的附图标记始终标识相应的元件。在附图中，相似的附图标记通常表示相同、功能相似和/或结构相似的元件。元件首次出现的附图由相应附图标记中最左边的数字指示。
将参考附图描述本公开的实施例。
具体实施方式
尽管讨论了具体的配置和布置，但应该理解，这仅仅是为了说明的目的而进行的。相关领域的技术人员将认识到，在不脱离本公开内容的精神和范围的情况下，可以使用其他配置和布置。对于相关领域的技术人员而言显而易见的是，本公开还可以用于各种其他应用中。
应注意到，在说明书中对“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可能不一定包括该特定的特征、结构或特性。而且，这样的短语不一定指代相同的实施例。此外，当结合实施例描述特定的特征、结构或特性时，无论是否明确描述，结合其他实施例来实现这样的特征、结构或特性都在相关领域的技术人员的知识范围内。
通常，可以至少部分地从上下文中的用法理解术语。例如，至少部分取决于上下文，如本文所使用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，至少部分取决于上下文，诸如“一”、“一个”或“该”的术语同样可以被理解为表达单数用法或表达复数用法。另外，术语“基于”可以被理解为不一定旨在表达排他性的因素集合，而是可以允许存在不一定明确描述的其他因素，这同样至少部分地取决于上下文。
应当容易理解的是，本公开中的“在……上”、“在……上方”和“在……之上”的含义应以最宽泛的方式来解释，使得“在……上”不仅意味着“直接在某物上”，而且还包括其间具有中间特征或层的“在某物上”的含义。此外，“在……上方”或“在……之上”不仅意味着“在某物上方”或“在某物之上”，而且还可以包括其间没有中间特征或层的“在某物上方”或“在某物之上”的含义(即，直接在某物上)。
此外，为了便于描述，可以在本文中使用诸如“在……之下”、“在……下方”、“下”、“在……上方”、“上”等的空间相对术语来描述如图所示的一个元件或特征与另一个(些)元件或特征的关系。除了附图中所示的取向之外，空间相对术语还旨在涵盖器件在使用或工艺步骤中的不同取向。装置可以以其他方式定向(旋转90度或在其他取向)并且同样可以相应地解释本文所使用的空间相对描述语。
如本文所使用的，术语“衬底”是指在其上添加后续材料层的材料。衬底包括“顶”表面和“底”表面。衬底的顶表面通常是形成半导体器件的位置，因此，除非另外说明，否则半导体器件形成在衬底的顶侧。底表面与顶表面相对，因此衬底的底侧与衬底的顶侧相对。衬底本身可以被图案化。添加在衬底的顶部上的材料可以被图案化或可以保持未被图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。或者，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆。
如本文所使用的，术语“层”是指包括具有厚度的区域的材料部分。层具有顶侧和底侧，其中层的底侧相对靠近衬底，而顶侧相对远离衬底。层可以在整个下层或上层结构之上延伸，或者可以具有小于下层或上层结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如，层可以位于连续结构的顶表面和底表面之间或在其顶表面和底表面处的任何一组水平面之间。层可以水平、垂直和/或沿着锥形表面延伸。衬底可以是层，其中可以包括一层或多层，和/或可以在其上、其上方和/或其下方具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导电和接触部层(其中形成有接触部、互连线和/或垂直互连通路(VIA))以及一个或多个电介质层。
在本公开中，为了便于描述，“级(tier)”用于指代沿垂直方向具有基本相同高度的元件。例如，字线和下面的栅极电介质层可以被称为“一级”，字线和下面的绝缘层可以一起被称为“一级”，具有基本相同高度的字线可以是被称为“一级字线”或类似的，诸如此类。
如本文所使用的，术语“标称/标称地”是指在产品或工艺的设计阶段期间设定的部件或工艺步骤的特性或参数的期望值或目标值，以及高于和/或低于期望值的值的范围。值的范围可以是由于制造工艺或公差的轻微变化而引起的。如本文所使用的，术语“约”表示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定的技术节点，术语“约”可以表示例如在值的10-30％(例如，值的±10％、±20％或±30％)内变化的给定量的值。
在本公开中，术语“水平的/水平地/横向的/横向地”表示标称上平行于衬底的横向表面，并且术语“垂直的”或“垂直地”表示标称上垂直于衬底的横向表面。
如本文所使用的，术语“3D存储器”是指在横向取向的衬底上具有垂直取向的存储单元晶体管串(在本文中被称为“存储串”，例如NAND串)使得存储串相对于衬底在垂直方向上延伸的的三维(3D)半导体器件。
图1示出了根据本公开的一些实施例的具有存储系统10的示例性系统S1的框图。系统S1可以是移动电话、台式计算机、膝上型计算机、平板计算机、车辆计算机、游戏控制台、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实(VR)设备、增强现实(AR)设备或其中具有存储的任何其他适当的电子设备。存储系统10(也被称为NAND存储系统)可以包括存储器控制器20和一个或多个半导体存储器芯片25-1、25-2、25-3、…、25-n。每个半导体存储器芯片25(此后仅被称为“存储器芯片”)可以是NAND芯片(即，“闪存”、“NAND闪存”或“NAND”)。存储系统10可以通过存储器控制器20与主计算机15通信，其中存储器控制器20可以经由一个或多个存储器通道30-1、30-2、30-3、…、30-n连接到一个或多个存储器芯片25-1、25-2、25-3、…、25-n。在一些实施例中，每个存储器芯片25可以由存储器控制器20经由存储器通道30来管理。
在一些实施例中，主计算机15可以包括电子设备的处理器，例如中央处理单元(CPU)，或者片上系统(SoC)，例如应用处理器(AP)。主计算机15发送要存储在NAND存储系统或存储系统10处的数据，或者通过读取存储系统10来取回数据。
存储器控制器20可以处理从主计算机15接收的I/O请求，确保数据完整性和有效存储，并管理存储器芯片25。为了执行这些任务，控制器运行固件21，其可以由控制器20内的一个或多个处理器22(例如，微控制器单元，CPU)执行。例如，控制器20运行固件21以将逻辑地址(即，由与主机数据相关联的主机利用的地址)映射到存储器芯片25中的物理地址(即，存储数据的实际位置)。控制器20还运行固件21以管理存储器芯片25中的有缺陷存储块，其中固件21可以将逻辑地址重新映射到不同的物理地址，即，将数据移动到不同的物理地址。控制器20也可以包括一个或多个存储器23(例如，DRAM、SRAM、EPROM等)，该一个或多个存储器23可以用于存储固件21所使用的各种元数据。在一些实施例中，存储器控制器20还可以通过纠错码(error correction code，ECC)引擎29来执行错误恢复。ECC用于检测和纠正在每个存储器芯片25内发生的原始位错误。
存储器通道30可以经由数据总线提供数据并控制存储器控制器20与每个存储器芯片25之间的通信。存储器控制器20可以根据芯片使能信号选择存储器芯片25中的一个。
在一些实施例中，图1中的每个存储器芯片25可以包括一个或多个存储器管芯100，其中每个存储器管芯可以是3D NAND存储器。
存储器控制器20和一个或多个存储器芯片25可以集成到各种类型的存储设备中，例如，包括在相同的封装中，如通用闪存(UFS)封装或eMMC封装。即，存储系统10可以被实现和封装到不同类型的终端电子产品中。在如图2A所示的一个示例中，存储器控制器20和单个存储器芯片25可以集成到存储卡26中。存储卡26可以包括PC卡(PCMCIA，个人计算机存储卡国际协会)、CF卡、智能媒体(SM)卡、记忆棒、多媒体卡(MMC、RS-MMC、MMCmicro)、SD卡(SD、miniSD、microSD、SDHC)、UFS等。存储卡26还可以包括将存储卡26与主机(例如，图1中的主计算机15)耦合的存储卡连接器24。在如图2B所示的另一示例中，存储器控制器20和多个存储器芯片25可以集成到固态驱动器(SSD)27中。SSD 27还可以包括将SSD 27与主机(例如，图1中的主计算机15)耦合的SSD连接器28。
图3示出了根据本公开的一些实施例的示例性存储器管芯100的俯视图。存储器管芯100可以包括一个或多个存储平面101，每个存储平面可以包括多个存储块103。在每个存储平面101处可以发生相同的和并发的操作。存储块103是执行擦除操作的最小尺寸，其尺寸可以是兆字节(MB)。如图3中所示，示例性存储器管芯100包括四个存储平面101，并且每个存储平面101包括六个存储块103。每个存储块103可以包括多个存储单元，其中可以通过诸如位线和字线的互连来寻址每个存储单元。位线和字线可以垂直地(例如，分别以行和列)布置，形成金属线的阵列。位线和字线的方向在图3中被标记为“BL”和“WL”。在本公开中，存储块103还被称为“存储器阵列”或“阵列”。存储器阵列是存储器件中的核心区域，其执行存储功能。
存储器管芯100还可以包括外围区域105，即围绕存储平面101的区域。外围区域105包含许多数字、模拟和/或混合信号电路以支持存储器阵列的功能，例如，页缓冲器、行和列解码器和感测放大器。如对于本领域普通技术人员而言显而易见的，外围电路使用有源和/或无源半导体器件，例如晶体管、二极管、电容器、电阻器等。
注意，图3中所示的存储器管芯100中的存储平面101的布置以及每个存储平面101中的存储块103的布置仅用作示例，其不限定本公开的范围。
图4示出了根据本公开的一些实施例的存储器管芯100的示意图。存储器管芯100包括一个或多个存储块103(例如，103-1、103-2、103-3)。每个存储块103包括多个存储串212。每个存储串212包括多个存储单元340。共享相同字线的存储单元340形成存储页432。存储串212还可以在每一端包括至少一个场效应晶体管(例如，MOSFET)，其分别由下选择栅极(LSG)332和顶选择栅极(TSG)334控制。顶选择晶体管334-T的漏极端子可以连接到位线341，并且下选择晶体管332-T的源极端子可以连接到阵列公共源极(ACS)430。ACS 430可以由整个存储块中的存储串212共享，并且还被称为公共源极线。
存储器管芯100还可以包括外围电路，所述外围电路包括许多数字、模拟和/或混合信号电路以支持存储块103的功能，例如，页缓冲器/感测放大器50、行解码器/字线驱动器40、列解码器/位线驱动器52、控制电路70、电压发生器65和输入/输出缓冲器55。如对于本领域普通技术人员而言显而易见的，这些电路可以包括有源和/或无源半导体器件，例如晶体管、二极管、电容器、电阻器等。
存储块103可以经由字线(“WL”)333、下选择栅极(“LSG”)332和顶选择栅极(“TSG”)334与行解码器/字线驱动器40耦合。存储块103可以经由位线(“BL”)341与页缓冲器/感测放大器50耦合。行解码器/字线驱动器40可以响应于由控制电路70提供的X路径控制信号来选择存储器管芯100上的存储块103中的一个。行解码器/字线驱动器40可以根据X路径控制信号将从电压发生器65提供的电压传送到字线。在读取和编程操作期间，行解码器/字线驱动器40可以根据从控制电路70接收的X路径控制信号将读取电压Vread和编程电压Vpgm传送到所选字线，并且将通过电压Vpass传送到未选字线。
列解码器/位线驱动器52可以根据从控制电路70接收的Y路径控制信号将禁止电压Vinhibit传送到未选位线并将所选位线连接到地。换言之，列解码器/位线驱动器52可以被配置为根据来自控制电路70的Y路径控制信号来选择或不选择一个或多个存储串212。页缓冲器/感测放大器50可以被配置为根据来自控制电路70的控制信号Y路径控制从存储块103读取数据和将数据编程(写入)到存储块103。例如，页缓冲器/感测放大器50可以存储要编程到一个存储页432中的一页数据。在另一示例中，页缓冲器/感测放大器50可以执行验证操作以确保数据已经被正确地编程到每个存储单元340中。在又一示例中，在读取操作期间，页缓冲器/感测放大器50可以感测流经位线341的反映存储单元340的逻辑状态(即，数据)的电流，并且将小信号放大到可测量的放大率。
输入/输出缓冲器55可以来往于页缓冲器/感测放大器50传送I/O数据，以及向控制电路70传送地址ADDR或命令CMD。在一些实施例中，输入/输出缓冲器55可以用作存储器控制器20(图1中)和存储器芯片25上的存储器管芯100之间的接口。
控制电路70可以响应于由输入/输出缓冲器55传送的命令CMD来控制页缓冲器/感测放大器50和行解码器/字线驱动器40。在编程操作期间，控制电路70可以控制行解码器/字线驱动器40和页缓冲器/感测放大器50以对所选存储单元进行编程。在读取操作期间，控制电路70可以控制行解码器/字线驱动器40和页缓冲器/感测放大器50以读取所选存储单元。X路径控制信号和Y路径控制信号包括行地址X-ADDR和列地址Y-ADDR，其可以用于定位存储块103中的所选存储单元。行地址X-ADDR可以包括页索引PD、块索引BD和平面索引PL，以分别识别存储页432、存储块103和存储平面101(图3中)。列地址Y-ADDR可以识别存储页432的数据中的字节或字。
电压发生器65可以在控制电路70的控制下生成要提供给字线和位线的电压。由电压发生器65生成的电压包括读取电压Vread、编程电压Vpgm、通过电压Vpass、禁止电压Vinhibit等。
注意，图1、2A-2B和3-4中的存储系统10和存储器管芯100中的电子部件的布置作为示例示出。存储系统10和存储器管芯100可以具有其他布局并且可以包括附加部件。图4中所示的存储器管芯100上的部件(例如，控制电路70、I/O缓冲器55)也可以作为存储系统10中的独立电部件从存储器管芯100移除。图4中所示的存储器管芯100上的部件(例如，控制电路70、I/O缓冲器55)也可以移动到存储系统10中的其他部件，例如，控制电路70的一部分可以与存储器控制器20组合，反之亦然。
图5示出了根据本公开的一些实施例的3D存储器结构500的透视图。在一些实施例中，存储器管芯100可以是3D NAND存储器，并且3D存储器结构500可以是存储器管芯100的一部分，例如在图3中的区域108中。3D存储器结构500可以包括阶梯区域210和沟道结构区域211。沟道结构区域211可以包括多个存储串212，每个存储串包括多个堆叠的存储单元340。阶梯区域210可以包括阶梯结构。
3D存储器结构500包括衬底330、衬底330之上的绝缘膜331、绝缘膜331之上的一级下选择栅极(LSG)332、以及堆叠在LSG 332的顶部上以形成交替的导电层和电介质层的膜堆叠体335的多级控制栅极333(也被称为“字线(WL)”)。为清晰起见，在图5中未示出与各级控制栅极相邻的电介质层。
每级的控制栅极由贯穿膜堆叠体335的狭缝结构216-1和216-2分隔开。3D存储器结构500还可以包括位于控制栅极333的堆叠体之上的一级顶选择栅极(TSG)334。TSG 334、控制栅极333和LSG 332的堆叠体也被称为“栅电极”。3D存储器结构500还包括衬底330的在相邻LSG 332之间的部分中的掺杂源极线区域344。3D存储器结构500的每个存储串212包括延伸穿过绝缘膜331和交替的导电层和电介质层的膜堆叠体335的沟道孔336。存储串212还可以包括沟道孔336的侧壁上的存储膜337、存储膜337之上的沟道层338、以及被沟道层338包围的核心填充膜339。存储单元340(例如，340-1、340-2、340-3)可以形成在控制栅极333(例如，333-1、333-2、333-3)与存储串212的交叉点处。沟道层338的响应于相应控制栅极的部分也被称为存储单元的沟道338。3D存储器结构500还包括多条位线(BL)341，其通过TSG334与存储串212连接。3D存储器结构500还可以包括通过多个接触部结构214与栅电极连接的多条金属互连线343。膜堆叠体335的边缘被配置成阶梯形以允许至每级栅电极的电连接。
在图5中，出于说明性目的，连同一级TSG 334和一级LSG 332一起示出三级控制栅极333-1、333-2和333-3。在该示例中，每个存储串212可以包括分别对应于控制栅极333-1、333-2和333-3的三个存储单元340-1、340-2和340-3。在一些实施例中，控制栅极的数量和存储单元的数量可以大于三个以增加存储容量。3D存储器结构500还可以包括其他结构，例如TSG切口、公共源极接触部(即，阵列公共源极)和虚设存储串。为了简化，图5中未示出这些结构。注意，图5中所示的3D存储器结构500仅用作示例，其不限定本公开的范围，也可以采用任何其他适当的3D存储器结构。
返回参考图4，在一些实施例中，可以基于浮栅技术形成存储块103。在一些实施例中，可以基于电荷俘获技术形成存储块103。基于电荷俘获的NAND闪存可以提供高存储密度和高本征可靠性。逻辑状态(“状态”，例如存储单元340的阈值电压Vth)形式的存储数据取决于存储单元340的存储膜337中俘获的电荷载流子的数量。
在NAND闪存中，可以针对存储页432执行读取操作和写入操作(也被称为编程操作)，并且可以针对存储块103执行擦除操作。
在NAND存储器中，存储单元340可以处于擦除状态ER或编程状态P1。最初，通过在控制栅极333和沟道338之间实现负电压差值使得可以去除在存储单元340的存储膜中的俘获电荷载流子，可以将存储块103中的存储单元340复位到作为逻辑“1”的擦除状态ER。例如，可以通过将存储单元340的控制栅极333设置到接地并且将高正电压(擦除电压Verase)施加到ACS 430来引起负电压差。在擦除状态ER(“状态ER”)下，存储单元340的阈值电压Vth可以被复位为最低值。
在编程(即，写入)期间，可以通过例如在控制栅极333上施加编程电压Vpgm(例如，10V与20V之间的正电压脉冲)并将对应位线341接地来建立控制栅极333与沟道338之间的正电压差。结果，可以将电荷载流子(例如，电子)注入到存储单元340的存储膜中，从而增加存储单元340的阈值电压Vth。因此，可以将存储单元340编程到编程状态P1(“状态P1”或逻辑“0”)。
存储单元的状态(例如，状态ER或状态P1)可以通过测量或感测存储单元的阈值电压Vth来确定。在读取操作期间，可以将读取电压Vread施加在存储单元的控制栅极333上，并且可以在位线341处测量流过存储单元的电流。可以将通过电压Vpass施加在未选字线上以接通未选存储单元。
NAND闪存可以被配置为以单电平单元(single-level cell，SLC)模式操作。为了增加存储容量，NAND闪存还可以被配置为以多电平单元(multi-level cell，MLC)模式、三电平单元(quad-level cell，TLC)模式、四电平单元(quad-level cell，QLC)模式或这些模式中的任一个的组合操作。在SLC模式中，存储单元存储1位并且具有两个逻辑状态(“状态”)、逻辑{1和0}，即，状态ER和P1。在MLC模式中，存储单元存储2位且具有四个逻辑状态，逻辑{11、10、01和00}，即，状态ER、P1、P2和P3。在TLC模式中，存储单元存储3位并且具有八个逻辑状态，逻辑{111、110、101、100、011、010、001、000}，即，状态ER和状态P1-P7。在QLC模式中，存储单元存储4位并且具有16个逻辑状态。存储系统10的存储器控制器20(见图1)可以将从主计算机15接收的数据转换为存储器管芯100上的存储单元的对应逻辑状态，反之亦然。
图6示出了根据本公开的一些实施例的以三电平单元(TLC)模式编程的NAND闪存的阈值电压Vth分布。由于各种变化，存储单元的每个状态包括一定范围的阈值电压Vth，其中每个状态的阈值电压Vth分布可以由概率密度表示。在一些实施例中，可以通过使用递增阶跃脉冲编程(incremental step pulse programming，ISPP)方案来编程八个TLC状态，其中可以通过增加阶跃脉冲Vstep来递增地增加编程电压Vpgm。因此，可以从具有较低阈值电压的状态P1到具有最高阈值电压的状态P7来编程八个TLC状态。
在编程之后，在验证过程期间，可以通过使用一个或多个读取参考电压VR1-VR7来验证八个TLC状态ER和P1-P7。通过将读取参考电压VR1到VR7中的一个或多个施加到目标存储单元的控制栅极，可以确定存储单元的阈值电压Vth的范围。例如，为了验证存储单元是否处于状态ER，可以使用读取参考电压VR1。如果目标存储单元处于状态ER，则目标存储单元的阈值电压Vth低于读取参考电压VR1。目标存储单元可被接通并在沟道中形成导电路径。如果目标存储单元处于状态P1-P7中的任何一个，则目标存储单元的阈值电压Vth高于读取参考电压VR1。目标存储单元由此被关断。通过经由页缓冲器/感测放大器50测量或感测在相应位线处的、通过目标存储单元的电流，可以验证目标存储单元的阈值电压Vth或状态。
如上所述，为了确定在SLC模式中存储的两个状态ER和P1，仅需要读取参考电压VR1。为了确定MLC模式中的四个状态ER和P1-P3，可以使用读取参考电压VR1、VR2和VR3。为了确定TLC模式的八个状态ER和P1-P7，可以使用读取参考电压VR1-VR7。例如，在TLC模式中，状态ER的阈值电压低于VR1，并且状态P7的阈值电压高于VR7，其中状态P1的阈值电压在VR1和VR2之间。可类似地确定状态P2-P6。
图7示出了根据本公开的一些实施例的用于将存储单元编程到目标逻辑状态(例如，状态P1)的过程流程700。应当理解，过程流程700不是详尽无遗的，并且也可以在所示操作步骤中的任何操作步骤之前、之后或之间执行其他操作步骤。在一些实施例中，可以省略过程流程700的一些操作步骤，或者可以包括其他操作步骤，为了简单起见，此处不对其进行描述。在一些实施例中，过程流程700的操作步骤可以以不同次序和/或变化来执行。
在操作步骤S705，可以复位编程循环计数(PLC)，例如PLC＝0。当存储器控制器20(图1中)向存储器管芯100发送用于对存储器管芯100上的存储单元进行编程的命令时，可以开始操作步骤S705。
在操作步骤S710，通过将编程电压Vpgm施加到存储单元的字线来对存储单元进行编程。并且在操作步骤S715，PLC可以加1，即PLC＝PLC+1。可以根据存储单元的目标逻辑状态来选择编程电压Vpgm，其中目标逻辑状态取决于由存储器控制器20发送的编程数据。
在操作步骤S720，通过在存储单元的字线上施加第一读取参考电压并在相应位线处测量流过存储单元的电流，可以将存储单元的阈值电压Vth与第一读取参考电压进行比较。例如，如果要将存储单元编程到目标逻辑状态P1，则可以使用第一读取参考电压VR1(见图6)，因为对于状态P1，存储单元的阈值电压需要在读取参考电压VR1和VR2之间。
在操作步骤S725，确定存储单元的阈值电压Vth是高于还是低于第一读取参考电压VR1。如先前所论述的，如果存储单元的阈值电压Vth低于第一读取参考电压VR1，那么可以接通存储单元，从而在沟道中形成导电路径。由页缓冲器/感测放大器50(图4中)在相应位线处测量的电流相对较高。如果存储单元的阈值电压Vth高于第一读取参考电压VR1，则关断存储单元，并且由页缓冲器/感测放大器50在相应位线处测量的电流相对较低。
如果确定存储单元的阈值电压Vth低于第一读取参考电压VR1，则过程流程700进行到操作步骤S730，其中检查PLC是否小于最大值PLCmax。
在一些实施例中，最大值PLCmax可以是预定值，例如PLCmax＝25。在一些实施例中，最大值PLCmax可以通过在预先筛选编程测试期间在从不同存储器管芯中选择的一组存储单元的PLC确定。
如果PLC小于PLCmax，则在操作步骤S735，可以使编程电压Vpgm增加数量ΔV，使得编程电压Vpgm＝Vpgm+ΔV。并且在操作步骤S710，可以用增加的编程电压Vpgm再次对存储单元进行重新编程。
可以重复操作步骤S710至S735，直到对于存储单元而言达到期望的目标阈值电压Vth为止。然而，如果在操作步骤S730，已经达到PLCmax但是存储单元仍然未被编程到目标逻辑状态，则可以在步骤S740识别存储单元编程失败。
如果在操作步骤S725，确定存储单元的阈值电压Vth高于第一读取参考电压VR1，则在操作步骤S745，将其与第二读取参考电压进行比较。如果要将存储单元编程到目标逻辑状态P1，则可以使用第二读取参考电压VR2(见图6)。如果在操作步骤S750确定存储单元的阈值电压Vth低于第二读取参考电压VR2，则在操作步骤S755可以将存储单元识别为编程通过(即，编程到目标逻辑状态)。在仅具有状态ER和P1的SLC模式中，可以省略第二参考电压。
然而，如果在操作步骤S750确定存储单元的阈值电压Vth高于第二读取参考电压VR2，则可以在步骤S740识别存储单元编程失败，因为在编程期间，存储单元的阈值电压可以通过在其控制栅极(即，对应的字线)上施加编程电压Vpgm来增加，但是不能减小。在3D NAND存储器中，在存储单元被擦除并复位到状态ER之后，可以将存储单元重新编程到具有较低阈值电压的逻辑状态。擦除操作将存储块中的所有存储单元复位到状态ER，因为同一存储块中的存储单元共享同一阵列公共源极430。
返回参考图4，虽然存储块(例如，存储块103)是3D NAND存储器中的最小可擦除单元，但存储页(例如，存储页432)是用于读取和编程操作的最小可寻址单元。在读取和编程操作期间，可以根据包括在由控制电路70接收的地址ADDR中的页索引PD和块索引BD来读取或编程在所选存储块的存储页中的数据(即，逻辑状态)。可以通过在对应位线341上施加禁止电压Vinhibit来禁止已达到目标逻辑状态(即，目标阈值电压)的存储单元进一步编程。
图8示出了根据本公开的一些实施例的具有多个存储平面的存储器管芯的示意图。作为示例，存储器管芯可以是图3中所示的存储器管芯100，其例如具有四个存储平面101-1、101-2、101-3和101-4。在一些实施例中，不同存储平面(例如，存储平面101-1、101-2、101-3和101-4)可以并行执行读取操作或编程操作。因为相同存储器管芯中的存储平面共享单组数据和控制总线，所以可以在相同存储器管芯中的不同存储平面中依次执行读取或编程操作。例如，每个存储平面中的存储块可以用块索引BD来识别，所述块索引BD在存储平面内是唯一的，但是可以跨多个存储平面共享。如图8所示，在各自的存储平面101-1、101-2、101-3和101-4中的存储块103-1、103-2、103-3和103-4共享相同的块索引BD-1。在存储块内，每个存储页可以用在存储块内唯一的页索引PD来识别。在图8的示例中，可以利用页索引PD-1、PD-2、…、PD-n来识别存储块103-1中的存储页432。在一些实施例中，存储器控制器20中的固件21(见图1)可以跨多个存储平面(例如，101-1、101-2、101-3、101-4)将具有相同块索引(例如，BD-1)的存储块(例如，103-1、103-2、103-3和103-4)一起分组到超级块650中，在所述超级块中，可以将具有相同页索引(例如，PD-n)的存储页分组为超级页652。为了改进吞吐量和效率，可在3D NAND存储器中同时(即，并行)读取或编程整个超级页652的数据。
在密度急剧增加的3D NAND存储器中，可靠性可能受许多错误影响，例如，编程/擦除(P/E)循环错误、单元间编程干扰错误、编程错误、读取干扰错误、保持错误和过程变化错误。通常，存储器控制器20(见图1)可以实现ECC算法或独立磁盘冗余阵列(RAID)技术，以检测和纠正具有原始位错误的数据。
例如，在UFS系统中，由读取失败引起的错误可以通过以下方法来恢复：就绪重试、软解码、2WL-RAID、锁定缓冲器和SLC备份。在一个示例中，存储单元的阈值电压可能由于例如温度升高而漂移。如果漂移是可预测的，则可以生成读取-重试表，并将其存储在存储系统中。当温度传感器检测到上升的温度时，可以将修正的读取电压施加到存储单元的字线，其中修正的读取电压具有与标称读取电压的预定偏移。在另一示例中，软解码可以用于在某一范围(例如，±1V)内调整读取参考电压以便找到最小失效位计数(FBC)。在一些实施例中，2WL-RAID方法可以实现算法，以使用来自由两条字线寻址的存储单元的数据来纠正读取失败。当跨多个存储平面具有相同串索引(也被称为列地址Y-ADDR)的存储单元没有发生读取失败时，可以应用2WL-RAID方法。其他两种数据恢复技术(即，锁定缓冲器和SLC备份)消耗大量资源。在一些实施例中，在存储器控制器将编程数据发送到存储器管芯之后，可以针对特定的超级页或字线保留临时存储在存储器控制器中的存储器缓冲器中的编程数据，使得当发生读取错误或编程错误时，可以从存储器控制器中的存储器缓冲器恢复编程数据。类似地，也可针对特定的超级页或字线实施SLC备份，使得SLC模式中的冗余存储单元可以用于存储备份数据。
然而，错误也可能发生在在单个编程操作及其后续验证过程(例如，在方法700之后)期间未被识别为有缺陷的弱存储单元处。如先前关于图7所论述的，如果在验证过程(例如，操作步骤S715-S755)期间检测到目标逻辑状态，那么存储单元可以被认为成功编程。并且如果所有存储单元被验证为编程到目标逻辑状态，那么存储块或存储页可以被认为具有通过编程状态。然而，可能的是，在利用大于预期的PLC多次重新编程(即，尝试)之后，存储单元可以具有通过编程状态，但只要PLC小于PLCmax(见图7)即可。类似地，在利用小于PLCmax但远大于预期的PLC多次重新编程(即，尝试)一些存储单元之后，存储块或存储页可以具有通过编程状态。在此情形下，存储块、存储页或存储单元可能易受损坏，其中那些存储单元中的缺陷可能在多个编程和擦除循环之后恶化，并且可能在非预期时间导致3DNAND存储器损坏，即丢失数据。
尽管在系统级，可以实施各种技术(例如，纠错码(ECC))来纠正原始位错误，但是许多错误使用传统技术是不可纠正的。因此，需要一种方法和系统，以在出现不可纠正纠错码(UECC)之前提供数据保护，使得可以将数据丢失的机会减到最小。
图9示出了根据本公开的一些实施例的3D NAND存储器中的失效位计数(FBC)。在许多编程和擦除循环之后，即当编程/擦除(P/E)循环计数增加时，有缺陷的存储平面和相邻存储平面的FBC增加。当擦除操作不能将存储单元复位到ER状态；或者编程操作不能将存储单元设置到期望的目标状态时，增加的FBC可能由P/E循环错误产生。因为在来自重复的P/E循环的应力之后电子变为被俘获在存储膜中，所以出现P/E循环错误。由于这种电子俘获引起的错误在3D NAND存储器的寿命期间累积，直到3DNAND存储器报废为止。因此，当存储块被擦除和编程多个循环时，需要纠正数量增加的原始位错误。如先前所论述的，存储器控制器20可以通过实施ECC算法或RAID技术来纠正许多原始位错误。然而，一些原始位错误不能通过ECC或RAID恢复，并且存储器控制器20将指示用于此类失效的不可恢复ECC(UECC)。
另外，在许多编程和擦除循环之后，有缺陷的存储平面的PLC稳定地增加。在PLC达到PLCmax之前，有缺陷的存储平面的FBC保持为低，但是可能已经出现相邻平面干扰，使得即使当PLC远低于PLCmax时，相邻存储平面的FBC也上升。因此，当PLC开始上升时，应该在弱存储平面或弱存储单元中进行数据保护，以避免数据丢失。这样，在相邻存储平面的FBC随着P/E循环上升之前，存储系统可以根据相邻存储平面的FBC预先确定阈值PLCth。阈值PLCth可以远小于PLCmax。在一些实施例中，可以在制造工厂在产品筛选测试期间预先设置PLCth，例如，使用如图9中所示的根据P/E循环计数的相邻存储平面的FBC的函数。在一些实施例中，PLCth可以在第一编程操作之后设置到PLC。例如，在第一次成功编程存储单元之后，可以将存储单元使用的PLC选择为存储单元的PLCth，其中存储单元在许多编程和擦除循环之后可以被认为是有风险的或弱的，使得成功编程所需的PLC增加(即，大于PLCth)。在另一示例中，在第一次成功编程存储页中的所有存储单元之后，可以将用于编程存储页的最大PLC选择为存储页中的存储单元的PLCth。注意，PLCth可以通过其他方法和技术来确定，并且不限于图9中所示的示例。PLCth可以通过任何适当的方法来确定，其中可以在发生实际数据丢失之前识别弱存储单元。
图10示出了根据本公开的一些实施例的用于使用数据保护技术来编程存储单元的过程流程1000。应当理解，过程流程1000不是详尽无遗的，并且也可以在所示操作步骤中的任何操作步骤之前、之后或之间执行其他操作步骤。在一些实施例中，可以省略过程流程1000的一些操作步骤，或者可以包括其他操作步骤，为了简单起见，此处不对其进行描述。在一些实施例中，过程流程1000的操作步骤可以以不同次序和/或变化来执行。
在操作步骤S1005，存储器管芯100的控制电路70(图4中)从存储系统10的存储器控制器20(图1中)接收用于对存储器管芯100上的存储单元进行编程的命令。除了命令之外，存储器控制器20还将编程数据发送到存储器管芯100。在控制电路70处从存储器控制器20接收待编程的数据。如先前所论述的，可以同时编程存储页中的存储单元。要被编程的存储单元可以通过行地址X-ADDR(包括页索引PD、块索引BD和平面索引PL)和列Y-ADDR(见图4)来定位。可以根据编程数据将存储单元编程到目标逻辑状态(例如，图6中的状态P1)。
在执行编程操作之前，过程流程1000包括操作步骤S1010，其中检查存储单元(或存储页或存储块)是否被标记为“有风险”。存储单元可以预先从先前的编程操作被标记为有风险。
如果存储单元(或存储页或存储块)未被标记为有风险，则在操作步骤S1012，可以对存储单元进行编程。已经关于图7中的操作步骤S710讨论了编程细节。在一些实施例中，可以同时编程存储页中的所有存储单元。在该示例中，存储页可以是图8中超级页652的至少一部分，并且存储块可以是超级块650的至少一部分。在一些实施例中，可以将存储单元编程到3D NAND存储器(例如，图3-6中的存储器管芯100)的SLC模式、MLC模式、TLC模式或QLC模式的任何逻辑状态。在一些实施例中，在图7中所示的过程流程700之后，编程循环计数(PLC)可以用于跟踪尝试根据在控制电路70处接收的数据将存储单元编程到目标逻辑状态的次数。
在操作步骤S1015，检查存储单元是否通过编程，例如，完成过程流程700并且到达操作步骤S755。
如果未成功编程存储单元，则可以重复操作步骤S1015，类似于关于图7所描述的过程步骤S710-S755。换言之，在对存储单元编程之后，根据编程数据验证存储单元是否处于目标逻辑状态；并且当存储单元不处于目标逻辑状态时，将重复存储单元的编程。
在操作步骤S1020，根据过程流程700，收集用于通过编程的存储单元的PLC。如先前所论述的，PLC跟踪编程的重复次数。
在操作步骤S1025，将PLC与根据图9预定的阈值PLCth进行比较。如先前所论述的，可以选择先前的PLC作为阈值PLCth，其中由先前的编程操作使用先前的PLC，并且在将存储单元成功地编程到先前的目标逻辑状态之后收集先前的PLC。如果PLC不大于阈值PLCth，则过程流程1000移动到操作步骤S1040以继续下一操作。如果PLC大于阈值PLCth，则存储单元可以被认为是弱的或有风险的。因此，在操作步骤S1030，可以将弱存储单元和/或包含弱存储单元的存储页标记为弱的或有风险的。类似地，也可以将包含被标记为有风险的一个或多个存储页的存储块标记为有风险的。
因为在操作步骤S1015已经认为存储单元通过编程，即，已经根据由存储器管芯接收的命令和数据将存储单元编程到目标逻辑状态，所以在操作步骤S1035，可以在冗余存储单元中备份(即，复制)存储在存储单元中的数据(即，逻辑状态)。换言之，可以响应于大于阈值PLCth的编程循环计数(PLC)来备份编程数据的与存储单元相关联的部分。在一些实施例中，备份编程数据的与存储单元相关联的部分包括用编程数据的与存储单元相关联的部分对冗余存储单元进行编程。类似地，也可以在冗余存储页或冗余存储块中备份存储在包含存储单元的存储页或存储块中的数据。换言之，可以响应于大于阈值PLCth的存储单元的PLC来备份编程数据的与存储页相关联的部分。备份编程数据的与存储页相关联的部分包括用编程数据的与存储页相关联的部分对冗余存储页进行编程。因此，有风险的存储单元、有风险的存储页或有风险的存储块在它们实际损坏之前在存储系统中具有备份。
如果在操作步骤S1010，存储单元或包含存储单元的存储页/存储块在先前事件中已经被标记为有风险，则过程流程1000被引导到操作步骤S1035，其中在对存储单元进行编程之前，可以首先备份要在存储单元中编程的数据。换言之，在对存储单元进行编程之前，可以响应于来自先前的编程操作的对存储单元的先前的风险标记来备份编程数据的与存储单元相关联的部分。在一些实施例中，备份编程数据的与存储单元相关联的部分包括用编程数据的与存储单元相关联的部分对冗余存储单元进行编程。在一些实施例中，可以响应于对存储单元的先前的风险标记来备份编程数据的与存储页相关联的部分。
在复制了要在有风险的存储单元/页/块中编程或已经在有风险的存储单元/页/块中编程的数据之后，过程流程1000进行到操作步骤S1040，其中可以继续下一操作。
在一些实施例中，在确认存储单元通过编程(过程步骤S1015)之前，在过程步骤S1012对存储单元进行编程期间，可以执行检查是否PLC＞PLCth，在过程步骤S1030标记存储单元有风险，以及在过程步骤S1035备份存储单元中的已编程数据。
在操作步骤S1045和S1050中可以看到运行过程流程1000的优点。当在操作步骤S1045由存储系统检测到不可纠正ECC(UECC)时，例如，由于在许多P/E循环之后有风险的存储单元/页/块的损耗，可以在操作步骤S1050从在操作步骤S1035实现的冗余存储单元/页/块恢复数据。在一些实施例中，从冗余存储单元/页/块恢复数据包括从冗余存储单元/页/块执行读取操作。
由此，可以识别已经被成功编程的弱或有风险的存储单元、存储页或存储块，并且可以在UECC发生之前预先备份存储在有风险的存储单元、存储页和存储块中的数据。因此，可以大大减少3D NAND存储器中的数据丢失的机会。
图11A-11C示出了根据本公开的一些实施例的存储系统中的数据保护的配置1100。数据保护可以由存储系统(例如，图1中的存储系统10)中的存储器控制器(例如，图1中的存储器控制器20)和3D NAND存储器(例如，图3-6中的存储器管芯100)来执行。存储器控制器20中的以下模块可以以硬件或固件来实现：编程纠正(COP1)模块1160、坏块重新映射(BBRMP)模块1162、处理器(CPU)1164和服务质量(QoS)模块1166。类似地，3D NAND存储器100可以以硬件或固件来实现以下模块：风险块表(RBT)1168、风险至备份(R2B)模块1170、PLC筛选模块1172和备份模块1174。
在一些实施例中，CPU 1164和PLC筛选模块1172可以执行图10中的过程流程1000，其中可以将PLC与阈值PLCth进行比较。如果存储页或存储块中的存储单元的PLC大于阈值PLCth，则如先前所论述的，存储单元或包含存储单元的存储页/存储块可以被认为是有风险的。可以将有风险的存储单元或包含有风险的存储单元的存储页/存储块的地址(例如，页索引PD和块索引BD)发送到存储控制器20中的CPU 1164。
在步骤2，COP1模块1160和RBT模块1168可以创建风险块表(RBT)(图11B中所示)。RBT 1168包括第一地址集合，其中第一地址集合根据PLC筛选模块1172识别有风险的存储块和/或存储页(或由字线寻址的超级页)。
在步骤3，QoS模块1166将排队指令发送到备份模块1174以调度有风险的存储单元/页/块中的数据至3D NAND存储器100上的冗余存储单元/页/块的备份。存储系统的QoS是指在执行读取和编程操作时等待时间和IOPS(IO每秒)性能的一致性和可预测性。此处，QoS模块1166可以对读取/编程操作和备份活动进行优先级排序，以使得优化存储系统的整体性能。例如，在给定的时间段(例如，0.5ms)内，存储系统的等待时间保持在规定的范围(例如，99.9％)内，而没有导致应用性能突然下降的意外的异常值。
在步骤4，BBRMP模块1162和R2B模块1170可以创建风险至备份(R2B)表(图11C中所示)。R2B表包括两个地址集合，第一地址集合和第二地址集合。第一地址集合与RBT 1168中的第一地址集合相同，表示有风险的存储块或有风险的存储页的地址，其可以通过使用块索引BD和页索引PD来识别。第二地址集合表示冗余存储块或冗余存储页的地址，并且可以通过使用块索引BD-b和页索引PD-b来识别。作为图11C中的示例，可以使用页索引(或字线编号)9和块索引70来识别有风险的存储页。冗余存储页和冗余存储块中的对应备份数据可以位于具有块索引400的页索引0、1和2处。
因此，使用数据保护的配置1100，可以通过在正常编程和读取操作期间识别有风险的存储页和/或存储块来防止数据丢失。
图12示出了根据本公开的一些实施例的关于图10和11A-11C描述的数据保护方法的应用。在该示例中，每个框表示存储单元，其中与相同字线(例如，WLn)相关联的存储单元跨不同的存储平面(例如，平面0、平面1、平面2和平面3)形成超级页652。在该示例中，每个存储平面中的存储单元还可以用列地址来识别，例如Str0、Str1、Str2、Str3、…等。如先前所论述的，可以同时读取或编程同一存储页(例如，超级页652)的存储单元。在一些实施例中，读取失败可以通过2WL-RAID方法来恢复。例如，2WL-RAID方法可以修复RAID组1270的八个存储单元之一中的读取失败，其中RAID组1270的八个存储单元在平面0、平面1、平面2和平面3中具有相同的列地址(例如，Str0)并且与两条字线(例如，WLn或WLm)相关联。如果在RAID组1270中的一个以上的存储单元处发生读取失败，那么2WL-RAID方法无法恢复数据。
然而，在对超级页的编程期间，当存储单元经历编程状态失败(PSF)时可能发生相邻平面干扰，所述编程状态失败由于共享的电路和信号(例如，用于X路径控制)而导致跨越具有相同列地址的不同存储平面的存储单元中的读取失败。例如，当平面0中的WLn上的具有列地址Str3的存储单元具有PSF时，平面1中的WLn上的具有列地址Str3的存储单元可能具有读取失败，这不可由2WL-RAID方法恢复。将用UECC标记平面1中的WLn上的具有列地址Str3的存储单元。
通过使用图10和11A-C中所示的数据保护方法，当在编程期间存储单元的PLC大于阈值PLCth从而指示存储单元可能是有风险或弱的但尚未经历PSF时，可以在冗余超级页中备份(即，复制)超级页的数据。因此，当存储单元遭受PSF并且相邻存储平面中的存储单元遭受UECC时，先前备份的数据可以用于恢复这些失效的存储单元中的数据(例如，通过从冗余存储单元读取数据)。由此可以避免数据丢失。
总之，本公开提供一种用于三维NAND存储器的数据保护的方法。所述方法包括根据编程数据对3D NAND存储器的存储单元进行编程；以及响应于大于阈值的编程循环计数(PLC)而备份编程数据的与存储单元相关联的部分，其中PLC跟踪存储单元的编程的重复次数。可以将先前的PLC设置为阈值，其中由先前的编程操作使用先前的PLC，并且在将存储单元成功地编程到先前的目标逻辑状态之后收集先前的PLC。
本公开内容还提供了一种存储器存储系统。所述存储器存储系统包括三维(3D)NAND存储器和存储器控制器。3D NAND存储器包括多个存储串，其穿透设置在衬底上的交替的导电层和电介质层的膜堆叠体，其中每个存储串包括多个存储单元。存储器控制器被配置为将编程数据发送到3DNAND存储器以对存储单元进行编程；以及响应于大于阈值的编程循环计数(PLC)而备份编程数据的与存储单元相关联的部分。
本公开还提供了一种用于三维(3D)NAND存储器的存储器控制器。所述存储器控制器被配置为将编程数据发送到3D NAND存储器以对存储单元进行编程；以及响应于大于阈值的编程循环计数(PLC)而备份编程数据的与存储单元相关联的部分，其中3D NAND存储器包括多个存储串，其穿透设置在衬底上的交替的导电层和电介质层的膜堆叠体，其中每个存储串包括多个存储单元。
以上对具体实施例的描述将如此充分地揭示本公开的一般性质，以使得其他人能够通过应用本领域技术内的知识针对各种应用容易地修改和/或调整这些具体实施例，无需过度实验，并且不脱离本公开的一般概念。因此，基于本文呈现的公开和教导，这样的调整和修改旨在处于所公开的实施例的等同方案的含义和范围内。应该理解的是，本文中的措辞或术语是出于描述的目的而非限制的目的，使得本说明书的术语或措辞将由本领域技术人员根据公开和教导来解释。
上面已经借助于功能构件块描述了本公开的实施例，所述功能构件块示出了特定的功能及其关系的实施方式。为了描述的方便，在本文中已经任意定义了这些功能构件块的边界。只要适当地执行了特定的功能及其关系，就可以定义可替换的边界。
发明内容和摘要部分可以阐述如发明人设想的本公开的一个或多个但不是全部的示例性实施例，并且因此不旨在以任何方式限制本公开和所附权利要求。
本公开的广度和范围不应受任何上述示例性实施例的限制，而应仅根据所附权利要求及其等同方案来限定。

Claims (28)

1.一种用于三维(3D)NAND存储器的数据保护的方法，包括：
根据编程数据对所述3D NAND存储器的存储单元进行编程；以及
响应于大于阈值的编程循环计数(PLC)而备份所述编程数据的与所述存储单元相关联的部分。
2.根据权利要求1所述的方法，还包括：
在对所述存储单元进行编程之后，根据所述编程数据验证所述存储单元是否处于目标逻辑状态；以及
当所述存储单元不处于所述目标逻辑状态时，重复对所述存储单元的编程。
3.根据权利要求2所述的方法，还包括：
收集跟踪所述编程的重复次数的所述PLC。
4.根据权利要求1所述的方法，还包括：
响应于大于所述阈值的所述PLC将所述存储单元标记为是有风险的。
5.根据权利要求1所述的方法，还包括：
在对所述存储单元进行编程之前，响应于来自先前的编程操作的对所述存储单元的先前的风险标记而备份所述编程数据的与所述存储单元相关联的部分。
6.根据权利要求1所述的方法，其中，备份所述编程数据的与所述存储单元相关联的部分包括用所述编程数据的与所述存储单元相关联的部分来编程冗余存储单元。
7.根据权利要求6所述的方法，还包括：
响应于不可恢复的纠错码，从所述冗余存储单元恢复所述编程数据的与所述存储单元相关联的部分。
8.根据权利要求1所述的方法，还包括：
将先前的PLC设置为阈值，其中，由先前的编程操作使用所述先前的PLC，并且在将所述存储单元成功编程到先前的目标逻辑状态之后收集所述先前的PLC。
9.根据权利要求1所述的方法，其中，对所述存储单元进行编程包括：
与存储页中的其他存储单元同时对所述存储单元进行编程，其中，所述存储页中的所有存储单元共享字线。
10.根据权利要求9所述的方法，还包括：
响应于所述存储单元的PLC，备份所述编程数据的与所述存储页相关联的部分。
11.根据权利要求10所述的方法，其中，备份所述编程数据的与所述存储页相关联的部分包括用所述编程数据的与所述存储页相关联的部分来编程冗余存储页。
12.根据权利要求11所述的方法，还包括：
响应于不可恢复的纠错码，从所述冗余存储页恢复所述编程数据的与所述存储页相关联的部分。
13.一种存储器存储系统，包括：
三维(3D)NAND存储器，所述3D NAND存储器包括：
多个存储串，穿透设置在衬底上的交替的导电层和电介质层的膜堆叠体，其中，每个存储串包括多个存储单元；以及
存储器控制器，所述存储器控制器被配置为：
将编程数据发送到所述3D NAND存储器以对存储单元进行编程；以及
响应于大于阈值的编程循环计数(PLC)而备份所述编程数据的与所述存储单元相关联的部分。
14.根据权利要求13所述的存储器存储系统，其中，所述PLC跟踪根据所述编程数据对所述存储单元进行编程以达到目标逻辑状态的次数。
15.根据权利要求13所述的存储器存储系统，其中，所述存储器控制器还被配置为响应于大于所述阈值的所述PLC而将所述存储单元标记为是有风险的。
16.根据权利要求15所述的存储器存储系统，其中，所述存储器控制器还被配置为创建用于所述3D NAND存储器的风险块表，其中，所述风险块表包括识别被标记为有风险的所述存储单元的第一地址集合。
17.根据权利要求15所述的存储器存储系统，其中，所述存储器控制器还被配置为创建用于所述3D NAND存储器的风险至备份表，其中，所述风险至备份表包括：
识别被标记为有风险的所述存储单元的所述第一地址集合；以及
识别冗余存储单元的第二地址集合，其中，所述冗余存储单元是用所述编程数据的与被标记为有风险的所述存储单元相关联的部分来编程的。
18.根据权利要求17所述的存储器存储系统，其中，所述存储器控制器还被配置为当接收到不可恢复的纠错码时，从所述冗余存储单元恢复所述编程数据的与所述存储单元相关联的部分。
19.根据权利要求13所述的存储器存储系统，其中，所述阈值是由先前的编程操作使用的并且在将所述存储单元成功地编程到先前的目标逻辑状态之后收集的先前的PLC。
20.根据权利要求13所述的存储器存储系统，其中，所述存储器控制器还被配置为在对所述存储单元进行编程之前，响应于来自先前的编程操作的对所述存储单元的先前的风险标记而备份所述编程数据的与所述存储单元相关联的部分。
21.一种用于三维(3D)NAND存储器的存储器控制器，被配置为：
将编程数据发送到所述3D NAND存储器以对存储单元进行编程；以及
响应于大于阈值的编程循环计数(PLC)而备份所述编程数据的与所述存储单元相关联的部分，其中，所述3D NAND存储器包括多个存储串，所述多个存储串穿透设置在衬底上的交替的导电层和电介质层的膜堆叠体，其中，每个存储串包括多个存储单元。
22.根据权利要求21所述的存储器控制器，其中，所述PLC跟踪根据所述编程数据对所述存储单元编程以达到目标逻辑状态的次数。
23.根据权利要求21所述的存储器控制器，还被配置为：
响应于大于所述阈值的所述PLC而将所述存储单元标记为是有风险的。
24.根据权利要求23所述的存储器控制器，还被配置为：
创建用于所述3D NAND存储器的风险块表，其中，所述风险块表包括识别被标记为有风险的所述存储单元的第一地址集合。
25.根据权利要求23所述的存储器控制器，还被配置为：
创建用于所述3D NAND存储器的风险至备份表，其中，所述风险至备份表包括：
识别被标记为有风险的所述存储单元的所述第一地址集合；以及
识别冗余存储单元的第二地址集合，其中，所述冗余存储单元是用所述编程数据的与被标记为有风险的所述存储单元相关联的部分来编程的。
26.根据权利要求25所述的存储器控制器，还被配置为：
当接收到不可恢复的纠错码时，从所述冗余存储单元恢复所述编程数据的与所述存储单元相关联的部分。
27.根据权利要求21所述的存储器控制器，其中，所述阈值是由先前的编程操作使用的并且在将所述存储单元成功地编程到先前的目标逻辑状态之后收集的先前的PLC。
28.根据权利要求21所述的存储器控制器，还被配置为：
在对所述存储单元进行编程之前，响应于来自先前的编程操作的对所述存储单元的先前的风险标记而备份所述编程数据的与所述存储单元相关联的部分。
CN202180002723.3A 2021-06-30 2021-06-30 用于三维nand存储器的数据保护 Pending CN113692623A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/103395 WO2023272548A1 (en) 2021-06-30 2021-06-30 Data protection for three-dimensional nand memory

Publications (1)

Publication Number Publication Date
CN113692623A true CN113692623A (zh) 2021-11-23

Family

ID=78588362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180002723.3A Pending CN113692623A (zh) 2021-06-30 2021-06-30 用于三维nand存储器的数据保护

Country Status (4)

Country Link
US (1) US20230004297A1 (zh)
KR (1) KR20230098664A (zh)
CN (1) CN113692623A (zh)
WO (1) WO2023272548A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023137647A1 (en) * 2022-01-20 2023-07-27 Yangtze Memory Technologies Co., Ltd. Data protection in nand memory using internal firmware to perform self-verification
WO2023137576A1 (en) * 2022-01-18 2023-07-27 Yangtze Memory Technologies Co., Ltd. Double program debug method for nand memory using self-verification by internal firmware

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355199B2 (en) * 2020-07-23 2022-06-07 Intel Corporation Method and apparatus to mitigate hot electron read disturbs in 3D NAND devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008079438A (ja) * 2006-09-21 2008-04-03 Fuji Electric Fa Components & Systems Co Ltd プログラマブルコントローラおよびプログラマブルコントローラのデータバックアップ方法
CN101206923A (zh) * 2006-12-14 2008-06-25 三星电子株式会社 对多层单元编程的方法及包括该单元的非易失性存储器件
CN101246738A (zh) * 2007-01-03 2008-08-20 三星电子株式会社 具有备份电路的存储系统及编程方法
US20120063237A1 (en) * 2010-09-14 2012-03-15 Andrea Ghilardelli Nonvolatile memory device and method of operating the same
US20140310448A1 (en) * 2013-04-12 2014-10-16 Sang-Wan Nam Method of operating memory controller and data storage device including memory controller
US9460799B1 (en) * 2015-11-24 2016-10-04 Sandisk Technologies Llc Recovery of partially programmed block in non-volatile memory

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149119B2 (en) * 2004-09-30 2006-12-12 Matrix Semiconductor, Inc. System and method of controlling a three-dimensional memory
JP4786171B2 (ja) * 2004-12-10 2011-10-05 株式会社東芝 半導体記憶装置
US7239557B2 (en) * 2005-06-17 2007-07-03 Micron Technology, Inc. Program method with optimized voltage level for flash memory
US8539311B2 (en) * 2010-07-01 2013-09-17 Densbits Technologies Ltd. System and method for data recovery in multi-level cell memories
KR20120030281A (ko) * 2010-09-20 2012-03-28 삼성전자주식회사 플래시 메모리 장치, 및 그의 프로그램 검증 방법
KR20130060791A (ko) * 2011-11-30 2013-06-10 삼성전자주식회사 마모도 제어 로직을 포함하는 메모리 시스템, 데이터 저장 장치, 메모리 카드, 그리고 솔리드 스테이트 드라이브
WO2013100958A1 (en) * 2011-12-28 2013-07-04 Intel Corporation Cycling endurance extending for memory cells of a non-volatile memory array
US8793556B1 (en) * 2012-05-22 2014-07-29 Pmc-Sierra, Inc. Systems and methods for reclaiming flash blocks of a flash drive
US9183085B1 (en) * 2012-05-22 2015-11-10 Pmc-Sierra, Inc. Systems and methods for adaptively selecting from among a plurality of error correction coding schemes in a flash drive for robustness and low latency
US8929141B1 (en) * 2013-10-02 2015-01-06 Sandisk Technologies Inc. Three-dimensional NAND memory with adaptive erase
KR20150061098A (ko) * 2013-11-25 2015-06-04 삼성전자주식회사 메모리 시스템 및 상기 메모리 시스템의 프로그래밍 방법
US9230676B1 (en) * 2015-02-03 2016-01-05 Sandisk Technologies Inc. Weak erase of a dummy memory cell to counteract inadvertent programming
US10014063B2 (en) * 2015-10-30 2018-07-03 Sandisk Technologies Llc Smart skip verify mode for programming a memory device
US9767914B1 (en) * 2016-10-10 2017-09-19 Wingyu Leung Durable maintenance of memory cell electric current sense window following program-erase operations to a non-volatile memory
US10276252B2 (en) * 2017-12-11 2019-04-30 Intel Corporation Data storage device with operation based on temperature difference
US10714198B1 (en) * 2019-06-04 2020-07-14 Sandisk Technologies Llc Dynamic 1-tier scan for high performance 3D NAND

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008079438A (ja) * 2006-09-21 2008-04-03 Fuji Electric Fa Components & Systems Co Ltd プログラマブルコントローラおよびプログラマブルコントローラのデータバックアップ方法
CN101206923A (zh) * 2006-12-14 2008-06-25 三星电子株式会社 对多层单元编程的方法及包括该单元的非易失性存储器件
CN101246738A (zh) * 2007-01-03 2008-08-20 三星电子株式会社 具有备份电路的存储系统及编程方法
US20120063237A1 (en) * 2010-09-14 2012-03-15 Andrea Ghilardelli Nonvolatile memory device and method of operating the same
US20140310448A1 (en) * 2013-04-12 2014-10-16 Sang-Wan Nam Method of operating memory controller and data storage device including memory controller
US9460799B1 (en) * 2015-11-24 2016-10-04 Sandisk Technologies Llc Recovery of partially programmed block in non-volatile memory

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023137576A1 (en) * 2022-01-18 2023-07-27 Yangtze Memory Technologies Co., Ltd. Double program debug method for nand memory using self-verification by internal firmware
US11887678B2 (en) 2022-01-18 2024-01-30 Yangtze Memory Technologies Co., Ltd. Double program debug method for NAND memory using self-verification by internal firmware
WO2023137647A1 (en) * 2022-01-20 2023-07-27 Yangtze Memory Technologies Co., Ltd. Data protection in nand memory using internal firmware to perform self-verification
US11887679B2 (en) 2022-01-20 2024-01-30 Yangtze Memory Technologies Co., Ltd. Data protection in NAND memory using internal firmware to perform self-verification
TWI849649B (zh) * 2022-01-20 2024-07-21 大陸商長江存儲科技有限責任公司 使用內部韌體執行自驗證的nand記憶體中的資料保護

Also Published As

Publication number Publication date
KR20230098664A (ko) 2023-07-04
WO2023272548A1 (en) 2023-01-05
US20230004297A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
WO2023272548A1 (en) Data protection for three-dimensional nand memory
US12002519B2 (en) Operation method of controller configured to control nonvolatile memory device and operation method of storage device
WO2023272470A1 (en) Page buffer circuits in three-dimensional memory devices
TW202331728A (zh) 用於nand快閃記憶體設備的編程方法、nand快閃記憶體設備及記憶體系统
WO2023272471A1 (en) Page buffer circuits in three-dimensional memory devices
US20240185925A1 (en) Memory device, memory system, and program method thereof
US20240168640A1 (en) Method of improving programming operations in 3d nand systems
US12057176B2 (en) 3D NAND memory device and control method thereof
US12136453B2 (en) Systems, methods and media of optimization of temporary read errors in 3D NAND memory devices
US20240160356A1 (en) Method of reducing vpass disturb in 3d nand systems
US20240153547A1 (en) Control method and system in 3d nand systems
US20240046980A1 (en) Systems, methods and media of optimization of temporary read errors in 3d nand memory devices
US11887678B2 (en) Double program debug method for NAND memory using self-verification by internal firmware
TWI849649B (zh) 使用內部韌體執行自驗證的nand記憶體中的資料保護
US20240061606A1 (en) Read retry method for enhancing read performance and stability of 3d nand memory
WO2022256956A1 (en) Methods of reducing program disturb by array source coupling in 3d nand memory devices
JP2023531028A (ja) ３次元メモリーデバイスにおける非同期のマルチプレーンの独立したスキームのダイナミックアナログリソースシェアリング
CN118280424A (zh) 存储器装置、存储器装置的编程方法和存储器系统
CN118280425A (zh) 存储系统、存储器以及存储器控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination