CN113681102A - 一种耐电子迁移焊料、焊点、封装结构及制备方法、应用 - Google Patents

一种耐电子迁移焊料、焊点、封装结构及制备方法、应用 Download PDF

Info

Publication number
CN113681102A
CN113681102A CN202111111054.1A CN202111111054A CN113681102A CN 113681102 A CN113681102 A CN 113681102A CN 202111111054 A CN202111111054 A CN 202111111054A CN 113681102 A CN113681102 A CN 113681102A
Authority
CN
China
Prior art keywords
solder
electromigration
solder joint
resistant
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202111111054.1A
Other languages
English (en)
Inventor
华菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Shijie Electronic Co ltd
Original Assignee
Ningbo Shijie Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Shijie Electronic Co ltd filed Critical Ningbo Shijie Electronic Co ltd
Priority to CN202111111054.1A priority Critical patent/CN113681102A/zh
Publication of CN113681102A publication Critical patent/CN113681102A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/0008Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请实施例提供一种耐电子迁移焊料、焊点、封装结构及制备方法、应用,涉及无铅焊料领域。耐电子迁移焊料包括锡基无铅焊料和掺杂物,掺杂物包含至少选自掺杂元素Al、Cr、Ge、Si和它们的氧化物、它们的氮化物组成的组中的至少一种,掺杂物的掺杂量至少为0.02wt%,且小于2wt%。耐电子迁移焊点采用上述的耐电子迁移焊料制成,其至少有10%的低角度晶界。本申请实施例在锡基无铅焊料里掺杂一些特定的合金元素以增强其抗电子迁移能力,并通过改进焊点微观结构实现理想的晶界配置,适用于各种焊料封装,包括倒装式粘结焊点互连。

Description

一种耐电子迁移焊料、焊点、封装结构及制备方法、应用
技术领域
本申请涉及无铅焊料领域,具体而言,涉及一种耐电子迁移焊料、焊点、封装结构及制备方法、应用。
背景技术
现代电子设备需要为包括计算机中央处理器(CPU)在内的器件进行封装和组装,目前封装的趋势是不断小型化,而缩小尺寸使得电子芯片和器件的电流密度增加到更高水平,从105A/cm2到106A/cm2。当器件电流密度增加时,通过电流产生的电阻性发热也会增加,从而影响器件和互连/封装结构,焊点发生电子迁移现象更加明显,最终由电子迁移和热迁移引起焊点失效。
焊点的电子迁移现象表示电流流经导体(如焊点的互连线)时原子的运动,当电流引起原子向焊点阳极一侧迁移时,焊点阴极一侧会出现晶格空隙,晶格空隙不断累积形成空洞,这种空洞缺陷不断增长最终会导致焊点失效。尤其是无铅焊料更容易发生电子迁移,因为它们通常比传统的共晶Pb-Sn焊料具有更高的熔点。
为了增强焊点的抗电子迁移能力,人们对包括无铅焊料在内的焊料进行了各种各样的改进探索,但是仍旧没有发现能够非常有效减轻电子迁移问题的方法。
发明内容
本申请实施例的目的在于提供一种耐电子迁移焊料、焊点、封装结构及制备方法、应用,在锡基无铅焊料里掺杂一些特定的合金元素以增强其抗电子迁移能力,并通过改进焊点微观结构实现理想的晶界配置,适用于各种焊料封装,包括倒装式粘结焊点互连。
第一方面,本申请实施例提供了一种耐电子迁移焊料,包括锡基无铅焊料和掺杂物,掺杂物包含至少选自掺杂元素Al、Cr、Ge、Si和它们的氧化物、它们的氮化物组成的组中的至少一种,掺杂物的掺杂量至少为0.02wt%,且小于2wt%。
在上述技术方案中,在锡基无铅焊料里掺杂一种或多种掺杂元素组成的掺杂物,掺杂物具体为Al、Cr、Ge、Si这些单纯的掺杂元素或对应的氧化物、氮化物或它们的组合物,耐电子迁移焊料熔化后,其中的掺杂物被优先分离到表面或晶界面,以减缓原子界面扩散的动力,从而减慢电子迁移的动力,增强抗电子迁移能力。本申请中掺杂物的掺杂量至少为0.02wt%,且小于2wt%,显著增强抗电子迁移能力。
在一种可能的实现方式中,锡基无铅焊料的合金选自Sn-Ag、Sn-Cu、Sn-Sb、Sn-In、Bi-Sn、Sn-Ag-Cu和Sn-Ag-In中的一种;
和/或,锡基无铅焊料的合金包括0.5-5wt%Ag,和/或0.2-2wt%Cu,和/或0.5-5wt%Sb,和/或0.5-5wt%In,和至少30%wt%Sn;
可选地,锡基无铅焊料的合金包括至少30%wt%Sn的Bi-Sn或Sn-In。
在上述技术方案中,上述锡基无铅焊料的合金组成覆盖几乎所有常规焊料,该锡基无铅焊料与掺杂物形成的焊料熔点适当,还能够增强抗电子迁移能力。
第二方面,本申请实施例提供了一种耐电子迁移焊点,其采用第一方面提供的耐电子迁移焊料制成,其至少有10%的低角度晶界。
在上述技术方案中,发明人在研究过程中发现,除了掺杂物的加入,晶界构型在电子迁移动力中也起着重要的作用,由于晶界扩散速度较快,沿晶向错配率较高,反之亦然。由于晶界构型在电子迁移动力中起着重要的作用,高角度晶界(相邻晶粒间晶格不匹配程度越高)使得晶界扩散越快,所以需要尽可能多地设置低角度晶界。因此创建低角度晶界能减少焊料合金的晶界扩散,并减缓电子迁移引起的失效。本申请的耐电子迁移焊点至少有10%的低角度晶界,这个晶界的晶格失配小于30度,与同类没有如此多低角度晶界的焊点相比,电子迁移率至少降低了50%,但没有形成低角度晶界的原子重排。
在一种可能的实现方式中,耐电子迁移焊点的整体晶界区域的至少20%装饰有掺杂元素和/或其氧化物和/或其氮化物。
在上述技术方案中,发明人在研究中发现:在许多焊料合金的互连与封装中,当由于原子沿材料表面或通过晶界面扩散速度快了几个数量级而晶粒尺寸变小时,室温或高温下的电子迁移往往会加速,这使得电子迁移诱导的原子运输在早期设备故障时更快,因此减缓原子运动扩散动力是很有必要的。实现这种表面/界面扩散动力变化的一个举措是在焊点表面或焊点内的界面(例如晶界)涂上或装饰上原子种类,以阻止原子沿着晶界移动。原子完全覆盖晶界对于最大限度地提高抗电子迁移是有益的,然而从力学性能的角度来看,这种全晶界掺杂可能会使焊点的机械柔软性和超塑性变差,而超塑性是为了缓和焊点中不需要的应力。综合考虑,掺杂元素和/或其氧化物和/或其氮化物的晶界掺杂应至少覆盖整个晶界区域的20%。
在一种可能的实现方式中,至少一种掺杂元素和/或其氧化物和/或其氮化物被隔离在晶界内;
可选地,掺杂元素转化为氧化物或氮化物,并被隔离在晶界内。
在上述技术方案中,由于掺杂物在锡基焊料中的溶解度极低,掺杂物溶解在熔化的锡基焊料中,当焊料冷却固化时,这些元素会分离到界面(如焊料中的晶界或其他缺陷边界)或表面(如固化焊点的外表面)。当Al、Cr、Ge、Si或其组合物等掺杂物分离到晶界时,界面扩散动力减慢,从而提高了电子迁移阻力。而掺杂元素暴露于外部大气中,更容易被氧化(或硝化,如果焊点熔化和凝固过程是在受控含氮或氨型大气中进行的),这种氧化或氮化层的熔化温度高得多,因此原子的扩散速度慢得多,这种界面/表面扩散速度的减慢,在很大程度上延缓了电子迁移动力。正是因为被选择的掺杂元素具有高氧化(或氮化)的倾向,所以小部分掺杂物合金可能发生内部氧化(或氮化),从而在晶界处产生氧化物或氮化物,这也会提高抗电子迁移能力。
在一种可能的实现方式中,低角度晶界沿水平方向存在,由进入焊点区域的液体或气体冷却剂定向凝固而成。
在上述技术方案中,焊料熔融通过流体通道进行横向冷却,以诱导从外缘开始的定向凝固,创建低角度晶界,能够减少焊料合金成分(如Sn、Sb、Cu、Ag、In、Bi)的晶界扩散,减缓电子迁移引起的失效。
在一种可能的实现方式中,低角度晶界沿垂直方向存在,并由垂直方向温度梯度和垂直凝固形成;
或,低角度晶界沿垂直方向存在,并由焊点的垂直应变和在暖温下原子的垂直重排形成。
在上述技术方案中,熔融焊点冷却凝固过程中垂直方向的温度梯度引起定向凝固,它会产生低角度的晶界,降低焊料合金成分(如Sn、Sb、Cu、Ag、In、Bi)的晶界扩散,减缓电子迁移引起的失效。或者通过强制再结晶和纹理结构的形成来形成低角度的晶界,并通过在适宜的温度下引入垂直方向的机械应变,减少焊点的电子迁移。
在一种可能的实现方式中,耐电子迁移焊点的晶格尺寸小于500纳米。
在上述技术方案中,发明人在研究过程中发现,扩散率的各向异性,以及有纹理的焊点中沿一定结晶方向加速的电子迁移会导致更快的电子迁移失效,如果焊点为超细或纳米晶格结构,可以减轻这种失效。晶界扩散有助于电子迁移,因此较小的晶粒不总是可取的,然而当局部的电磁故障(如空洞的多样性)发生时,纳米晶粒提供了更多可选的电流路径,因此一些具有较小晶粒或纳米晶粒的焊点也可以提高抗电子迁移性能。当焊点中的材料具有首选的晶粒方向时,某些晶体取向(例如锡沿c轴可以使铜和镍在间隙扩散的速度比沿a或b轴快约2个数量级)表现出比其他晶粒取向更快的原子扩散(更快的电子迁移失效),当首选结构存在潜在危险和沿着某些晶体学方向加速的原子扩散可能导致早期电迁移失效时,小于500nm的晶格尺寸可以减轻这种风险。
在一种可能的实现方式中,耐电子迁移焊点的晶格尺寸通过以下方法之一获得的:
通过引入塑性变形和再结晶,
通过热循环相变,
通过纳米粒子掺入,
通过引入人工缺陷或分散体颗粒。
在上述技术方案中,为了使耐电子迁移焊点具有纳米晶粒的微观结构,可以采用独特的加工方法,例如通过引入塑性变形和再结晶,通过热循环相变、通过纳米粒子掺入,或通过引入人工缺陷或分散粒子实现。
第三方面,本申请实施例提供了一种第二方面提供的耐电子迁移焊点的制备方法,将耐电子迁移焊料定位在接触垫上,使其与另一配合装置电连接,先提高温度使耐电子迁移焊料熔化,再冷却凝固,并控制其至少有10%的低角度晶界。
在上述技术方案中,按照上述制备方法能够制成耐电子迁移焊点,实现封装。
第四方面,本申请实施例提供了一种第一方面提供的耐电子迁移焊料的应用,用于倒装芯片封装及3D、2.5D的先进封装中。
在上述技术方案中,耐电子迁移焊料用于倒装芯片或其他相关设备的各种互连和封装。
第五方面,本申请实施例提供了一种封装结构,其包括第二方面提供的耐电子迁移焊点。
在上述技术方案中,耐电子迁移焊点不仅实现封装,而且构成封装结构的重要部分。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为焊料(掺杂物为Al、Cr、Ge或Si)在熔化状态与凝固状态下的对比示意图;
图2为焊点(掺杂物为Al、Cr、Ge或Si)晶界的不同偏析构型示意图;
图3为焊点(掺杂物为氧化物或氮化物)晶界的不同偏析构型示意图;
图4为创建低角度晶界方式一的示意图;
图5为创建低角度晶界方式二的示意图;
图6为创建低角度晶界方式三的示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将对本申请实施例中的技术方案进行清楚、完整地描述。实施例中未注明具体条件者,按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者,均为可以通过市售购买获得的常规产品。
下面对本申请实施例的耐电子迁移焊料、焊点、封装结构及制备方法、应用进行具体说明。
本申请对常规的锡基无铅焊料的合金组分进行改进,得到一种耐电子迁移焊料,其包括锡基无铅焊料和掺杂物,掺杂物包含至少选自掺杂元素Al、Cr、Ge、Si和它们的氧化物Al2O3、Cr2O3、GeO2、SiO2,它们的氮化物AlN、CrN、Ge3N4、Si3N4组成的组中的至少一种,比如掺杂物为单纯掺杂元素Al、Cr、Ge、Si中的一种、两种或多种;或者掺杂物为掺杂元素的氧化物Al2O3、Cr2O3、GeO2、SiO2中的一种、两种或多种;或者掺杂物为掺杂元素的氮化物AlN、CrN、Ge3N4、Si3N4中的一种、两种或多种;或者掺杂物为掺杂元素中的一种、两种或三种和相同掺杂元素的氧化物或氮化物;或者掺杂物为掺杂元素中的一种或两种和不同掺杂元素的氧化物或氮化物;或者掺杂物为单纯掺杂元素和掺杂元素的氧化物和掺杂元素的氮化物(上述掺杂元素可以为同一种,也可以为不同种)。本申请中,掺杂物的掺杂量至少为0.02wt%,且小于2wt%,可选小于0.5wt%,进一步可选小于0.2wt%,甚至可选小于0.1wt%。需要说明的是,本申请中的掺杂量是指掺杂物相对锡基无铅焊料(基焊料)的量,即掺杂物的重量占锡基无铅焊料的重量百分比。
本申请中,锡基无铅焊料的合金可以为Sn和Sb、Cu、Ag、In、Bi组成的二元、三元组合物,比如合金的组合物具体选自Sn-Ag、Sn-Cu、Sn-Sb、Sn-In、Bi-Sn、Sn-Ag-Cu和Sn-Ag-In中的一种。和/或,锡基无铅焊料可以是0.5-5wt%Ag,和/或0.2-2wt%Cu,和/或0.5-5wt%Sb,和/或0.5-5wt%In,和至少30%wt%Sn组成的多组分锡基焊料合金;锡基无铅焊料中的至少30%wt%Sn也可以是Bi-Sn或Sn-In提供的。除了上述元素外,锡基无铅焊料的合金还可以是含有一种或多种其他元素的二元、三元、四元或多元组合物。需要说明的是,本申请中的“和/或”,如“方案A和/或方案B”,均是指可以单独地为方案A、单独地为方案B、方案A加方案B,该三种方式。
另外,本申请还对常规的锡基无铅焊点的微观结构进行改进,得到一种耐电子迁移焊点,其采用上述的耐电子迁移焊料制成,其至少有10%的低角度晶界。本申请对焊点的形状不做特别限定,一般可以为丝状、条状、片状、球状或柱状。制备过程可以采用如下方式,当耐电子迁移焊料准备(如在焊料粉中加助焊剂或沉积焊料层的图案岛)完毕后,将耐电子迁移焊料定位在接触垫(焊接位置)上,使其与另一配合装置电连接,例如倒装芯片装置与基电路基板电连接后,先提高温度使耐电子迁移焊料熔化,再冷却凝固,并控制其至少有10%,可选至少有30%的低角度晶界。低角度晶界是一种特殊晶界,它在两晶体之间出现轻微错取向时产生。本申请中10%的低角度晶界是指产生低角度晶界的区域占整个晶界区域的10%。
耐电子迁移焊点的晶格尺寸为纳米级尺寸,晶格尺寸一般小于500纳米,可选小于100纳米,进一步可选小于50纳米,甚至可选小于20纳米。该焊点相较于大晶格尺寸的焊点的抗疲劳寿命提高至少2倍,抗电子迁移能力提高至少2倍。耐电子迁移焊点的晶格尺寸通过以下方法之一获得的:a、通过引入塑性变形和再结晶,b、通过热循环相变,c通过纳米粒子掺入,d、通过引入人工缺陷或分散体颗粒。
作为一种具体的实施方式,将本申请不同掺杂物的焊料准备完毕后,将焊料定位在基底(例如电路基板)上,使其与待封装设备(例如倒装芯片)电连接,提高温度使耐电子迁移焊料熔化,再冷却凝固形成球状的焊点。需要说明的是,本申请所有示意图中的上板表示待封装设备,下板表示基底,中间的圆圈表示焊点。
图1为焊料(掺杂物为Al、Cr、Ge或Si)在熔化状态与凝固状态下的对比示意图,图1中,上图为熔化状态时的示意图,下图为凝固状态下的示意图。由图1可以看出,焊点由熔融状态冷却后,随着掺杂物的掺杂元素原子分离到焊点表面和晶界表面(界面)而凝固,并具有不同的可能偏析构型。
图2为焊点(掺杂物为Al、Cr、Ge或Si)晶界的不同偏析构型,图2中,(a)表示连续排列,(b)表示半连续形状,(c)表示离散岛状。(a)所示的晶界的完全覆盖对于最大限度地提高抗电子迁移是有益的。然而,从力学性能的角度来看,这种全晶界掺杂可能会使焊点的机械柔软性和超塑性变差,而超塑性有时是为了缓和焊点中不需要的应力。(b)所示的半连续晶界偏析掺杂仍然对抗电子迁移的晶界扩散动力有减缓作用。掺杂物偏析也可以具有如(c)所示的点状结构。
图3为焊点(掺杂物为氧化物Al2O3,Cr2O3,GeO2或SiO2,或氮化物AlN,CrN,Ge3N4或Si3N4)非常薄的氧化或氮化层(Al、Cr、Ge或Si)在晶界处隔离的偏析构型,图3中,以(a)表示连续排列,(b)表示半连续形状,(c)表示离散岛状。
本申请选择Al,Cr,Ge,Si或其混合物作为掺杂元素,因为根据这些元素与锡基焊料的二元相图(Sn-Al二元相图、Sn-Cr二元相图、Sn-Ge二元相图、Sn-Si二元相图),这些元素在锡基体中的溶解度也不高,也不与锡相互作用形成金属互化物。因此这些掺杂元素溶解在熔化的锡基焊料中,但当焊点冷却固化时,这些元素会分离到界面(如焊料中的晶界或其他缺陷边界)或表面(如固化焊点的外表面),这种行为如图1和图2所示。
另外,根据图2和图3选择掺杂元素或氧化物、氮化物的晶界偏析构型,本申请的耐电子迁移焊点的整体晶界区域的至少20%,可选至少40%,进一步可选至少70%装饰有掺杂元素和/或其氧化物和/或其氮化物,达到理想的晶界配置。
当掺杂元素Al、Cr、Ge、Si或其组合物分离到晶界时,界面扩散动力减慢,从而提高了电子迁移阻力,这些被选择的掺杂元素也具有高氧化(或氮化)的倾向,所以小部分掺杂物可能发生内部氧化(或氮化),从而在晶界处产生氧化物或氮化物,这也会提高抗电子迁移能力,如图3所示,至少一种掺杂元素和/或其氧化物和/或其氮化物被隔离在晶界内。如图1至图3所示,掺杂元素转化为细氧化物或细氮化物,并被隔离在晶界内,这种氧化或氮化层或其混合物的熔化温度高得多,因此原子的扩散速度慢得多,在很大程度上延缓了电子迁移动力。
由于晶界构型在电子迁移动力中也起着重要的作用,可以利用凝固过程得到低角度晶界,具体方式如下:
图4为创建低角度晶界方式一的示意图,图4中,通过流体通道对熔融焊点进行横向冷却,从外缘开始诱导定向凝固,以减少焊料合金的晶界扩散,并减缓电子迁移引起的失效。因此在本申请的一些实施例中,低角度晶界大多沿水平方向存在,是通过进入焊点区域的液体或气体冷却剂定向凝固而成,具体是通过流体通道对熔融焊点进行横向冷却,从外缘开始诱导定向凝固。
图5为创建低角度晶界方式二的示意图,图5中,在熔融焊点冷却凝固时设置垂直方向温度梯度,产生低角度晶界,降低了焊料合金成分的晶界扩散,减缓电子迁移引起的失效。因此在本申请的一些其他实施例中,低角度晶界大多沿垂直方向存在,由垂直方向温度梯度和垂直凝固形成,熔融焊点冷却凝固时,垂直方向温度梯度导致低角晶界的产生。
图6为创建低角度晶界方式三的示意图,图6中,强制再结晶和形成纹理结构可以创造低角度的晶界,并通过在适宜的温度下引入垂直方向的机械应变,减少焊点的电子迁移。因此在本申请的一些其他实施例中,低角度晶界主要沿垂直方向存在,由焊点的垂直应变和在暖温下原子的垂直重排形成,具体是通过强制再结晶和形成纹理结构以创造低角度晶界,并通过在适宜的温度下引入垂直方向的机械应变,减少焊点的电子迁移。强制再结晶和形成纹理结构是通过施加一个或多个推拉变形周期的垂直应力(如通过在上设备阵列使用真空吸盘)迫使原子沿垂直应力方向重新排列,应变最好在大于0.7Tm的温度下进行(如在150℃下进行的熔点=~230℃的Sn-Ag或Sn-Cu焊料),这样焊点合金的力学性能更软,容易应变,在弹塑性变形过程中不会引起失效。
基于上述耐电子迁移焊料的优越性能,本申请实施例还提供一种上述的耐电子迁移焊料的应用,通常用于倒装芯片封装,但不排除其对其他元件的封装用途,比如3D、2.5D的先进封装。因此本申请的耐电子迁移焊料用于倒装芯片或其他相关设备的各种互连和封装,封装完成后,耐电子迁移焊料会成为耐电子迁移焊点,成为封装结构的一部分。
本申请实施例提供了一种封装结构,其包括上述耐电子迁移焊料形成的耐电子迁移焊点,封装结构具体可以包括倒装芯片和上述的耐电子迁移焊点,该封装结构适用于手机、电脑、个人可穿戴设备、娱乐视听设备/系统、信息存储和处理设备、航空电子、汽车电子、医疗卫生电子等产品。
以下结合实施例对本申请的特征和性能作进一步的详细描述。
实施例1
本实施例提供一种封装结构,其采用耐电子迁移焊料封装倒装芯片而成,耐电子迁移焊料为Sn-Ag型焊料合金和掺杂物Al、Cr的混合物,其中掺杂物占Sn-Ag型焊料合金的0.1wt%。封装方法为:
将耐电子迁移焊料定位在电路基板上,使其与倒装芯片电连接,提高温度使耐电子迁移焊料熔化,再冷却凝固,冷却方式为通过流体通道对熔融焊点进行横向冷却,从外缘开始诱导定向凝固,形成有20%的低角度晶界的球状焊点。
实施例2
本实施例提供一种封装结构,其采用耐电子迁移焊料封装倒装芯片而成,耐电子迁移焊料为Sn-Ag型焊料合金和掺杂物GeO2的混合物,其中掺杂物占Sn-Ag型焊料合金的0.1wt%。封装方法为:
将耐电子迁移焊料定位在电路基板上,使其与倒装芯片电连接,提高温度使耐电子迁移焊料熔化,再冷却凝固,在熔融焊点冷却凝固时设置垂直方向温度梯度,形成有20%的低角度晶界的球状焊点。
实施例3
本实施例提供一种封装结构,其采用耐电子迁移焊料封装倒装芯片而成,耐电子迁移焊料为Sn-Ag型焊料合金和掺杂物Si、Al2O3、Cr2O3的混合物,其中掺杂物占Sn-Ag型焊料合金的0.1wt%。封装方法为:
将耐电子迁移焊料定位在电路基板上,使其与倒装芯片电连接,提高温度使耐电子迁移焊料熔化,再冷却凝固,冷却过程中,强制再结晶和形成纹理结构,并通过在适宜的温度下引入垂直方向的机械应变,形成有20%的低角度晶界的球状焊点。
对比例1
本对比例提供一种封装结构,其与实施例1大致相同,不同之处在于:未添加掺杂物,最后得到封装结构。
对比例2
本对比例提供一种封装结构,其与实施例1大致相同,不同之处在于:采用常规冷却方式,形成有5%的低角度晶界的球状焊点,最后得到封装结构。
以下对实施例和对比例的封装结构中的焊点的耐电子迁移性能进行评估。
焊点的耐电子迁移性能是通过电子迁移测试进行评估的,评价方法如下:对封装结构施加一定电流持续一定时间,观察电阻变化,以及焊点切面孔洞形成情况和尺寸大小。
由于焊点的耐电子迁移性能越差,焊点处越容易出现孔洞,孔洞尺寸会随着时间越来越大,导致电阻会越来越大。因此在实验过程中会先观察电阻,若发现电阻明显变大,再对焊点进行切片,观察焊点切面孔洞形成情况和尺寸大小。
实施例1-3和对比例1-2的封装结构中的焊点的耐电子迁移性能的评价结果如下:实验过程中,实施例1-3的电阻未发生明显变化;对比例1-2的电阻发生了明显变大,而且焊点切面发现孔洞。
综上所述,本申请实施例的耐电子迁移焊料、焊点、封装结构及制备方法、应用,在锡基无铅焊料里掺杂一些特定的合金元素以增强其抗电子迁移能力,并通过改进焊点微观结构实现理想的晶界配置,适用于各种焊料封装,包括倒装式粘结焊点互连。
以上所述仅为本申请的实施例而已,并不用于限制本申请的保护范围,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (12)

1.一种耐电子迁移焊料,其特征在于,包括锡基无铅焊料和掺杂物,所述掺杂物包含至少选自掺杂元素Al、Cr、Ge、Si和它们的氧化物、它们的氮化物组成的组中的至少一种,所述掺杂物的掺杂量至少为0.02wt%,且小于2wt%。
2.根据权利要求1所述的耐电子迁移焊料,其特征在于,所述锡基无铅焊料的合金选自Sn-Ag、Sn-Cu、Sn-Sb、Sn-In、Bi-Sn、Sn-Ag-Cu和Sn-Ag-In中的一种;
和/或,所述锡基无铅焊料的合金包括0.5-5wt%Ag,和/或0.2-2wt%Cu,和/或0.5-5wt%Sb,和/或0.5-5wt%In,和至少30%wt%Sn;
可选地,所述锡基无铅焊料的合金包括至少30%wt%Sn的Bi-Sn或Sn-In。
3.一种耐电子迁移焊点,其特征在于,其采用如权利要求1至2中任一项所述的耐电子迁移焊料制成,其至少有10%的低角度晶界。
4.根据权利要求3所述的耐电子迁移焊点,其特征在于,所述耐电子迁移焊点的整体晶界区域的至少20%装饰有掺杂元素和/或其氧化物和/或其氮化物。
5.根据权利要求3所述的耐电子迁移焊点,其特征在于,至少一种掺杂元素和/或其氧化物和/或其氮化物被隔离在晶界内;
可选地,所述掺杂元素转化为氧化物或氮化物,并被隔离在晶界内。
6.根据权利要求3所述的耐电子迁移焊点,其特征在于,所述低角度晶界沿水平方向存在,由进入焊点区域的液体或气体冷却剂定向凝固而成。
7.根据权利要求3所述的耐电子迁移焊点,其特征在于,所述低角度晶界沿垂直方向存在,并由垂直方向温度梯度和垂直凝固形成;
或,所述低角度晶界沿垂直方向存在,并由焊点的垂直应变和在暖温下原子的垂直重排形成。
8.根据权利要求3所述的耐电子迁移焊点,其特征在于,所述耐电子迁移焊点的晶格尺寸小于500纳米。
9.根据权利要求8所述的耐电子迁移焊点,其特征在于,所述耐电子迁移焊点的晶格尺寸通过以下方法之一获得的:
通过引入塑性变形和再结晶,
通过热循环相变,
通过纳米粒子掺入,
通过引入人工缺陷或分散体颗粒。
10.一种如权利要求3所述的耐电子迁移焊点的制备方法,其特征在于,将所述耐电子迁移焊料定位在接触垫上,使其与另一配合装置电连接,先提高温度使所述耐电子迁移焊料熔化,再冷却凝固,并控制其至少产生10%的低角度晶界。
11.一种如权利要求1至2中任一项所述的耐电子迁移焊料的应用,其特征在于,用于倒装芯片封装及3D、2.5D的先进封装中。
12.一种封装结构,其特征在于,其包括如权利要求3所述的耐电子迁移焊点。
CN202111111054.1A 2021-09-23 2021-09-23 一种耐电子迁移焊料、焊点、封装结构及制备方法、应用 Withdrawn CN113681102A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111111054.1A CN113681102A (zh) 2021-09-23 2021-09-23 一种耐电子迁移焊料、焊点、封装结构及制备方法、应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111111054.1A CN113681102A (zh) 2021-09-23 2021-09-23 一种耐电子迁移焊料、焊点、封装结构及制备方法、应用

Publications (1)

Publication Number Publication Date
CN113681102A true CN113681102A (zh) 2021-11-23

Family

ID=78586897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111111054.1A Withdrawn CN113681102A (zh) 2021-09-23 2021-09-23 一种耐电子迁移焊料、焊点、封装结构及制备方法、应用

Country Status (1)

Country Link
CN (1) CN113681102A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103624415A (zh) * 2012-08-22 2014-03-12 北京有色金属研究总院 一种含硼锡基无铅焊料及其制备方法
CN104416296A (zh) * 2013-09-03 2015-03-18 天津大学 一种增强焊料互联焊点抗电迁移性能的方法和应用
CN109434317A (zh) * 2018-11-16 2019-03-08 北京康普锡威科技有限公司 一种无铅环保焊料及其制备方法和用途
CN113070605A (zh) * 2021-04-09 2021-07-06 宁波施捷电子有限公司 一种焊接材料及其制备方法和用途

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103624415A (zh) * 2012-08-22 2014-03-12 北京有色金属研究总院 一种含硼锡基无铅焊料及其制备方法
CN104416296A (zh) * 2013-09-03 2015-03-18 天津大学 一种增强焊料互联焊点抗电迁移性能的方法和应用
CN109434317A (zh) * 2018-11-16 2019-03-08 北京康普锡威科技有限公司 一种无铅环保焊料及其制备方法和用途
CN113070605A (zh) * 2021-04-09 2021-07-06 宁波施捷电子有限公司 一种焊接材料及其制备方法和用途

Similar Documents

Publication Publication Date Title
TWI304006B (en) Tin/indium lead-free solders for low stress chip attachment
US7776651B2 (en) Method for compensating for CTE mismatch using phase change lead-free super plastic solders
Mokhtari A review: Formation of voids in solder joint during the transient liquid phase bonding process-Causes and solutions
Jang et al. Morphology of interfacial reaction between lead-free solders and electroless Ni–P under bump metallization
JP6767506B2 (ja) 高信頼性鉛フリーはんだ合金
US5366692A (en) Alloy connecting materials for semiconductors
KR102217782B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
EP2679334B1 (en) Use of a solder alloy and soldered joint of high current density
JP2019520985A6 (ja) 高信頼性鉛フリーはんだ合金
CN112338306B (zh) 一种多次回流过程中调控微焊点Sn晶粒取向的方法
CN114245765B (zh) 无铅且无锑的软钎料合金、焊料球、球栅阵列和钎焊接头
JP2004533327A (ja) 高温鉛フリーハンダ用組成物、方法およびデバイス
CN106660178A (zh) 无铅焊料合金组合物和用于制备无铅焊料合金的方法
US20020092895A1 (en) Formation of a solder joint having a transient liquid phase by annealing and quenching
JP2005503926A (ja) 高温無鉛はんだに適した改良された組成物、方法およびデバイス
CN113681102A (zh) 一种耐电子迁移焊料、焊点、封装结构及制备方法、应用
JPH07110430B2 (ja) 保存寿命を改良したはんだ付け用合金及びその製造方法及びはんだ付け法
Zribi et al. The kinetics of formation of ternary intermetallic alloys in Pb-Sn and Cu-Ag-Sn Pb-free electronic joints
US20070096339A1 (en) Junction structure of terminal pad and solder, semiconductor device having the junction structure, and method of manufacturing the semiconductor device
JP7481285B2 (ja) 半導体装置およびその製造方法
JP7100283B1 (ja) はんだ合金、はんだボール、及びはんだ継手
JPH081372A (ja) 複合半田材料及びその製造方法
Sabri et al. High-Temperature Lead-free Solder Materials and Applications
JPH08215881A (ja) 複合半田材料及びその製造方法
JPS61206235A (ja) パツケ−ジ構造体及びその製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20211123