CN113676137A - 一种压控振荡器 - Google Patents

Abstract

本发明提供的技术方案中，当所述开关S1和所述开关S2均闭合时，所述压控振荡器处于高性能状态，此时所述第一电流源及所述第二电流源的电流相等，压控振荡器的整体电流是二倍的所述第一电流源或所述第二电流源；当所述开关S1或所述开关S2只有一个闭合时，所述压控振荡器处于低功耗状态，所述第一电流源或所述第二电流源只有一个处于正常工作状态，所述压控振荡器的整体电流等于所述第一电流源或所述第二电流源的电流。因此，所述压控振荡器能够灵活配置成高性能和低功耗两种工作模式，适用于多标准和多模式芯片。

Description

一种压控振荡器

技术领域

本发明涉及集成电路设计领域，尤其涉及一种压控振荡器。

背景技术

压控振荡器(VCO，voltage-controlled oscillator)是指输出频率与输入控制电压有对应关系的振荡电路。

压控振荡器是集成电路中非常重要的基本电路之一，其电路的实现方式主要有两种，分别是环形压控振荡器(Ring VCO)和电感电容压控振荡器(LC VCO)压控振荡器被广泛的应用于微处理器中的时钟同步电路；无线通信收发器中的频率综合器；光前通信中的时钟恢复电路以及多相位采样电路中。

目前，对噪声要求很高的设计中，电感电容压控振荡器成为首要选择；电感电容振荡器由于其良好的相位噪声性能而广泛用来为射频通信系统提供本振信号。近年来，随着CMOS技术的发展，片上电感的实现成为了可能，这就使得全集成的片上电感电容振荡器的实现变得更加容易。

相位噪声是衡量压控振荡器性能的主要参数之一。随着CMOS工艺技术的发展，对于小型化且操作于低电压下的VCO的需求逐渐增加，然而，较低的供电电压严重限制了VCO的输出电压摆幅，进而恶化了相位噪声。

图1示出了一个典型的传统压控振荡器的原理图，M1，M2为NMOS互耦对，形成负阻，抵消谐振中的电阻损耗，维持电路稳定振荡；M3为电流源，用于产生压控振荡器工作的电流；电感L和可变电容C形成谐振腔。通过改变可变电容C的有效值，从而使得振荡频率发生改变。电容的两端形成振荡器的差分输出端。传统结构无法同时实现高性能和低功耗模式之间的灵活转换，在追求高性能的过程中，往往使得相位噪声也随之恶化。

发明内容

本发明提供了一种压控振荡器，能够灵活实现高性能与低功耗两种模式，并且在高性能模式下有效降低相位噪声，提高电学性能。

为实现上述发明目的，本发明提供一种压控振荡器，其特征在于，包括：第一核心电路、第二核心电路和耦合电感结构；其中，所述耦合电感结构包括相互对称的差分电感L1与差分电感L2组成的耦合电感，其中，所述差分电感L1具有在第一端的中间抽头P10、连接点P11、连接点P12，所述差分电感L2具有在第二端的中间抽头P20、连接点P21、连接点P22，所述第一端与所述第二端相对而置，所述中间抽头P10与所述中间抽头P20相连并连接至电压源；所述第一核心电路包括NMOS管M11、NMOS管M12、第一电容、第一电流源以及开关S1；其中，所述第一电容具有连接头A11及连接头A12；所述第二核心电路包括NMOS管M21、NMOS管M22、第二电容、第二电流源以及开关S2；其中，所述第二电容具有连接头A21及连接头A22；其中，所述NMOS管M11的漏极、所述NMOS管M12的栅极、所述第一电容的所述连接头A11及所述差分电感L1的所述连接点P11相连；所述NMOS管M12的漏极、所述NMOS管M11的栅极、所述第一电容的所述连接头A12及所述差分电感L2的所述连接点P21相连；所述NMOS管M11与所述NMOS管M12的源极相连并依次连接所述第一电流源及所述开关S1；所述NMOS管M21的漏极、所述NMOS管M22的栅极、所述第二电容的所述连接头A21及所述差分电感L1的所述连接点P12相连；所述NMOS管M22的漏极、所述NMOS管M21的栅极、所述第二电容的所述连接头A22及所述差分电感L2的所述连接点P22相连；所述NMOS管M21与所述NMOS管M22的源极相连并依次连接所述第二电流源及所述开关S2。

可选的，所述第一电流源及所述第二电流源均包括NMOS管。

可选的，所述差分电感L1及差分电感L2均为标准CMOS工艺支持的片上螺旋电感。

可选的，所述第一电容及所述第二电容均为可调电容。

可选的，所述第一电容及所述第二电容均为标准CMOS工艺支持的电容。

本发明还提供一种电路，包括如上所述的压控振荡器。

本发明提供的技术方案中，当所述开关S1和所述开关S2均闭合时，所述压控振荡器处于高性能状态，此时所述第一电流源及所述第二电流源的电流相等，压控振荡器的整体电流是二倍的所述第一电流源或所述第二电流源；当所述开关S1或所述开关S2只有一个闭合时，所述压控振荡器处于低功耗状态，所述第一电流源或所述第二电流源只有一个处于正常工作状态，所述压控振荡器的整体电流等于所述第一电流源或所述第二电流源的电流。因此，所述压控振荡器能够灵活配置成高性能和低功耗两种工作模式，适用于多标准和多模式芯片。此外，由于所述压控振荡器中设置有耦合电感结构，所述耦合电感结构中的每个单电感线圈使用中间抽头设计，在电路布图中，所述中间抽头的位置与所述电感两端的接头位置在同一端，减少了电源线的走线长度，提高了相位噪声性能。所述耦合电感结构通过电感线圈的电路连接，可以抑制片上来自其他电感或变压器的磁场耦合，从而解决了通讯芯片中常见的集成功率放大器对压控振荡器的牵引问题。

附图说明

图1是一种传统压控振荡器的原理图；

图2是本发明一种压控振荡器的实施例的示意图；

图3是本发明一种压控振荡器实施例中耦合电感结构的布图设计示意图；

图4是本发明实施例与传统压控振荡器相位噪声仿真对比图；

图5是本发明实施例在低功耗工作模式下的等效电路图。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2是本发明提供的一种压控振荡器的实施例的示意图。本实施例提供的压控振荡器包括第一核心电路10、第二核心电路20和耦合电感结构30；其中，所述耦合电感结构30包括相互对称的差分电感L1与差分电感L2组成的耦合电感。

所述差分电感L1具有在第一端的中间抽头P10、连接点P11、连接点P12，所述差分电感L2具有在第二端的中间抽头P20、连接点P21、连接点P22，所述第一端与所述第二端相对而置，所述中间抽头P10与所述中间抽头P20相连并连接至电压源VDD。

所述第一核心电路10包括NMOS管M11、NMOS管M12、第一电容C1、第一电流源CS1以及开关S1。

所述第一电容C1具有连接头A11及连接头A12。

所述第二核心电路20包括NMOS管M21、NMOS管M22、第二电容C2、第二电流源CS2以及开关S2。

所述第二电容C2具有连接头A21及连接头A22。

所述NMOS管M11的漏极、所述NMOS管M12的栅极、所述第一电容C1的所述连接头A11及所述差分电感L1的所述连接点P11相连；所述NMOS管M12的漏极、所述NMOS管M11的栅极、所述第一电容C1的所述连接头A12及所述差分电感L2的所述连接点P21相连；所述NMOS管M11与所述NMOS管M12的源极相连并依次连接所述第一电流源CS1及所述开关S1；所述NMOS管M21的漏极、所述NMOS管M22的栅极、所述第二电容C2的所述连接头A21及所述差分电感L1的所述连接点P12相连；所述NMOS管M22的漏极、所述NMOS管M21的栅极、所述第二电容C2的所述连接头A22及所述差分电感L2的所述连接点P22相连；所述NMOS管M21与所述NMOS管M22的源极相连并依次连接所述第二电流源CS2及所述开关S2。

如图2所示，当所述开关S1和所述开关S2均闭合时，此时所述第一电流源CS1及所述第二电流源CS2都处于正常工作状态，第一电流源CS1及所述第二电流源CS2的电流I相等，压控振荡器的整体电流是2I。此时，本实施例中的压控振荡器处于高性能模式。

本发明实施例中，所述第一电容C1及所述第二电容C2均为可调电容。具体的，所述第一电容C1及所述第二电容C2均为标准CMOS工艺支持的电容。

在本发明实施例中，所述第一电流源CS1及所述第二电流源CS2均为NMOS管电流源。所述差分电感L1及差分电感L2均为标准CMOS工艺支持的片上螺旋电感。

参见图3，为本发明实施例中耦合电感结构的布图设计示意图。具体的，本发明实施例中的耦合电感结构使用带中间抽头的单电感线圈。如图示电感L1的中间抽头为P10，电感L2的中间抽头为P20，中间抽头P10与中间抽头P20连接至电压源VDD；连接头P11与连接头P12是电感L1的两个连接头，连接头P21与连接头P22是电感L2的两个链接头。本实施例中，所述压控振荡器中核心电路与电感的连接方式如下：核心电路10与电感L1的连接头P11、电感L2的连接头P21相连，核心电路20与电感L1的连接头P12、电感L2的连接头P22相连。在本发明的其他实施例中，所述压控振荡器中核心电路与电感的连接方式还可以如下连接：核心电路10与电感L1的连接头P11、电感L2的连接头P22相连，核心电路20与电感L1的连接头P12、电感L2的连接头P21相连。

在高性能模式下，本实施例中的压控振荡器的整体电流是2I。与实现同样性能的传统压控振荡器结构相比，由于使用了耦合电感结构，并且每个耦合电感中的每个单电感线圈使用了中间抽头，使得电感抽头到电压源的走线大大缩短了距离，有效的降低了由于走线过长引起的相位噪声。

在集成度高通讯芯片中通常包含大功率的发射机模块。大功率发射机模块使用的电感或变压器会产生很强的片上磁场。该磁场会通过泄露的磁场来干扰压控振荡器的正常工作，降低振荡器的相位噪声性能，或者成为牵引。

本发明中电感的可以通过电感绕线和电连接的选择来使得两个线圈通过磁耦合所受到的干扰相互抵消，抑制干扰，解决牵引问题。

如图4所示，是本发明实施例与传统压控振荡器仿真对比图。图示实线是本发明实施例中压控振荡器对应的相位噪声特性曲线，图示曲线是图1所示传统压控振荡器对应的相位噪声特性曲线。可以看出，采用本发明实施例中所示的压控振荡器电路所对应的相位噪声比传统压控振荡器结构的相位噪声降低很多。

当所述开关S1或所述开关S2只有一个闭合时，所述压控振荡器处于低功耗状态，所述第一电流源CS1或所述第二电流源CS2只有一个处于正常工作状态，所述压控振荡器的整体电流等于所述第一电流源或所述第二电流源的电流I。

如图5所示，为本发明实施例在低功耗工作模式下的等效电路图。此时，相位噪声与同类设计相同。

综上，本发明方案中，当所述开关S1和所述开关S2均闭合时，所述压控振荡器处于高性能状态，此时所述第一电流源及所述第二电流源的电流相等，压控振荡器的整体电流是二倍的所述第一电流源或所述第二电流源；当所述开关S1或所述开关S2只有一个闭合时，所述压控振荡器处于低功耗状态，所述第一电流源或所述第二电流源只有一个处于正常工作状态，所述压控振荡器的整体电流等于所述第一电流源或所述第二电流源的电流。因此，所述压控振荡器能够灵活配置成高性能和低功耗两种工作模式，适用于多标准和多模式芯片。此外，由于所述压控振荡器中设置有耦合电感结构，所述耦合电感结构中的每个单电感线圈使用中间抽头设计，在电路布图中，所述中间抽头的位置与所述电感两端的接头位置在同一端，减少了电源线的走线长度，提高了相位噪声性能。所述耦合电感结构通过电感线圈的电路连接，可以抑制片上来自其他电感或变压器的磁场耦合，从而解决了通讯芯片中常见的集成功率放大器对压控振荡器的牵引问题。。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (6)

1.一种压控振荡器，其特征在于，包括：第一核心电路、第二核心电路和耦合电感结构；其中，

所述耦合电感结构包括相互对称的差分电感L1与差分电感L2组成的耦合电感，其中，所述差分电感L1具有在第一端的中间抽头P10、连接点P11、连接点P12，所述差分电感L2具有在第二端的中间抽头P20、连接点P21、连接点P22，所述第一端与所述第二端相对而置，所述中间抽头P10与所述中间抽头P20相连并连接至电压源；

所述第一核心电路包括NMOS管M11、NMOS管M12、第一电容、第一电流源以及开关S1；其中，所述第一电容具有连接头A11及连接头A12；所述第二核心电路包括NMOS管M21、NMOS管M22、第二电容、第二电流源以及开关S2；其中，所述第二电容具有连接头A21及连接头A22；其中，

所述NMOS管M11的漏极、所述NMOS管M12的栅极、所述第一电容的所述连接头A11及所述差分电感L1的所述连接点P11相连；所述NMOS管M12的漏极、所述NMOS管M11的栅极、所述第一电容的所述连接头A12及所述差分电感L2的所述连接点P21相连；所述NMOS管M11与所述NMOS管M12的源极相连并依次连接所述第一电流源及所述开关S1；

所述NMOS管M21的漏极、所述NMOS管M22的栅极、所述第二电容的所述连接头A21及所述差分电感L1的所述连接点P12相连；所述NMOS管M22的漏极、所述NMOS管M21的栅极、所述第二电容的所述连接头A22及所述差分电感L2的所述连接点P22相连；所述NMOS管M21与所述NMOS管M22的源极相连并依次连接所述第二电流源及所述开关S2。

2.如权利要求1所述的压控振荡器，其特征在于，所述第一电流源及所述第二电流源均包括NMOS管。

3.如权利要求1所述的压控振荡器，其特征在于，所述差分电感L1及差分电感L2均为标准CMOS工艺支持的片上螺旋电感。

4.如权利要求1所述的压控振荡器，其特征在于，所述第一电容及所述第二电容均为可调电容。

5.如权利要求1所述的压控振荡器，其特征在于，所述第一电容及所述第二电容均为标准CMOS工艺支持的电容。

6.一种电路，其特征在于，包括如权利要求1或2或3或4或5的压控振荡器。

Images