具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员基于本申请所获得的所有其他实施例,都属于本发明保护的范围。
为了在车机显示设备上多屏显示,参见图1,本发明实施例提供了一种车机显示设备,包括:系统级芯片(System on Chip,SOC)101、现场可编程门器件(Field ProgrammableGate Array,FPGA)102、第一显示器103和第二显示器104。其中,SOC 101与FPGA 102通过显示像素接口(Display Pixel Interface,DPI)连接,FPGA 102与第一显示器103通过第一低电压差分信号(Low-Voltage Differential Signaling,LVDS)接口连接,FPGA 102与第二显示器104通过第二LVDS接口连接。
DPI接口又称RGB接口,即像素接口,在一个时钟周期内传输一个像素点的数据。RGB表示红(Red,R)、绿(Green,G)和蓝(Blue,B)三个颜色通道。
本发明实施例提供的车机显示设备的多屏显示方法,应用在图1所示的车机显示设备的FPGA,FPGA具有DPI接口、第一LVDS接口以及第二LVDS接口。如图2所示,该方法包括如下步骤:
S201,通过DPI接口接收视频数据,将视频数据中的任一帧RGB图像划分为第一图像和第二图像。
本发明实施例中的第一图像和第二图像可以为SOC中处理的不同视频数据中的图像帧,SOC将不同视频数据中的两个图像帧拼接形成当前步骤传输的一帧RGB图像。
S202,将第一图像对应的第一RGB数据转换为第一LVDS数据,并通过第一LVDS接口发送第一LVDS数据给第一显示器,以使得第一显示器根据第一LVDS数据显示第一图像。
S203,将第二图像对应的第二RGB数据转换为第二LVDS数据,并通过第二LVDS接口发送第二LVDS数据给第二显示器,以使得第二显示器根据第二LVDS数据显示第二图像。
在本发明实施例中,S202和S203可以先后执行也可以并行执行,本发明实施例对FPGA执行S202和S203的顺序不作具体限定。
本发明实施例提供的车机显示设备的多屏显示方法中,FPGA可以通过DPI接口接收视频数据,将视频数据中的任一帧RGB图像划分为第一图像和第二图像。而且FPGA还能分别将两张图像对应的RGB数据分别转换为LVDS数据,并分别向两个显示器发送LVDS数据,以使得两个显示器分别显示第一图像和第二图像。由此实现了将从FPGA的一个输入接口接收的数据,分配到不同的显示器中显示,即实现了在车机显示设备上多屏显示。
需要说明的是,本发明实施例中的“第一”和“第二”仅用于区分,不用于对模块或数据进行限定。例如,第一LVDS接口和第二LVDS接口中的“第一”和“第二”仅用于区分两个LVDS接口。第一LVDS接口和第二LVDS接口可以为同一种LVDS接口,也可以为不同种类的LVDS接口,本发明实施例对此不作具体限定。例如,LVDS接口包括两种类型,其数据信号格式分别为符合视频电子标准协会(Video Electronics Standards Association,VESA)的VESA标准和符合日本电子工业发展协会(Japanese Electronics Industry DevelopmentAssociation,JEIDA)的JEIDA标准。
在本发明实施例中,DPI接口包括:DPI数据通道、时钟(Clock,CLK)通道、列同步通道、行同步通道和数据使能(Data Enable,DE)通道。其中,时钟通道用于传输DPI时钟信号,DPI时钟信号用于决定在什么时间传输数据,保证各像素点对应的该组RGB数据的传输顺序,从而提高数据传输的准确性;列同步通道用于传输列同步信号,列同步信号用于计数获得当前传输的像素点在图像中的列号,即当前传输的RGB图像的像素列;行同步通道用于传输行同步信号,行同步信号用于计数获得当前传输的像素点在图像中的行号,即当前传输的RGB图像的像素行,根据获得的行号(像素行)和列号(像素列)确定当前传输的像素点的位置;数据使能通道用于传输数据使能信号,用于控制信号传输和关闭传输。
在本发明实施例中,FPGA接收的视频数据可以来自于SOC,DPI数据通道包括D0~D11通道,SOC通过DPI接口向FPGA发送视频数据时,采用时钟双沿采样模式,DPI时钟信号的上升沿和下降沿分别对应的D0~D11通道传输的RGB数据如表一所示。
表一
在本发明实施例中,一个像素点用一组RGB数据表示,例如,一个像素点的RGB555格式的RGB数据从高位到低位排列如下:
X R0 R1 R2 R3 R4 G0 G1 G2 G3 G4 B0 B1 B2 B3 B4
SOC的DPI接口的各通道与FPGA的DPI接口的各通道一一对应,用于发送一组RGB数据的各个bit位。例如,表一中,SOC的发送的时钟信号处于上升沿时,D0通道发送的是G4数据,相应的,FPGA接收的时钟信号处于上升沿时,D0通道接收的是G4数据。
在本发明实施例中,FPGA中具有寄存器,用于存储第一RGB数据和第二RGB数据。寄存器按存储的数据来源分为多个缓存单元。基于此,上述S101中将视频数据中的任一帧RGB图像划分为第一图像和第二图像可以实现为:根据预设的第一指定范围和第二指定范围分别从RGB图像中确定第一图像的第一RGB数据和第二图像的第二RGB数据,其中,一个像素点用一组RGB数据表示,第一图像的第一RGB数据用于表示组成第一图像的所有像素点的RGB数据的集合,第二图像的第二RGB数据用于表示组成第二图像的所有像素点的RGB数据的集合。然后将第一图像对应的第一RGB数据存入第一缓存单元,将第二图像对应的第二RGB数据存入第二缓存单元。
其中,第一指定范围为第一图像在RGB图像中所占范围,第二指定范围为第二图像在RGB图像中所占范围。第一指定范围和第二指定范围可以在FPGA中预先配置。
在本发明实施例中,第一RGB数据包括多组RGB数据,第一RGB数据中每组RGB数据用于表示第一图像中的一个像素点;第二RGB数据包括多组RGB数据,第二RGB数据中每组RGB数据用于表示第二图像中的一个像素点。例如,以RGB数据的格式为RGB888格式为例,每组RGB数据包括24个bit,且这24个bit表示一个像素点三个通道的颜色值。
本发明实施例中FPGA根据第一图像和第二图像各自在RGB图像中所占范围,从而将RGB图像拆分为第一图像和第二图像,并发送到不同的显示器,使得SOC通过一个DPI接口发送的数据,能够被传输到不同显示器中显示,减少在SOC中配置的DPI接口数量,对SOC的硬件要求低。
在本发明实施例中,DPI接口包括列同步通道、行同步通道;基于此,上述FPGA根据预设的第一指定范围和第二指定范围分别从RGB图像中确定第一图像的第一RGB数据和第二图像的第二RGB数据的方式,可以实现为:
根据列同步通道的信号确定当前传输的RGB图像的像素列,根据行同步通道的信号确定RGB图像的像素行;根据像素行和像素列确定当前传输的像素点,以及当前传输的像素点是属于第一指定范围或者第二指定范围,从而确定该像素点所属的图像。若属于第一指定范围,则确定像素点对应的该组RGB数据属于第一图像的第一RGB数据;若属于第二指定范围,则确定像素点的该组RGB数据属于第二图像的第二RGB数据。
由于像素点的像素行表示像素点处于RGB图像的行数,像素列表示像素点处于RGB图像的列数,且第一指定范围为第一图像在RGB图像中所占范围,第二指定范围为第二图像在RGB图像中所占范围,因此针对RGB图像的每个像素点,若像素点的行数和列数属于第一指定范围,则确定该像素点属于第一图像,并确定该像素点对应的一组RGB数据属于第一RGB数据。若像素点的行数和列数属于第二指定范围,则确定该像素点属于第二图像,并确定该像素点对应的一组RGB数据属于第二RGB数据。
本发明实施例中FPGA能够按照像素点在RGB图像中的位置,确定每个像素点所属的图像,从而将RGB图像拆分为第一图像和第二图像,例如,如图3所示,第一指定范围为1920*720,即将像素行不超过1920且像素列不超过720的像素点对应的RGB数据作为第一RGB数据。第二指定范围为[1921,2720]*480,即将像素行属于[1921,2720]且像素列不超过480的像素点对应的RGB数据作为第二RGB数据,以便后续在不同的显示器中显示第一图像和第二图像。
在本发明实施例中,DPI接口还包括DPI时钟通道和DPI数据通道。基于此,上述FPGA将第一图像对应的第一RGB数据存入第一缓存单元,将第二图像对应的第二RGB数据存入第二缓存单元的方式,可以实现为:
在DPI时钟通道接收的时钟信息的一个时钟周期内,DPI数据传输通道获取当前传输的像素点对应的该组RGB数据,并将该组RGB数据存入该像素点所属图像对应的缓存单元,即可以确定该组RGB数据属于第一RGB数据还是第二RGB数据。其中,属于第一图像的像素点存入第一缓存单元,属于第二图像的像素点放入第二缓存单元。本发明实施例中,FPGA能够将不同图像的RGB数据存入不同的缓存单元中,提高数据存储的有序性,以便在将RGB数据转换为LVDS数据时,可以从不同的缓存单元中读取不同图像的RGB数据,提高数据转换的效率。
在本发明实施例中,上述S202中FPGA将第一图像对应的第一RGB数据转换为第一LVDS数据的方式可以实现为:从第一缓存单元中读取第一RGB数据,并将第一RGB数据按照第一LVDS格式发送给第一LVDS接口。
同样地,上述S203中FPGA将第二图像对应的第二RGB数据转换为第二LVDS数据的方式可以实现为:从第二缓存单元中读取第二RGB数据,并将第二RGB数据按照第二LVDS格式发送给第二LVDS接口。
其中,转换第一LVDS数据时可基于第一显示规则,转换第二LVDS数据时可基于第二显示规则。第一显示规则和第二显示规则均为驱动第一显示器和第二显示器进行显示的时序要求,能够显示LVDS格式的数据。
在本发明实施例中,FPGA将第一LVDS数据发送给第一LVDS接口,通过第一LVDS接口将第一LVDS数据发送给第一显示器。相应的,FPGA将第二LVDS数据发送给第二LVDS接口,通过第二LVDS接口将第二LVDS数据发送给第二显示器。
第一LVDS接口可以为VESA接口或者JEIDA接口,第二LVDS接口可以为VESA接口或者JEIDA接口。同样地,第一LVDS格式和第二LVDS格式均可以为VESA格式或者JEIDA格式,第一LVDS格式和第二LVDS格式可以相同也可以不同。
本发明实施例中,FPGA可以从不同的缓存单元读取不同图像的RGB数据,并分别转换为LVDS格式的数据,传输给不同的显示器。由于FPGA可以将不同图像的RGB数据转换为不同的LVDS格式,使得本发明实施例能够实现在不同的显示器中显示不同格式的数据。
在本发明实施例中,一个像素点可以用一组RGB数据表示。基于此,上述S202中FPGA将第一图像对应的第一RGB数据转换为第一LVDS数据,并通过第一LVDS接口发送第一LVDS数据给第一显示器的方式可以实现为:
第一LVDS接口包括第一LVDS时钟通道以及第一LVDS数据通道,FPGA根据第一显示规则配置第一LVDS时钟通道的第一时钟信号;
根据第一时钟信号,确定当前传输的第一LVDS像素点位置,第一LVDS数据通道根据第一LVDS格式从第一缓存单元中读取第一LVDS像素点位置对应的该组RGB数据,得到第一LVDS数据,并传输给第一显示器。其中,第一LVDS像素点位置用于表示在第一显示器显示的像素点的位置。
相应的,上述S203中FPGA将第二图像对应的第二RGB数据转换为第二LVDS数据,并通过第二LVDS接口发送第二LVDS数据给第二显示器的方式可以实现为:
第二LVDS接口包括第二LVDS时钟通道以及第二LVDS数据通道,FPGA根据第二显示规则配置第二LVDS时钟通道的第二时钟信号;
根据第二时钟信号,确定当前传输的第二LVDS像素点位置,第二LVDS数据通道根据第二LVDS格式从第二缓存单元中读取第二LVDS像素点位置对应的该组RGB数据,得到第二LVDS数据,并传输给第二显示器,其中,第二VDS像素点位置用于表示在第二显示器显示的像素点的位置。
LVDS接口包括LVDS时钟通道(CLK)和4个LVDS数据通道(TxOUT0~TxOUT3)。其中,LVDS时钟通道用于传输时钟信号。每个LVDS数据通道通过一对(即两条)差分数据线传输串行的信号,每个LVDS数据通道在一个时钟周期传输7个bit的数据。
如图4所示,图4为通过JEIDA接口传输的一个像素点对应的JEIDA格式的数据,图4中CLK下方的折线表示一个信号周期的LVDS时钟通道传输的时钟信号,TxOUT0~TxOUT3对应的数据分别表示LVDS数据通道在一个时钟周期传输的数据。
如图5所示,图5为通过VESA接口传输的一个像素点对应的VESA格式的数据,图5中CLK下方的折线表示一个信号周期的LVDS时钟通道传输的时钟信号,TxOUT0~TxOUT3对应的数据分别表示LVDS数据通道在一个时钟周期传输的数据。
其中,图4和图5中的DE表示数据使能。VS表示垂直同步(VerticalSynchronization,Vsync),即列同步信号,HS表示行同步(Horizonal synchronization,Hsync),即行同步信号,XX表示空。
例如,图6为通过VESA接口传输的信号的时序图。R_0[i](n)表示第n个像素点RGB888格式的RGB数据中的Ri数据,以此类推,i=0,1,2,…,7。G_0[i](n)表示第n个像素点RGB888格式的RGB数据中的Gi数据,以此类推,i=0,1,2,…,7。B_0[i](n)表示第n个像素点RGB888格式的RGB数据中的Bi数据,以此类推,i=0,1,2,…,7。
本发明实施例能够在不同的显示器中显示不同的图像数据,且不同的显示器显示的图像数据的分辨率可以不同,由此实现了多屏显示分辨率不同的画面。可选的,第一图像和第二图像的分辨率可以相同或者不同,本发明实施例对此不作具体限定。
在本发明实施例中传输的图像为视频帧图像的情况下,显示器基于接收到的视频帧图像播放视频,如图7所示,图7为本发明实施例提供的视频的同步时序图。
图7中,第一行折线表示VSYNC(Vertical synchronization signal,垂直同步信号场同步)信号。第二行折线表示HSYNC(Horizontal synchronization signal,水平同步信号)信号,VSYNC信号和HSYNC信号用于表示传输的LVDS数据表示的像素点在图像中的位置。第三行折线表示ENABLE(使能),ENABLE用于控制信号的输入和输出。第四行折线表示DCK(Data Clock,数据时钟)信号。
其中,1frame表示传输一帧图像帧。传输一帧图像帧时,包含VBP(Vertical BackPorch,垂直后沿)、VACT(Vertical Active,垂直有效区)和VFP(Vertical Front Porch,垂直前沿)。其中,VBP表示在垂直同步周期之后图像帧开头时的无效行数。VBP包括VLW(Vertical Low Pulse width,垂直同步脉宽)和VBP。VLW表示显示一行像素点的时间。VACT表示图像帧高度。VFP表示本次传输的图像帧输出结束到下一帧垂直同步周期开始之前的无效行数。
图7中的“Zoom in”表示将HSYNC信号、ENABLE信号和DCK信号的折线各取同一时段放大,放大后的折线如“Zoom in”下方所示。
1H(1Line time)表示HSYNC信号的线时间,1H包括HBP(Horizontal Back Porch,水平后沿)、HACT(Horizontal Active,水平有效区)和HFP(Horizontal Front Porch水平前沿)。其中,HBP表示在每行或每列的像素数据开始输出时要插入的像素时钟周期数,HACT表示图像帧宽度,HFP表示在每行或每列的像素数据结束到行时钟输出脉冲之间的像素时钟周期数。HBP包括HLW(Horizontal Low Pulse width,水平同步脉宽)和HBP,HLW表示像素时钟周期。HBP时段在ENABLE信号对应DTST(Data Transfer Startup Time,数据传输启动时间)。DB表示传输的像素数据,vaid data表示有效数据。可选的,上述像素数据为像素点的LVDS数据。
以下对本发明实施例的功能特性进行说明:
本发明实施例中,对于FPGA的DPI接口输入的视频数据,时钟频率可以为120兆赫兹(Mega Hertz,Mhz),视频数据对应的图像的分辨率可以为2720*720@60Hz。其中,60为显示器的刷新率。
对于FPGA的LVDS接口输出的LVDS数据,时钟频率可以为100Mhz,LVDS数据对应的图像的分辨率可以包括1920*720@60Hz和800*480@60Hz,即支持同时输出两种不同视频格式的视频。
本发明实施例中,上述DPI的各通道(即管脚)传输的信号名称、传输的数据、对应FPGA管脚位置以及输入输出(Input Output,IO)标准如表二所示。
表二
其中,rst_n表示复位(reset)信号,复位信号在低电平时有效。SOC还可以通过rst_n通道向FPGA发送复位信号,控制FPGA复位。
可选的,FPGA还可以通过状态(status)管脚连接于SOC,FPGA还可以通过status管脚向SOC发送FPGA的状态。
参见表三,以下以第一图像的分辨率为1920*720,第二图像的分辨率为800*480为例,对第一LVDS接口管脚和第二LVDS接口管脚进行说明。
表三
本发明实施例提供了一种车机显示设备的多屏显示方法,应用于图1所示的车机显示设备的SOC,如图8所示,该方法包括如下步骤:
S801,获取第一视频和第二视频。
S802,将第一视频的每一帧第一图像分别与第二视频的相应时刻的每一帧第二图像拼接,得到视频数据的每一帧RGB图像。
一种实施方式中,可以按照视频帧的播放顺序,将每个第一图像与每个第二图像一一对应拼接。
例如,如图3所示,第一图像的分辨率为1920*720,表示第一图像的长度为1920个像素点,宽度为720个像素点。第二图像的分辨率为800*480,表示第二图像的长度为800个像素点,宽度为480个像素点。由第一图像和第二图像拼接而成的RGB图像分辨率为(1920+800)*720=2720*720。
S803,通过DPI接口向FPGA发送视频数据,以使得FPGA通过DPI接口接收视频数据,将视频数据中的任一帧RGB图像划分为第一图像和第二图像,将第一图像对应的第一RGB数据转换为第一LVDS数据,并通过第一LVDS接口发送第一LVDS数据给第一显示器,以使得第一显示器根据第一LVDS数据显示第一图像;并将第二图像对应的第二RGB数据转换为第二LVDS数据,并通过第二LVDS接口发送第二LVDS数据给第二显示器,以使得第二显示器根据第二LVDS数据显示第二图像。
本发明实施例提供的车机显示设备的多屏显示方法中,FPGA可以通过DPI接口接收SOC发送的视频数据,将视频数据中的任一帧RGB图像划分为第一图像和第二图像。而且FPGA还能分别将两张图像对应的RGB数据分别转换为LVDS数据,并分别向两个显示器发送LVDS数据,以使得两个显示器分别显示第一图像和第二图像。由此实现了将从FPGA的一个输入接口接收的数据,分配到不同的显示器中显示,即实现了在车机显示设备上多屏显示。
可选的,SOC在通过DPI接口向FPGA发送视频数据之前,还可以设置RGB图像的格式,包括:将视频数据的每一帧RGB图像的RGB数据由初始RGB格式转换为指定RGB格式。
其中,指定RGB格式的RGB数据中每个像素点所占bit位多于初始RGB格式的RGB数据中每个像素点所占bit位。
例如,RGB数据的初始RGB格式可以为RGB555格式,RGB555格式的RGB数据中,每个像素点通过16个比特(bit)=2个字节(byte)=1个字(word)表示,即每个像素点占16个bit位。一个像素点的RGB数据中,三个颜色通道分别用5个bit表示,且最高位为空,一个像素点的RGB555格式的RGB数据从高位到低位排列如下:
X R0 R1 R2 R3 R4 G0 G1 G2 G3 G4 B0 B1 B2 B3 B4
其中,X表示空,R0~R4表示该像素点红色通道的颜色值,G0~G4表示该像素点绿色通道的颜色值,B0~B4表示该像素点蓝色通道的颜色值。
又例如,RGB数据的初始RGB格式可以为RGB24格式,RGB24格式的RGB数据中,每个像素点通过24个bit=3个byte表示,即每个像素点占24个bit位。一个像素点的RGB数据中,三个颜色通道分别用8个bit表示,一个像素点的RGB24格式的RGB数据从高位到低位排列如下:
R0 R1 R2 R3 R4 R5 R6 R7 G0 G1 G2 G3 G4 G5 G6 G7 B0 B1 B2 B3 B4 B5 B6B7
其中,R0~R7表示该像素点红色通道的颜色值,G0~G7表示该像素点绿色通道的颜色值,B0~B7表示该像素点蓝色通道的颜色值。
示例性的,指定RGB格式可以为RGB888格式,RGB888格式的RGB数据中,每个像素点通过24bit表示,即每个像素点占24个bit位,且每个颜色通道的颜色值通过8个bit表示。
在本发明实施例中,SOC在将RGB图像的RGB数据由初始RGB格式转换为指定RGB格式时,可采用量化补偿法。
可选的,SOC可以将初始RGB格式的RGB数据填充至指定RGB格式的高位。在填充后,若指定RGB格式的各bit位没有填充完整,则利用初始RGB格式的RGB数据的低bit位填充。若利用初始RGB格式的RGB数据的低bit位填充后,指定RGB格式的各bit位仍没有填充完整,则利用该RGB数据进行循环补偿。
例如,RGB555格式的RGB数据为“X R0 R1 R2 R3 R4 G0 G1 G2 G3 G4 B0 B1 B2B3 B4”,将该RGB数据由RGB555格式转换为RGB888格式,得到“{R0 R1 R2 R3 R4 R2 R3 R4}{G0 G1 G2 G3 G4 G2 G3 G4}{B0 B1 B2 B3 B4 B2 B3 B4}”。
例如,RGB332格式的RGB数据为“R2 R1 R0 G2 G1 G0 B1 B0”,将该RGB数据由RGB332格式转换为RGB888格式,得到“{R2 R1 R0 R2 R1 R0 R2 R1}{G2 G1 G0 G2 G1 G0G2 G1}{B1 B0 B1 B0 B1 B0 B1 B0}”。
本发明实施例中,将RGB数据转换为统一的指定格式进行传输,能够提高数据的传输效率。
应用于SOC的多屏显示方法实施例和应用于FPGA的多屏显示方法实施例中,相应步骤的描述可相互参照,此处不再赘述。
基于相同的发明构思,对应于上述方法实施例,本发明实施例提供的一种车机显示设备,如图1所示,包括:SOC 101、FPGA 102、第一显示器103和第二显示器104;
SOC 101与FPGA 102通过DPI接口连接,用于通过DPI接口向FPGA 102发送视频数据;
FPGA 102,用于通过DPI接口接收视频数据,将视频数据中的任一帧RGB图像划分为第一图像和第二图像,将第一图像对应的第一RGB数据转换为第一LVDS数据,并通过第一LVDS接口发送第一LVDS数据给第一显示器;并将第二图像对应的第二RGB数据转换为第二LVDS数据,并通过第二LVDS接口发送第二LVDS数据给第二显示器;
第一显示器103与FPGA 102通过第一LVDS接口连接,用于通过第一LVDS接口接收第一LVDS数据,并根据第一LVDS数据显示第一图像;
第二显示器104与FPGA 102通过第二LVDS接口连接,用于通过第二LVDS接口接收第二LVDS数据,并根据第二LVDS数据显示第二图像。
可选的,如图9所示,FPGA 102包括:接收单元1021、寄存器1022、第一转换单元1023和第二转换单元1024;SOC 101与接收单元1021通过DPI接口连接,第一转换单元1023与第一显示器103通过第一LVDS接口连接,第二转换单元1024与第二显示器104通过第二LVDS接口连接,寄存器1022分别与接收单元1021、第一转换单元1023和第二转换单元1024连接。
可选的,接收单元1021,用于根据预设的第一指定范围和第二指定范围分别从RGB图像中确定第一图像的第一RGB数据和第二图像的第二RGB数据;其中,一个像素点用一组RGB数据表示;将第一图像对应的第一RGB数据存入第一缓存单元,将第二图像对应的第二RGB数据存入第二缓存单元。
其中,第一缓存单元和第二缓存单元属于寄存器1022。
可选的,第一转换单元1023,用于从第一缓存单元中读取第一RGB数据,并将第一RGB数据按照第一LVDS格式发送给第一LVDS接口。
第二转换单元1024,用于从第二缓存单元中读取第二RGB数据,并将第二RGB数据按照第二LVDS格式发送给第二LVDS接口。
可选的,接收单元1021,具体用于:
DPI接口包括列同步通道、行同步通道;
根据列同步通道的信号确定当前传输的RGB图像的像素列,根据行同步通道的信号确定当前传输的RGB图像的像素行;
根据像素行和像素列确定当前传输的像素点,以及当前传输的像素点是属于第一指定范围或者第二指定范围,从而确定该像素点所属的图像;
若属于第一指定范围,则确定像素点对应的该组RGB数据属于第一图像的第一RGB数据,若属于第二指定范围,则确定像素点的该组RGB数据属于第二图像的第二RGB数据。
可选的,接收单元1021,具体用于:
DPI接口还包括DPI时钟通道和DPI数据通道;
在DPI时钟通道接收的时钟信息的一个时钟周期内,DPI数据传输通道获取当前传输的像素点对应的该组RGB数据,并将该组RGB数据存入该像素点所属图像对应的缓存单元;
其中,属于第一图像的像素点存入第一缓存单元,属于第二图像的像素点放入第二缓存单元。
可选的,第一转换单元1023,具体用于:
第一LVDS接口包括第一LVDS时钟通道以及第一LVDS数据通道,根据第一显示规则配置第一LVDS时钟通道的第一时钟信号;
根据第一时钟信号,确定当前传输的第一LVDS像素点位置,第一LVDS数据通道根据第一LVDS格式从第一缓存单元中读取第一LVDS像素点位置对应的该组RGB数据,得到第一LVDS数据,并传输给第一显示器;其中,第一LVDS像素点位置用于表示在第一显示器显示的像素点的位置;
第二转换单元1024,具体用于:
第二LVDS接口包括第二LVDS时钟通道以及第二LVDS数据通道,根据第二显示规则配置第二LVDS时钟通道的第二时钟信号;
根据第二时钟信号,确定当前传输的第二LVDS像素点位置,第二LVDS数据通道根据第二LVDS格式从第二缓存单元中读取第二LVDS像素点位置对应的该组RGB数据,得到第二LVDS数据,并传输给第二显示器,其中,第二VDS像素点位置用于表示在第二显示器显示的像素点的位置。
在本发明实施例中,FPGA 102与第一显示器103之间以及FPGA 102与第二显示器104之间,还可以通过串行芯片和解串芯片连接。
具体的,如图10所示,本发明实施例提供的车机显示设备还包括:第一串行芯片(Serializer)105、第一解串芯片(Deserializer)106、第二串行芯片107和第二解串芯片108。其中,第一转换单元1023与第一串行芯片105通过第一LVDS接口连接,第一串行芯片105与第一解串芯片106连接,第一解串芯片106与第一显示器103通过第一LVDS接口连接,第二转换单元1024与第二串行芯片107通过第二LVDS接口连接,第二串行芯片107与第二解串芯片108连接,第二解串芯片108与第二显示器104通过第二LVDS接口连接。
第一串行芯片105与第一转换单元1023连接,用于接收第一转换单元1023发送的第一LVDS数据,将第一LVDS数据转换为第一串行数据,并将第一串行数据发送给第一解串芯片106。
第一解串芯片106与第一串行芯片105连接,用于接收第一串行芯片105发送的第一串行数据,并将第一串行数据还原成第一LVDS数据。
第一解串芯片106与第一显示器103连接,还用于向第一显示器103发送还原后的第一LVDS数据。
第二串行芯片107与第二转换单元1024连接,用于接收第二转换单元1024发送的第二LVDS数据,将第一LVDS数据转换为第二串行数据,并将第二串行数据发送给第二解串芯片108。
第二解串芯片108与第二串行芯片107连接,用于接收第二串行芯片107发送的第二串行数据,并将第二串行数据还原成第二LVDS数据;
第二解串芯片108与第二显示器104连接,还用于向第二显示器104发送还原后的第二LVDS数据。
在本发明实施例中,第一串行芯片105与第一解串芯片106可以通过车内线缆连接,第二串行芯片107与第二解串芯片108可以通过车内线缆连接。其中,车内线缆可以是差分双绞线。通过在FPGA 102和显示器之间添加串行芯片和解串芯片,能够提升LVDS数据的传输距离,减少显示器位置对于多屏显示的限制。
可选的,SOC 101,还用于:在通过DPI接口向FPGA发送视频数据之前,获取第一视频和第二视频;将第一视频的每一帧第一图像分别与第二视频的相应时刻的每一帧第二图像拼接,得到视频数据的每一帧RGB图像。
可选的,SOC 101,还用于:在通过DPI接口向FPGA发送视频数据之前,将视频数据的每一帧RGB图像的RGB数据由初始RGB格式转换为指定RGB格式;其中,指定RGB格式的RGB数据中每个像素点所占bit位多于初始RGB格式的RGB数据中每个像素点所占bit位。
车机显示设备实施例中的具体描述可参考车机显示设备的多屏显示方法实施例中的描述,此处不再赘述。
本发明实施例提供了一种车辆,包括如上述任一项车机显示设备。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于车机显示设备实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等,均包含在本发明的保护范围内。