CN113656236B - 一种数据处理方法和装置 - Google Patents
一种数据处理方法和装置 Download PDFInfo
- Publication number
- CN113656236B CN113656236B CN202010398885.0A CN202010398885A CN113656236B CN 113656236 B CN113656236 B CN 113656236B CN 202010398885 A CN202010398885 A CN 202010398885A CN 113656236 B CN113656236 B CN 113656236B
- Authority
- CN
- China
- Prior art keywords
- module
- data
- data signal
- target
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 50
- 238000004458 analytical method Methods 0.000 claims abstract description 13
- 241001197925 Theila Species 0.000 claims description 33
- 230000002159 abnormal effect Effects 0.000 claims description 23
- 230000005284 excitation Effects 0.000 claims description 13
- 238000000605 extraction Methods 0.000 claims description 11
- 238000013075 data extraction Methods 0.000 claims description 10
- 239000000284 extract Substances 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 8
- 238000012986 modification Methods 0.000 claims description 6
- 230000004048 modification Effects 0.000 claims description 6
- 238000004590 computer program Methods 0.000 claims description 2
- 238000013500 data storage Methods 0.000 claims description 2
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000005856 abnormality Effects 0.000 description 7
- 238000005070 sampling Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 230000001960 triggered effect Effects 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
本申请实施例提供了一种数据处理方法和装置，其中的方法包括：根据预设的触发条件，循环触发集成逻辑分析ILA核提取待测的现场可编程逻辑门阵列FPGA中目标模块输出的数据信号；将循环提取的数据信号进行拼接，保存成预置格式的数据文件；从所述数据文件中读取所述数据信号，并将所述数据信号与目标向量进行比对；若所述数据信号与所述目标向量的比对结果不匹配，则将所述数据信号以图形化界面输出。本申请实施例可以提高提取数据的效率，有助于用户快速定位问题，提高定位问题的效率和准确性。
Description
技术领域
本申请涉及通信技术领域，尤其涉及一种数据处理方法和装置。
背景技术
在现代数字电路设计中，FPGA(Field－Programmable Gate Array，现场可编程门阵列)作为一种可编程逻辑芯片，既解决了定制电路的不足，又克服了原有可编程芯片门电路数有限的缺点。FPGA具有结构灵活、设计周期较短、密度高、性能较好等特点，被广泛应用在通信行业。
目前，主要通过ILA(Integrated Logic Analyzer，集成逻辑分析)核或者PCIE(Peripheral Component Interconnect Express，高速串行计算机扩展总线标准)提取FPGA各节点数据，对FPGA进行板级调试。
然而，通过ILA核提取数据的方式通常应用于小数据量的场景，由于需要手动保存数据文件，在提取ms(毫秒)级的数据量时，需要手动保存几百甚至上千个数据文件，而且需要不断修改触发条件，不仅导致提取数据的效率较低，而且需要耗费大量的人力成本。通过PCIE提取数据的方式虽然相较于ILA核提取的数据量大，但是却需要一定的硬件资源进行支撑，并且需要消耗FPGA的接口资源和逻辑资源，导致硬件成本较高。
发明内容
本申请实施例提供一种数据处理方法和装置，可以实现在FPGA板级调试过程中自动提取ms级数据量，提升提取的数据量以及提取效率，以及提高定位问题的效率和准确性。
本申请实施例提供了一种数据处理方法，所述方法包括：
根据预设的触发条件，循环触发集成逻辑分析ILA核提取待测的现场可编程逻辑门阵列FPGA中目标模块输出的数据信号；
将循环提取的数据信号进行拼接，保存成预置格式的数据文件；
从所述数据文件中读取所述数据信号，并将所述数据信号与目标向量进行比对；
若所述数据信号与所述目标向量的比对结果不匹配，则将所述数据信号以图形化界面输出。
本申请实施例提供了一种数据处理装置，所述装置包括：
数据提取模块，用于根据预设的触发条件，循环触发集成逻辑分析ILA核提取待测的现场可编程逻辑门阵列FPGA中目标模块输出的数据信号；
数据保存模块，用于将循环提取的数据信号进行拼接，保存成预置格式的数据文件；
数据比对模块，用于从所述数据文件中读取所述数据信号，并将所述数据信号与目标向量进行比对；
图形输出模块，用于若所述数据信号与所述目标向量的比对结果不匹配，则将所述数据信号以图形化界面输出。
本申请实施例包括以下优点：
本申请实施例以ILA核为基础，根据预设的触发条件，自动循环触发ILA核提取待测的FPGA中目标模块输出的数据信号，将循环提取的数据信号进行拼接，保存成预置格式的数据文件；由此，可以将循环提取的us数据量拼接得到ms级数据量，在不增加硬件成本的情况下，可以提升提取的数据量，以及提高提取数据的效率。此外，在提取数据信号之后，还可以自动从所述数据文件中读取所述数据信号，并将所述数据信号与目标向量进行比对，如果所述数据信号与所述目标向量的比对结果不匹配，则将所述数据信号以图形化界面输出。由此，用户可以直观地查看信号之间的相对位置和信号循环的周期，进而可以减少用户定位问题的外界干扰，有助于用户快速定位问题，提高定位问题的效率和准确性。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1示出了本申请的一种数据处理方法实施例的流程图；
图2示出了本申请的一种循环计数器的计数值的示意图；
图3示出了本申请的一种ILA核提取1ms波形数据的示意图；
图4示出了一种应用本申请实施例的数据处理方法的项目开发流程示意图；
图5示出了一种应用本申请实施例的数据处理方法进行FPGA板级调试的步骤流程图；
图6示出了本申请的一种数据处理装置实施例的结构框图；
图7示出了本申请提供的一种电子设备的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
方法实施例一
参照图1，示出了本申请的一种数据处理方法实施例的流程图，所述方法具体可以包括：
步骤101、根据预设的触发条件，循环触发集成逻辑分析ILA核提取待测的现场可编程逻辑门阵列FPGA中目标模块输出的数据信号；
步骤102、将循环提取的数据信号进行拼接，保存成预置格式的数据文件；
步骤103、从所述数据文件中读取所述数据信号，并将所述数据信号与目标向量进行比对；
步骤104、若所述数据信号与所述目标向量的比对结果不匹配，则将所述数据信号以图形化界面输出。
本申请实施例提供的数据处理方法，可用于在FPGA板级调试过程中，高效、快速地提取FPGA各节点数据，如提取目标模块输出的数据信号，并且在提取的数据信息与预期结果不一致的情况下，能够输出观察ms级板级调试波形数据，以提高提取数据的效率、降低人力成本、以及提高定位问题的效率。
一个示例中，可以在测试机中安装通用EDA(Electronics Design Automation，电子设计自动化)软件vivado，通过vivado软件运行预置脚本，以根据预设的触发条件，自动循环触发ILA核提取待测的FPGA中目标模块输出的数据信号，并将循环提取的us(微秒)级的数据信号进行拼接，得到ms级的数据信号，保存成预置格式的数据文件，如保存成.csv文件，利用matlab(数学软件)从这些.csv文件中读取需要比对的数据信号，并将读取的数据信号与目标向量进行比对，若所述数据信号与所述目标向量的比对结果不匹配，则将所述数据信号以图形化界面输出，以便于快速定位问题。
其中，所述目标向量为所述目标模块预期的输出数据或标准数据。所述目标模块为FPGA中当前调试的模块。
在本申请的一种可选实施例中，所述目标模块为所述FPGA中的异常模块的前一级模块。
在FPGA板级测试过程中，如果某个结点出现异常，可能是由于以下两种情况所导致：1)该节点的输入出现问题，也就是前一级模块的输出可能跟预期不符；2)该节点自身模块出现问题。其中，节点指某一模块的输出，例如该模块的输出异常，则称该节点出现异常，将该节点对应的模块确定为异常模块，但是，该节点的异常并不一定是由该异常模块所导致，更多的情况下是由于前一级模块的问题所导致。
在板级调试的过程中，很难保证前一级模块的输出完全符合项目实施的预期。对于一个实现复杂运算的工程，各级模块的输出信号线较多，在比对向量的过程中，往往会遗漏一些看似不会出问题的“简单”信号，这就为后级模块的调试留下了隐患。
因此，在某个结点出现异常的情况下，本申请实施例确定该节点模块为异常模块，并且将该异常模块的前一级模块确定为目标模块，对目标模块进行调试。需要说明的是，异常模块的前一级模块可以包括多个，本申请实施例可以对多个前一级模块依次进行调试，直到发现问题。
一个示例中，本申请实施例的数据处理方法可用于3D MIMO(3-DimensionMultiple Input Multiple Output，三维多输入多输出)单光纤1×25G项目调试过程中进行自动提取数据信号。当然，本申请实施例对具体的应用场景不加以限制，本申请实施例提供的数据处理方法可用于需要进行FPGA板级调试的任意场景。
在本申请的一种可选实施例中，所述触发条件包括：循环的起始位置和循环的次数；所述根据预设的触发条件，循环触发集成逻辑分析ILA核提取待测的现场可编程逻辑门阵列FPGA中目标模块输出的数据信号，具体可以包括：
通过运行预置脚本，在循环的起始位置达到时，触发所述ILA核提取所述FPGA中目标模块输出的数据信号，直到提取的次数达到所述循环的次数。
在具体实施中，在一个FPGA工程中增加一个较小的ILA核不会占用太多的FPGA资源，因此，本申请实施例仍以ILA核为基础，与此同时在工程中添加一个比较大的计数器进行循环计数并将该计数器映射到ILA核中。该计数器的计数值用于确定每次循环读取的起始位置，例如，在实际调试过程中可以添加10ms的循环计数器，则该循环计数器在每次循环读取的起始位置到达时，就会触发ILA核执行提取数据的操作，直到提取的次数达到所述循环的次数。
其中，循环的次数根据待提取的数据量所确定。一个示例中，在491.52MHZ的时钟频率下，ILA核的采样深度为1024，如果需要提取1ms的数据信号，则需要触发491520/1024＝480次才能全部提取完成，也即循环的次数为480次。
运行该脚本文件，通过EDA软件可以自动保存数据文件，由于每次提取操作将会保存一个.csv数据文件，在上述示例中，循环提取480次得到480个.csv文件。为了提高处理大量.csv数据文件的效率，本申请实施例利用matlab将需要比对的数据信号的作为筛选条件，筛选得到需要比对的数据信号，然后将筛选得到的数据信号写入.txt文件中，最后将.txt文件中的数据信号与目标向量进行比对。
在本申请的一种可选实施例中，所述根据预设的触发条件，循环触发集成逻辑分析ILA核提取待测的现场可编程逻辑门阵列FPGA中目标模块输出的数据信号之前，所述方法还包括：
将通用移动通信系统UMTS无线帧作为激励源循环输入所述FPGA，以使所述FPGA的目标模块循环输出数据信号。
其中，激励源指信号的输入，用于使待测的FPGA工作并产生输出。本申请实施例在FPGA板级调试过程中，将激励源以一个UMTS(Universal Mobile TelecommunicationsSystem，通用移动通信系统)无线帧为周期循环发送，为实现自动循环提取数据并拼接数据提供条件。一个示例中，该激励源的循环周期为10ms，也即，以一个10ms的UMTS无线帧作为激励源循环输入所述FPGA。
在本申请的一种可选实施例中，所述触发所述ILA核提取所述FPGA中目标模块输出的数据信号之前，所述方法还包括：
步骤S11、设置与所述激励源的循环周期相匹配的循环计数器；
步骤S12、根据已提取的次数和所述ILA核的深度，确定所述计数器的计数值；
步骤S13、根据所述计数器的计数值确定所述循环的起始位置。
其中，ILA核的采样深度越大，一次提取的数据量越大。然而，提取的数据信号需要存储在FPGA芯片的RAM中，采样深度越大占用的资源就越多，因此，可以根据芯片的实际情况选择ILA核的采样深度。通常可以选择采用深度为1024或2048，也即，触发ILA核一次可以提取1024个或2048个波形数据。
一个示例中，在491.52MHZ的时钟频率下，ILA核的采样深度为1024，如果需要提取第2ms到第3ms的节点数据。假设以一个10ms的UMTS无线帧作为激励源循环输入所述FPGA，则可以在工程中添加一个10ms的循环计数器，因为激励源是以10ms为周期进行循环发送的，因此，设置该循环计数器的大小与激励源的循环周期相匹配。
在本示例中，脚本触发ILA核提取数据的触发条件包括：循环的起始位置和循环的次数。其中，循环的次数为491520/1024＝480次。循环的起始位置根据循环计数器的计数值所确定，该循环计数器的计数值＝i×ILA核的采样深度，i为已提取的次数，i的取值为0≤i≤479，且i为整数。
参照图2，示出了本申请的一种循环计数器的计数值的示意图。ILA核每触发一次，对应于某一时刻之后1024个时钟周期的波形数据。根据循环计数器的计数值在不同时刻触发ILA核提取波形数据，再将这些分离且连续的波形数据拼接成待观测的某个时间段的仿真结果，参照图3，示出了本申请的一种ILA核提取1ms波形数据的示意图。在本示例中，需要提取第2ms到第3ms的数据信号，通过循环计数器的计数值在不同时刻触发ILA核提取480次，每次提取的数据信号可以看作是整个数据的一个切片，在提取的次数到达循环的次数时，将提取的这些切片进行拼接，可以得到所需的1ms的数据信号。需要说明的是，最终提取的1ms的数据信号是由很多10ms的UMTS无线帧不同位置的切片拼接出来的结果，并不是同一个10ms的UMTS无线帧的波形数据。
可以理解，本申请对所述脚本的语言不加以限制。可选地，可以使用TCL(ToolCommand Language，工具命令语言)编写脚本。在上述示例中，使用TCL脚本自动提取1ms的数据信号，需触发ILA核循环提取480次，大概需要12分钟完成脚本循环提取过程，从触发到保存.csv数据文件的周期为12×60÷480＝1.5s左右，可以极大地提高提取节点数据的效率。
本申请实施例通过matlab从保存的.csv数据文件中提取需要比对的数据信号，与目标向量进行比对，若所述数据信号与所述目标向量的比对结果不匹配，则将所述数据信号以图形化界面输出。
在本申请实施例中，每次触发ILA核自动提取数据信号将会保存一个数据文件(.csv文件)，本发明实施例可以根据当前提前的次数对当前的.csv文件进行命名。
在本申请的一种可选实施例中，所述触发条件中的循环的初始值可以根据保存的第一个.csv文件的文件名进行设置，比如保存的第一个.csv文件的文件名为1036288.csv，则可以设置所述循环的初始值为：1036288/ILA的采样深度＝1036288/1024＝1012。
在本申请的一种可选实施例中，所述将所述数据信号以图形化界面输出之后，所述方法还包括：
根据图形化界面输出的数据信号，修改所述目标模块，得到修改后的目标模块。
在FPGA板级测试过程中，一旦某个结点出现问题，供用户调试的数据深度非常有限，通常为1024或2048，导致用户通常需要花费很长时间去定位节点问题到底是什么原因导致的。
本申请实施例的数据处理方法，通过脚本可以自动循环提取us级数据信号，并且自动拼接得到ms级数据信号，利用matlab对提取的数据信号进行读取以及对比处理，然后以图形化的界面输出，使得用户可以直观地查看信号之间的相对位置和信号循环的周期，进而可以减少用户定位问题的外界干扰，有助于用户快速定位问题，提高定位问题的效率和准确性。
根据图形化界面输出的数据信号，用户可以快速定位目标模块中的问题区域，进而可以修改所述目标模块，得到修改后的目标模块。需要说明的是，修改后的目标模块可以是功能实现完好的正常模块，也可能是仍然未修改完好的异常模块。因此，在对所述目标模块进行修改，得到修改后的目标模块之后，可以重新执行上述自动提取数据的过程，以验证该修改后的目标模块是否已经修改为正常模块。
在本申请的一种可选实施例中，所述修改所述目标模块，得到修改后的目标模块之后，所述方法还包括：
若所述修改后的目标模块输出的数据信号与目标向量相匹配，则继续调试下一个目标模块。
在当前目标模块修改完成之后，可以通过脚本自动提取修改后的目标模块输出的数据信号，并且与目标向量进行比对，如果修改后的目标模块输出的数据信号与目标向量相匹配，但是FPGA的当前节点输出仍然存在异常，则说明修改后的目标模块是功能实现完好的正常模块，该异常不是由当前的目标模块所导致，则继续调试下一个目标模块。
在具体实施中，一个工程的项目开发流程可以包括：项目论证、编写实施方案、模块开发、联合仿真、对比向量和板级调试等阶段。本申请实施例在对待测的FPGA进行板级调试之前，可以先进行联合仿真以初步定位并解决问题，然后再进行板级调试进行精确定位。参照图4，示出了一种应用本申请实施例的数据处理方法的项目开发流程示意图，具体步骤如下：
步骤401、项目论证；
步骤402、项目实施方案；
步骤403、程序开发；
步骤404、对待测的FPGA进行联合仿真，判断结果是否符合预期，若不符合预期，则执行步骤408，若符合预期，则执行步骤405；
步骤405、对待测的FPGA进行板级调试；
步骤406、对向量，判断提取的数据信号是否与目标向量相匹配，若匹配，则执行步骤409，否则执行步骤407；
步骤407、定位问题并修改模块，修改后返回步骤403；
步骤408、定位问题并修改模块，修改后返回步骤403；
步骤409、项目结题。
通常，联合仿真阶段可以利用EDA软件仿真所需的时间长度，能够清楚观察各个信号之间的位置关系，因此，联合仿真阶段出现的问题可以快速定位并进行改正。但是板级调试的过程中，由于ILA核的深度有限，导致定位问题较为困难。通过本申请实施例提供的上述数据处理方法，使用脚本命令进行自动循环提取数据，并且图形化输出ms级数据信号，可以极大地提高提取数据的效率，最大限度节约人力资源，并且有助于快速定位异常区域，提高定位的效率和准确性。
参照图5，示出了一种应用本申请实施例的数据处理方法进行FPGA板级调试的步骤流程图，具体步骤如下：
步骤501、板级调试；
步骤502、确定目标模块；
步骤503、脚本自动提取数据信号；
步骤504、对向量，判断提取的数据信号是否与目标向量相匹配，若匹配，则执行步骤507，否则执行步骤505；；
步骤505、将所述数据信号以图形化界面输出；
步骤506、修改目标模块，修改后返回步骤503；
步骤507、继续调试下一个目标模块。
在某个结点出现异常的情况下，本申请实施例确定该节点模块为异常模块，并且将该异常模块的前一级模块确定为目标模块，对目标模块进行调试。需要说明的是，异常模块的前一级模块可以包括多个，本申请实施例对多个前一级模块依次进行调试，直到发现问题。
综上，本申请实施例以ILA核为基础，根据预设的触发条件，自动循环触发ILA核提取待测的FPGA中目标模块输出的数据信号，将循环提取的数据信号进行拼接，保存成预置格式的数据文件；由此，可以将提取的us数据量拼接得到ms级数据量，在不增加硬件成本的情况下，可以提升提取的数据量，以及提高提取数据的效率。此外，在提取数据信号之后，还可以自动从所述数据文件中读取所述数据信号，并将所述数据信号与目标向量进行比对，如果所述数据信号与所述目标向量的比对结果不匹配，则将所述数据信号以图形化界面输出。由此，用户可以直观地查看信号之间的相对位置和信号循环的周期，进而可以减少用户定位问题的外界干扰，有助于用户快速定位问题，提高定位问题的效率和准确性。
需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请实施例并不受所描述的动作顺序的限制，因为依据本申请实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本申请实施例所必须的。
装置实施例
参照图6，示出了本申请的一种数据处理装置实施例的结构框图，所述装置具体可以包括：
数据提取模块601，用于根据预设的触发条件，循环触发集成逻辑分析ILA核提取待测的现场可编程逻辑门阵列FPGA中目标模块输出的数据信号；
数据保存模块602，用于将循环提取的数据信号进行拼接，保存成预置格式的数据文件；
数据比对模块603，用于从所述数据文件中读取所述数据信号，并将所述数据信号与目标向量进行比对；
图形输出模块604，用于若所述数据信号与所述目标向量的比对结果不匹配，则将所述数据信号以图形化界面输出。
可选地，所述触发条件包括：循环的起始位置和循环的次数；
所述数据提取模块601，具体用于通过运行预置脚本，在循环的起始位置达到时，触发所述ILA核提取所述FPGA中目标模块输出的数据信号，直到提取的次数达到所述循环的次数。
可选地，所述装置还包括：
信号输入模块，用于将通用移动通信系统UMTS无线帧作为激励源循环输入所述FPGA，以使所述FPGA的目标模块循环输出数据信号。
可选地，所述装置还包括：
计数器设置模块，用于设置与所述激励源的循环周期相匹配的循环计数器；
计数值确定模块，用于根据已提取的次数和所述ILA核的深度，确定所述计数器的计数值；
位置确定模块，用于根据所述计数器的计数值确定所述循环的起始位置。
可选地，所述装置还包括：
修改异常模块，用于根据图形化界面显示的数据信号，修改所述目标模块，得到修改后的目标模块。
可选地，所述装置还包括：
调试处理模块，用于若所述修改后的目标模块输出的数据信号与目标向量相匹配，则继续调试下一个目标模块。
可选地，所述目标模块为所述FPGA中的异常模块的前一级模块。
本申请实施例以ILA核为基础，根据预设的触发条件，自动循环触发ILA核提取待测的FPGA中目标模块输出的数据信号，将循环提取的数据信号进行拼接，保存成预置格式的数据文件；由此，可以将提取的us数据量拼接得到ms级数据量，在不增加硬件成本的情况下，可以提升提取的数据量，以及提高提取数据的效率。此外，在提取数据信号之后，还可以自动从所述数据文件中读取所述数据信号，并将所述数据信号与目标向量进行比对，如果所述数据信号与所述目标向量的比对结果不匹配，则将所述数据信号以图形化界面输出。由此，用户可以直观地查看信号之间的相对位置和信号循环的周期，进而可以减少用户定位问题的外界干扰，有助于用户快速定位问题，提高定位问题的效率和准确性。
对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
本申请的实施例还提供了一种电子设备，参见图7，包括：处理器701、存储器702以及存储在所述存储器上并可在所述处理器上运行的计算机程序7021，所述处理器执行所述程序时实现前述实施例的数据处理方法。
本申请的实施例还提供了一种可读存储介质，当所述存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行前述实施例的数据处理方法。
对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
在此提供的算法和显示不与任何特定计算机、虚拟系统或者其它设备固有相关。各种通用系统也可以与基于在此的示教一起使用。根据上面的描述，构造这类系统所要求的结构是显而易见的。此外，本申请的实施例也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本申请的实施例的内容，并且上面对特定语言所做的描述是为了披露本申请的实施例的最佳实施方式。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本申请的实施例的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本申请并帮助理解各个发明方面中的一个或多个，在上面对本申请的实施例的示例性实施例的描述中，本申请的实施例的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本申请的实施例要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本申请的实施例的单独实施例。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
本申请的实施例的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本申请的实施例的排序设备中的一些或者全部部件的一些或者全部功能。本申请的实施例还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序。这样的实现本申请的实施例的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。
应该注意的是上述实施例对本申请的实施例进行说明而不是对本申请的实施例进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本申请的实施例可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上所述仅为本申请的实施例的较佳实施例而已，并不用以限制本申请的实施例，凡在本申请的实施例的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的实施例的保护范围之内。
以上所述仅为本申请的实施例的具体实施方式，本申请的实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请的实施例揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的实施例的保护范围之内。因此，本申请的实施例的保护范围应以权利要求的保护范围为准。
Claims (14)
1.一种数据处理方法，其特征在于，所述方法包括：
在FPGA板级调试过程中，在某个节点出现异常的情况下，确定该节点模块为异常模块，并且将该异常模块的多个前一级模块依次确定为目标模块，并进行以下调试：
运行预置脚本，以根据预设的触发条件，循环触发集成逻辑分析ILA核提取待测的现场可编程逻辑门阵列FPGA中所述目标模块输出的数据信号；
将循环提取的微秒级数据信号进行拼接，得到毫秒级的数据信号，保存成预置格式的数据文件；
从所述数据文件中读取所述数据信号，并将所述数据信号与目标向量进行比对；
若所述数据信号与所述目标向量的比对结果不匹配，则将所述数据信号以图形化界面输出毫秒级板级调试波形数据。
2.根据权利要求1所述的方法，其特征在于，所述触发条件包括：循环的起始位置和循环的次数；
所述根据预设的触发条件，循环触发集成逻辑分析ILA核提取待测的现场可编程逻辑门阵列FPGA中目标模块输出的数据信号，包括：
通过运行预置脚本，在循环的起始位置达到时，触发所述ILA核提取所述FPGA中目标模块输出的数据信号，直到提取的次数达到所述循环的次数。
3.根据权利要求2所述的方法，其特征在于，所述根据预设的触发条件，循环触发集成逻辑分析ILA核提取待测的现场可编程逻辑门阵列FPGA中目标模块输出的数据信号之前，所述方法还包括：
将通用移动通信系统UMTS无线帧作为激励源循环输入所述FPGA，以使所述FPGA的目标模块循环输出数据信号。
4.根据权利要求3所述的方法，其特征在于，所述触发所述ILA核提取所述FPGA中目标模块输出的数据信号之前，所述方法还包括：
设置与所述激励源的循环周期相匹配的循环计数器；
根据已提取的次数和所述ILA核的深度，确定所述计数器的计数值；
根据所述计数器的计数值确定所述循环的起始位置。
5.根据权利要求1所述的方法，其特征在于，所述将所述数据信号以图形化界面输出之后，所述方法还包括：
根据图形化界面显示的数据信号，修改所述目标模块，得到修改后的目标模块。
6.根据权利要求5所述的方法，其特征在于，所述修改所述目标模块，得到修改后的目标模块之后，所述方法还包括：
若所述修改后的目标模块输出的数据信号与目标向量相匹配，则继续调试下一个目标模块。
7.一种数据处理装置，其特征在于，所述装置包括：
数据提取模块，用于在FPGA板级调试过程中，在某个节点出现异常的情况下，确定该节点模块为异常模块，并且将该异常模块的多个前一级模块依次确定为目标模块，并进行以下调试：
运行预置脚本，以根据预设的触发条件，循环触发集成逻辑分析ILA核提取待测的现场可编程逻辑门阵列FPGA中所述目标模块输出的数据信号；
数据保存模块，用于将循环提取的微秒级数据信号进行拼接，得到毫秒级的数据信号，保存成预置格式的数据文件；
数据比对模块，用于从所述数据文件中读取所述数据信号，并将所述数据信号与目标向量进行比对；所述目标向量为所述目标模块预期的输出数据或标准数据；所述目标模块为所述FPGA中的异常模块的前一级模块；
图形输出模块，用于若所述数据信号与所述目标向量的比对结果不匹配，则将所述数据信号以图形化界面输出毫秒级板级调试波形数据。
8.根据权利要求7所述的装置，其特征在于，所述触发条件包括：循环的起始位置和循环的次数；
所述数据提取模块，具体用于通过运行预置脚本，在循环的起始位置达到时，触发所述ILA核提取所述FPGA中目标模块输出的数据信号，直到提取的次数达到所述循环的次数。
9.根据权利要求8所述的装置，其特征在于，所述装置还包括：
信号输入模块，用于将通用移动通信系统UMTS无线帧作为激励源循环输入所述FPGA，以使所述FPGA的目标模块循环输出数据信号。
10.根据权利要求9所述的装置，其特征在于，所述装置还包括：
计数器设置模块，用于设置与所述激励源的循环周期相匹配的循环计数器；
计数值确定模块，用于根据已提取的次数和所述ILA核的深度，确定所述计数器的计数值；
位置确定模块，用于根据所述计数器的计数值确定所述循环的起始位置。
11.根据权利要求7所述的装置，其特征在于，所述装置还包括：
修改异常模块，用于根据图形化界面显示的数据信号，修改所述目标模块，得到修改后的目标模块。
12.根据权利要求11所述的装置，其特征在于，所述装置还包括：
调试处理模块，用于若所述修改后的目标模块输出的数据信号与目标向量相匹配，则继续调试下一个目标模块。
13.一种电子设备，其特征在于，包括：处理器、存储器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1-6中一个或多个所述的数据处理方法。
14.一种可读存储介质，其特征在于，当所述存储介质中的指令由电子设备的处理器执行时，使得电子设备能够执行如方法权利要求1-6中一个或多个所述的数据处理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010398885.0A CN113656236B (zh) | 2020-05-12 | 2020-05-12 | 一种数据处理方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010398885.0A CN113656236B (zh) | 2020-05-12 | 2020-05-12 | 一种数据处理方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113656236A CN113656236A (zh) | 2021-11-16 |
| CN113656236B true CN113656236B (zh) | 2024-05-28 |
Family
ID=78488809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010398885.0A Active CN113656236B (zh) | 2020-05-12 | 2020-05-12 | 一种数据处理方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113656236B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106933730A (zh) * | 2015-12-29 | 2017-07-07 | 北京国睿中数科技股份有限公司 | 基于测试框架系统的测试方法、装置和测试框架系统 |
| CN108733552A (zh) * | 2017-04-18 | 2018-11-02 | 北京大学 | 一种fpga远程调试系统及远程调试方法 |
| CN109557460A (zh) * | 2019-02-18 | 2019-04-02 | 深兰人工智能芯片研究院（江苏）有限公司 | 一种基于fpga的卷积神经网络算法的测试方法及设备 |
| CN110489297A (zh) * | 2019-08-26 | 2019-11-22 | 山东浪潮人工智能研究院有限公司 | 一种基于图形界面的fpga调试信号设置方法 |
| CN110569162A (zh) * | 2018-06-06 | 2019-12-13 | 大唐移动通信设备有限公司 | 一种通信领域中fpga的自动测试方法及装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8914681B2 (en) * | 2009-08-18 | 2014-12-16 | Lexmark International, Inc. | Integrated circuit including a programmable logic analyzer with enhanced analyzing and debugging capabilities and a method therefor |
-
2020
- 2020-05-12 CN CN202010398885.0A patent/CN113656236B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106933730A (zh) * | 2015-12-29 | 2017-07-07 | 北京国睿中数科技股份有限公司 | 基于测试框架系统的测试方法、装置和测试框架系统 |
| CN108733552A (zh) * | 2017-04-18 | 2018-11-02 | 北京大学 | 一种fpga远程调试系统及远程调试方法 |
| CN110569162A (zh) * | 2018-06-06 | 2019-12-13 | 大唐移动通信设备有限公司 | 一种通信领域中fpga的自动测试方法及装置 |
| CN109557460A (zh) * | 2019-02-18 | 2019-04-02 | 深兰人工智能芯片研究院（江苏）有限公司 | 一种基于fpga的卷积神经网络算法的测试方法及设备 |
| CN110489297A (zh) * | 2019-08-26 | 2019-11-22 | 山东浪潮人工智能研究院有限公司 | 一种基于图形界面的fpga调试信号设置方法 |
Non-Patent Citations (2)
| Title |
|---|
| FPGA片上调试方法;刘华珠;东莞理工学院学报;第1-3节 * |
| 复杂FPGA 的新型调试工具———软件逻辑分析仪;宋帷城 王 林;计算机应用与软件;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113656236A (zh) | 2021-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20080068385A (ko) | 소프트웨어 테스트 시스템, 방법 및 그 방법을 실행하기위한 프로그램이 기록된 컴퓨터로 읽을 수 있는 기록매체 | |
| CN111965530A (zh) | 一种基于jtag的fpga芯片自动化测试方法 | |
| CN109522181B (zh) | 一种分布式存储系统的性能测试方法、装置和设备 | |
| CN112506785A (zh) | Html5游戏页面登录的自动化测试方法、装置、设备和介质 | |
| CN111198811A (zh) | 一种页面自动化测试的方法、装置、电子设备及存储介质 | |
| CN107329889B (zh) | 一种c编译器自动化测试的方法 | |
| CN115684896A (zh) | 芯片可测性设计测试方法、测试平台及其生成方法及装置 | |
| CN114064503A (zh) | 一种ui自动化测试方法、装置、电子设备及存储介质 | |
| CN113656304A (zh) | 一种前端应用程序的测试方法、设备和存储介质 | |
| US20210406158A1 (en) | Systems and methods for automated device testing | |
| CN113656236B (zh) | 一种数据处理方法和装置 | |
| CN113407449A (zh) | 一种接口测试方法以及装置 | |
| CN109902001B (zh) | 对未初始化变量的检测方法及终端设备 | |
| CN115684894B (zh) | 芯片可测性设计的测试方法及测试平台 | |
| CN116756037A (zh) | 异常代码定位系统、方法、设备及计算机可读存储介质 | |
| CN115964237A (zh) | 一种针对中央处理器cpu的功能及性能测试方法及装置 | |
| CN116629173A (zh) | 网络芯片的验证方法、装置、计算机设备及存储介质 | |
| CN113238953A (zh) | Ui自动化测试方法、装置、电子设备和存储介质 | |
| CN115034165A (zh) | 一种芯片仿真验证方法、系统、设备以及存储介质 | |
| CN110795338B (zh) | 一种基于前后端交互的自动化测试方法、装置及电子设备 | |
| CN113792522A (zh) | 仿真验证方法、装置及计算设备 | |
| CN100389425C (zh) | 实现数模混合型集成电路验证的方法及装置 | |
| CN112667487A (zh) | 一种Linux下使用Python脚本执行FIO性能测试的方法及装置 | |
| CN112035356A (zh) | 一种web应用兼容性的自动化测试方法及系统 | |
| CN115616387B (zh) | 一种基于芯片的控制信号校准方法、系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |