CN113644173A - 半导体外延结构及其制备方法、led芯片 - Google Patents
半导体外延结构及其制备方法、led芯片 Download PDFInfo
- Publication number
- CN113644173A CN113644173A CN202110786164.1A CN202110786164A CN113644173A CN 113644173 A CN113644173 A CN 113644173A CN 202110786164 A CN202110786164 A CN 202110786164A CN 113644173 A CN113644173 A CN 113644173A
- Authority
- CN
- China
- Prior art keywords
- layer
- doping
- current spreading
- semiconductor
- epitaxial structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 109
- 238000002360 preparation method Methods 0.000 title abstract description 11
- 230000007480 spreading Effects 0.000 claims abstract description 131
- 238000003892 spreading Methods 0.000 claims abstract description 131
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 11
- 230000000694 effects Effects 0.000 description 13
- 230000009286 beneficial effect Effects 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 9
- 238000005530 etching Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- WUUZKBJEUBFVMV-UHFFFAOYSA-N copper molybdenum Chemical compound [Cu].[Mo] WUUZKBJEUBFVMV-UHFFFAOYSA-N 0.000 description 1
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical group [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种半导体外延结构及其制备方法、LED芯片，所述半导体外延结构包括：生长衬底，具有相对设置的第一表面和第二表面；第一电流扩展层，设置于生长衬底的第一表面的上方；外延层，设置于第一电流扩展层的表面，且外延层依次包括第一半导体层、有源层和第二半导体层；第二电流扩展层，设置于第二半导体层的上方；其中，第一电流扩展层包括交替设置的第一掺杂层和第二掺杂层，第一掺杂层的掺杂浓度大于第二掺杂层的掺杂浓度。在本发明中，第一电流扩展层高低浓度的掺杂层的交替设置，有利于电流扩展，进而提高芯片的抗静电性能。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种半导体外延结构及其制备方法、LED芯片。
背景技术
发光二极管(Light Emitting Diode)是一种能将电能直接转换为光能的半导体器件，属于固态冷光源。LED固有物理特性使其能够在低电压/电流下工作，具有发光效率高、体积小、寿命长、节能等特点。因此，LED现已成为交通显示、医疗照明、军事通信等领域的核心发光器件。目前，随着多年的技术研究开发，红光LED芯片技术日渐成熟。
红光LED芯片一般由AlGaInP四元材料制备而成，红光LED的外延技术主要是GaAs衬底上外延生长AlGaInP材料。由于AlGaInP与GaAs之间的晶格匹配度较好，因此外延生长过程中产生的位错较少，AlGaInP材料内部的量子效率超过95％。但是，目前红光外延结构由于电流横向扩展较差容易产生电流拥挤效应，这既制约发光面积的利用率又导致芯片局部温度升高，加快芯片的老化速度；并且，电子流未经扩展直接流入有源层，也不利于红光LED的抗静电性及器件的使用，尤其对于mini结构的LED芯片，由于产品尺寸较小，对于电流的扩展能力和抗静电性能的要求更高。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体外延结构及其制备方法、LED芯片，以避免电流横向扩展较差的问题，提升芯片的抗静电性能及使用寿命。
为了实现上述目的及其他相关目的，本发明提供一种半导体外延结构，包括：生长衬底，具有相对设置的第一表面和第二表面；
第一电流扩展层，设置于生长衬底的第一表面的上方；
半导体外延层，设置于第一电流扩展层的上方，且外延层依次包括第一半导体层、有源层和第二半导体层；
第二电流扩展层，设置于第二半导体层的上方；
其中，第一电流扩展层包括交替设置的第一掺杂层和第二掺杂层，第一掺杂层的掺杂浓度大于第二掺杂层的掺杂浓度。
可选地，第一掺杂层的掺杂浓度大于等于第二掺杂层的掺杂浓度的3倍。
可选地，第一电流扩展层的厚度介于2μm～6μm。
可选地，第一掺杂层与第二掺杂层的厚度比例介于3：1～6：1。
可选地，第一掺杂层和第二掺杂层的交替周期介于2～20。
可选地，第一掺杂层的浓度范围介于1E18 atoms/cm3～1E19 atoms/cm3。
可选地，第一电流扩展层的材料包括(AlXGa1-X)YIn1-YP，其中0≤X≤1，0≤Y≤1。
可选地，第一电流扩展层的材料包括AlXGa1-XAs，其中0.45≤X≤1。
可选地，第一掺杂层和第二掺杂层的材料组成相同。
可选地，第一掺杂层和第二掺杂层的材料组成不同。
可选地，第二电流扩展层的厚度介于8μm～10μm。
可选地，第二电流扩展层的掺杂浓度介于2E18 atoms/cm3～5E21 atoms/cm3。
可选地，第二电流扩展层的材料包括GaP材料。
可选地，所述半导体外延结构辐射红光。
本发明还提供一种LED芯片，包括：
基板，具有相对设置的第一表面和第二表面；
第二电流扩展层，位于键合衬底的上方；
外延层，位于第二电流扩展层的上方，外延层在第二电流扩展层的表面依次包括第二半导体层、有源层和第一半导体层；
第一电流扩展层，位于第一半导体层的上方，并且，第一电流扩展层包括交替设置的第一掺杂层和第二掺杂层，第一掺杂层的掺杂浓度大于第二掺杂层的掺杂浓度。
可选地，第一掺杂层的掺杂浓度大于等于第二掺杂层的掺杂浓度的3倍。
可选地，第一掺杂层与第二掺杂层的厚度比例介于3：1～6：1。
可选地，第二电流扩展层的厚度介于8μm～10μm。
可选地，第二电流扩展层的掺杂浓度介于2E18 atoms/cm3～5E21 atoms/cm3。
可选地，LED芯片的面积为90000μm2以下。
本发明还提供一种半导体外延结构的制备方法，包括：
提供一生长衬底，生长衬底具备相对设置的第一表面和第二表面；
在生长衬底的第一表面上形成第一电流扩展层，第一电流扩展层包括交替设置的第一掺杂层和第二掺杂层，其中，第一掺杂层的掺杂浓度大于第二掺杂层的掺杂浓度；
在第一电流扩展层的表面上形成外延层，外延层依次形成第一半导体层、有源层和第二半导体层；
在第二半导体层的上方形成第二电流扩展层。
与现有技术相比，本发明所述的半导体外延结构及其制备方法、LED芯片至少具备如下有益效果：
本发明所述的外延结构包括生长衬底，位于生长衬底上方的第一电流扩展层、位于第一电流扩展层上方的外延层以及位于外延层上方的第二电流扩展层。其中，外延层依次包括第一半导体层、有源层和第二半导体层。第一电流扩展层包括交替设置的第一掺杂层和第二掺杂层，第一掺杂层的掺杂浓度大于第二掺杂层的掺杂浓度。第一掺杂层的掺杂浓度较大，有利于电流快速向下层传递，而第二掺杂层的掺杂浓度相对较小，能够对上层掺杂层传递下的电流往边缘区域扩展，因而本发明有利于电流扩展，提高外延结构的抗静电性能。
进一步地，在外延层的第二半导体层的表面上还设置有第二电流扩展层，将第二电流扩展层的厚度设置在8μm～10μm，掺杂浓度介于2E18 atoms/cm3～5E21 atoms/cm3，能够增加电流扩展能力，提高半导体外延结构的抗静电能力。
本发明所述的半导体外延结构的制备方法、LED芯片包括上述半导体外延结构，同样能够增强电流扩展层的电流扩展能力，有助于芯片的抗静电性能。
附图说明
图1为现有技术中半导体外延结构的结构示意图。
图2为本发明实施例1中所述半导体外延结构的结构示意图。
图3为图2中的第一电流扩展层的结构放大图。
图4为本发明实施例2中所述LED芯片的结构示意图。
图5为本发明实施例2中所述LED芯片的结构示意图。
图6为本发明实施例3中所述半导体外延结构的制备方法的流程图。
图7为本发明实施例4中所述LED芯片的制备方法的流程图。
附图标记列表：
100 衬底
200 缓冲层
300 刻蚀截止层
400 欧姆接触层
500 第一电流扩展层
501 第一掺杂层
502 第二掺杂层
600 外延层
601 第一半导体层
602 有源层
603 第二半导体层
700 第二电流扩展层
800 金属键合层
900 键合衬底
1001 第一电极
1002 第二电极
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
须知，本发明实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可随意的改变，且其组件布局形态也可能更为复杂。说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
图1提供一种半导体外延结构，该外延结构依次包括生长衬底100、缓冲层200、刻蚀截止层300、欧姆接触层400、第一电流扩展层500、第一半导体层601、有源层602、第二半导体层603及第二电流扩展层700，该外延结构中第一电流扩展层500设置为掺杂浓度均匀的掺杂层。由于第一电流扩展层500内的掺杂浓度均匀，电流会直接流入至有源层602，因而电流无法得到有效的横向扩展，产品的抗静电能力较差。
为了提高LED芯片的电流扩展能力，有效增加电流扩展，提高芯片的抗静电性能，本发明提供一种半导体外延结构及其制备方法、LED芯片及其制备方法。
实施例1
本实施例提供一种半导体外延结构，参照图2及图3，该外延结构包括：生长衬底100，具有相对设置的第一表面和第二表面；第一电流扩展层500，设置于生长衬底100的第一表面的上方；外延层600，设置于第一电流扩展层500的表面，且外延层600依次包括第一半导体层601、有源层602和第二半导体层603；第二电流扩展层700，设置于第二半导体603的上方。其中，第一电流扩展层500包括交替设置的第一掺杂层501和第二掺杂层502，第一掺杂层501的掺杂浓度大于第二掺杂层502的掺杂浓度。由于第一掺杂层501的掺杂浓度较大，有利于电流快速向下层传递，而第二掺杂层502的掺杂浓度相对较小，能够对上层掺杂层传递下的电流往边缘区域横向扩展，因而本实施例的第一电流扩展层500中高低浓度的掺杂层的交替设置，有利于电流扩展，进而提高外延结构的抗静电性能。
具体地，参照图2，生长衬底100的材料包括但不限于GaAs，在本实施例中以GaAs生长衬底100为例。第一电流扩展层500设置于生长衬底100第一表面的上方。可选地，在生长衬底100与第一电流扩展层500之间还依次设置有缓冲层200、刻蚀截止层300、欧姆接触层400；其中，由于缓冲层200的晶格质量相对衬底100晶格质量好，因而，在衬底100上生长缓冲层200有利于消除衬底100晶格缺陷对外延层的影响；刻蚀截止层300用于后期步骤化学刻蚀的截止层，欧姆接触层400用于形成良好的欧姆接触。在本实施例中，刻蚀截止层300为N型刻蚀截止层300，材料为N-GaInP，欧姆接触层400为N型欧姆接触层，材料为N-GaAs。上述各个层均掺杂有一定浓度的硅。
参照图2，第一电流扩展层500设置于欧姆接触层400的表面。参照图3，该第一电流扩展层500包括交替设置的第一掺杂层501和第二掺杂层502，第一掺杂层501的掺杂浓度大于第二掺杂层502的浓度。可选地，将第一掺杂层501的掺杂浓度设置为第二掺杂层502的掺杂浓度的3倍以上，能够获得更优的电流的扩展效果。在本实施例中，第一掺杂层501的掺杂浓度为第二掺杂层502的掺杂浓度的3倍。一般地，较厚的电流扩展层会吸光，致使出光效率低，较薄的电流扩展层则不利于电流的扩展。将第一电流扩展层500的厚度设置为2μm以上，能够确保较好的电流扩展效果。可选地，第一电流扩展层500的厚度介于2μm～6μm，在本实施例中，第一电流扩展层500的厚度为3～4μm。掺杂浓度较高的第一掺杂层501及掺杂浓度较低第二掺杂层502的厚度占比以及浓度差也是影响电流扩展效果的重要因素。在本实施例中，第一掺杂层501的厚度大于第二掺杂层502的厚度，由此，掺杂浓度较高的第一掺杂层501能够保证电流快速向下传导，掺杂浓度较低的第二掺杂层502能够有效的分散将电流扩展至边缘区域，保证良好的电流扩展效果。可选地，第一掺杂层501与第二掺杂层502的比例介于3:1～6:1。具体地，第一掺杂层501的总厚度为2μm，第二掺杂层502的总厚度为1μm。可选地，第一电流扩展层500中第一掺杂层501和第二掺杂层502的交替周期为2个周期以上，20个周期以下。在本实施例中，第一电流扩展层500中第一掺杂层501和第二掺杂层502的交替周期优选为6～10个。该种设置更有利于电流均匀扩展至各个层中，有助于半导体外延结构的发光效率。可选地，第一电流扩展层500的材料为(AlXGa1-X)YIn1-YP，其中0≤X≤1，0≤Y≤1；或者是AlXGa1-XAs，其中0.45≤X≤1。在本实施例中，第一电流扩展层500的材料为(Al0.6Ga0.4)0.5In0.5P，其中第一掺杂层501和第二掺杂层502的材料可以相同，也可以不同。
参照图2，在第一电流扩展层500的表面形成有外延层600，该外延层600依次包括第一半导体层601、有源层602和第二半导体层603，在本实施例中，第一半导体层601为N型限制层，材料为N-AlGaInP，可以提供进行复合发光的电子；第二半导体层603为P型限制层，材料为P-AlGaInP，可以提供进行复合发光的空穴。有源层为单量子阱或多量子阱，其材料组成为AlGaInP，可以进行电子和空穴的复合发光，在本实施例中，半导体外延结构辐射红光。
在外延层600的第二半导体层603表面上还设置有第二电流扩展层700，参照图2，第二电流扩展层700的厚度设置介于8μm～10μm，掺杂浓度介于2E18 atoms/cm3～5E21atoms/cm3。较厚的电流扩展层会吸光，致使出光效率低，较薄的电流扩展层则不利于电流的扩展，本实施例中的厚度及浓度设置能够兼顾电流扩展层吸光效果和电流扩展效果，能够获得抗静电能力良好的半导体外延结构。在本实施例中，第二电流扩展层700为P型电流扩展层，材料为GaP。
本实施例中所述的半导体外延结构中包括交替设置有第一掺杂层和第二掺杂层的第一电流扩展层，该第一掺杂层的掺杂浓度大于第二掺杂层的掺杂浓度，能够有效提升电流扩展层的扩展能力，提升半导体外延结构的抗静电性能。第二电流扩展层的厚度及掺杂浓度的设置，能够进一步提高第二电流扩展层的电流扩展能力，提高抗静电性能。
实施例2
本实施例提供一种LED芯片，参照图3、图4及图5，该LED芯片包括：基板900，具有相对设置的第一表面和第二表面；第二电流扩展层700，位于基板900的上方；外延层600，位于第二电流扩展层700的上方，外延层600在第二电流扩展层700的表面依次包括第二半导体层603、有源层602和第一半导体层601；第一电流扩展层500，位于第一半导体层601的上方，并且，第一电流扩展层500包括交替设置的第一掺杂层501和第二掺杂层502，第一掺杂层501的掺杂浓度大于第二掺杂层502的掺杂浓度。
具体地，参照图4或图5，基板900包括但不限于Mo衬底、Cu衬底、SiC衬底、Ge衬底、钼铜衬底、钨铜衬底或蓝宝石衬底，当第二电极1002形成于基板900的第二表面上时，基板900为导电衬底。
为了实现键合，在基板900的第一表面上还设置有金属键合层800。可选地，金属键合层800为Au或者In。
第二电流扩展层700位于金属键合层800的上方。在本实施例中，第二电流扩展层700为P型电流扩展层，材料为GaP。第二电流扩展层700的厚度设置介于8μm～10μm，掺杂浓度介于2E18 atoms/cm3～5E21 atoms/cm3。较厚的电流扩展层会吸光，致使出光效率低，较薄的电流扩展层则不利于电流的扩展，本实施例中的厚度及浓度设置能够兼顾电流扩展层吸光效果和电流扩展效果，能够获得抗静电能力良好的LED芯片。
外延层600设置于第二电流扩展层700的上方，外延层600在第二电流扩展层700的表面依次包括第二半导体层603、有源层602和第一半导体层601；该外延层600依次包括第二半导体层603、有源层602和第一半导体层601，在本实施例中，第一半导体层601为N型层，材料为N-AlGaInP；第二半导体层603为P型层，材料为N-AlGaInP。
第一电流扩展层500设置于欧姆接触层400的表面。参照图3，该第一电流扩展层500包括交替设置的第一掺杂层501和第二掺杂层502，第一掺杂层501的掺杂浓度大于第二掺杂层502的浓度。可选地，将第一掺杂层501的掺杂浓度设置为第二掺杂层502的掺杂浓度的3倍以上，能够获得更优的电流的扩展效果。在本实施例中，第一掺杂层501的掺杂浓度为第二掺杂层502的掺杂浓度的3倍。一般地，较厚的电流扩展层会吸光，致使出光效率低，较薄的电流扩展层则不利于电流的扩展。将第一电流扩展层500的厚度设置为2μm以上，能够确保较好的电流扩展效果。可选地，第一电流扩展层500的厚度介于2μm～6μm，在本实施例中，第一电流扩展层500的厚度为3～4μm。掺杂浓度较高的第一掺杂层501及掺杂浓度较低第二掺杂层502的厚度占比以及浓度差也是影响电流扩展效果的重要因素。在本实施例中，第一掺杂层501的厚度大于第二掺杂层502的厚度，由此，掺杂浓度较高的第一掺杂层501能够保证电流快速向下传导，掺杂浓度较低的第二掺杂层502能够有效的分散将电流扩展至边缘区域，保证良好的电流扩展效果。可选地，第一掺杂层501与第二掺杂层502的比例介于3:1～6:1。具体地，第一掺杂层501的总厚度为2μm，第二掺杂层502的总厚度为1μm。可选地，第一电流扩展层500中第一掺杂层501和第二掺杂层502的交替周期为2个周期以上，20个周期以下。在本实施例中，第一电流扩展层500中第一掺杂层501和第二掺杂层502的交替周期优选为6～10个。该种设置更有利于电流均匀扩展至各个层中，有助于半导体外延结构的发光效率。可选地，第一电流扩展层500的材料为(AlXGa1-X)YIn1-YP，其中0≤X≤1，0≤Y≤1；或者是AlXGa1-XAs，其中0.45≤X≤1。在本实施例中，第一电流扩展层500的材料为(Al0.6Ga0.4)0.5In0.5P，其中第一掺杂层501和第二掺杂层502的材料可以相同，也可以不同。
欧姆接触层400设置于第一电流扩展层500的上方。可选地，欧姆接触层400的材料为N-GaAs，用于形成欧姆接触。
可选地，在欧姆接触层400的上方还形成有第一电极1001，在本实施例中，第一电极1001为N电极。参照图4，在基板900的第二表面上形成有第二电极1002，此时，形成垂直型的芯片结构。在一些实施例中，在外延层600上刻蚀有台阶结构，该台阶结构暴露第二电流扩展层700，在台阶结构上暴露的第二电流扩展层700上形成第二电极1002，形成水平型的芯片结构，如图5所示。可选地，第二电极1002形成为P电极。在本实施例中，LED芯片为mini结构的芯片，例如，LED芯片的面积为90000μm2以下。该mini结构的芯片主要应用于显屏产品中，可保证产品具有较好的抗静电性能，提升产品的使用寿命。
本实施例中所述的LED芯片包括交替设置有第一掺杂层和第二掺杂层的第一电流扩展层，该第一掺杂层的掺杂浓度大于第二掺杂层的掺杂浓度，能够提升有效电流扩展层的扩展能力，提升LED芯片的抗静电性能。经测试，其LED芯片的抗静电能力至少提升500V。并且，将LED芯片中的第二电流扩展层厚度设置介于8μm～10μm，掺杂浓度介于2E18 atoms/cm3～5E21 atoms/cm3，能够进一步提升芯片的抗静电能力，经测试，该LED芯片的抗静电性能至少能提升300V。
实施例3
本实施例提供一种半导体外延结构的制备方法，参照图6，包括以下步骤：
S101：提供一生长衬底，该生长衬底具有相对设置的第一表面和第二表面；
参照图2，提供一生长衬底100，生长衬底100的材料包括但不限于GaAs，在本实施例中以GaAs生长衬底100为例。
参照图2，在生长衬底100的第一表面上依次形成缓冲层200、刻蚀截止层300、欧姆接触层400，具体地可以采用化学气相沉积的方法依次沉积。其中，刻蚀截止层300为N型刻蚀截止层300，材料为N-GaInP；欧姆接触层400的材料为N-GaAs。
S102：在生长衬底的第一表面上形成包括交替设置的第一掺杂层和第二掺杂层的第一电流扩展层，第一掺杂层的掺杂浓度大于第二掺杂层的掺杂浓度；
参照图2或图3，在生长衬底100的第一表面上的欧姆接触层400上沉积第一电流扩展层500。具体地，在沉积时，将反应源及掺杂源同时通入至反应腔室内，控制通入掺杂源的气体流量，形成掺杂浓度较高的第一掺杂层501及掺杂浓度较低的第二掺杂层502。在本实施例中，反应源为携带有Al/Ga/In的反应气体以及PH3，掺杂源为Si2H6。
S103：在第一电流扩展层的表面上形成外延层，外延层依次形成第一半导体层、有源层和第二半导体层。
参照图2，采用化学气相沉积法在第一电流扩展层500的表面上形成外延层600，外延层600依次形成第一半导体层601、有源层602和第二半导体层603。
S104：在第二半导体层的上方形成第二电流扩展层。
参照图2，在形成外延层600之后，在外延层600的第二半导体层603的表面沉积第二电流扩展层700，将第二电流扩展层700的厚度沉积至8μm～10μm，并且在沉积过程中同时通入掺杂源，使得第二电流扩展层700的掺杂浓度介于2E18 atoms/cm3～5E21 atoms/cm3。在本实施例中第二电流扩展层700为P型电流扩展层，材料为GaP，获得如图2所示的半导体外延结构。
本实施例所述的半导体外延结构的制备方法包括实施例1中的半导体外延结构，同样能够增强电流扩展层的电流扩展能力，有助于提升半导体外延结构的抗静电性能。
实施例4
本实施例提供一种LED芯片的制备方法，参照图7，其与实施例3的相同之处在此不再一一赘述，其不同之处在于，本实施例还包括：
S105：在第二电流扩展层的表面上形成基板，然后去除生长衬底。
具体地，在形成的第二电流扩展层700上形成金属键合层800，并将金属键合层800键合至基板900的第一表面上。
采用机械研磨方式去除对生长衬底100进行减薄，并采用湿法刻蚀的方式去除生长衬底100及缓冲层200，刻蚀停止在刻蚀截止层300，再次采用湿法刻蚀的方法去除刻蚀截止层300，露出欧姆接触层400。
在欧姆接触层400上采用蒸镀或溅射的方式制备第一电极1001。
在基板900的第二表面上制备第二电极1002，获得如图4所示的芯片结构。在一些实施例中，还包括刻蚀第一电流扩展层500及外延层600形成台阶结构，该台阶结构暴露第二电流扩展层700，在暴露的第二电流扩展层700形成第二电极1002，参照图5。
本实施例所述的LED芯片的制备方法包括实施例1中的半导体外延结构，同样能够增强电流扩展层的电流扩展能力，有助于提升半导体外延结构的抗静电性能。
综上，本发明所述的外延结构包括生长衬底，位于生长衬底上方的第一电流扩展层、位于第一电流扩展层上方的外延层以及位于外延层上方的第二电流扩展层。其中，外延层依次包括第一半导体层、有源层和第二半导体层。第一电流扩展层包括交替设置的第一掺杂层和第二掺杂层，第一掺杂层的掺杂浓度大于第二掺杂层的掺杂浓度。第一掺杂层的掺杂浓度较大，有利于电流快速向下层传递，而第二掺杂层的掺杂浓度相对较小，能够对上层掺杂层传递下的电流往边缘区域扩展，因而本发明有利于电流扩展，提高外延结构的抗静电性能。
进一步地，在外延层的第二半导体层的表面上设置有第二电流扩展层，将第二电流扩展层的厚度设置在8μm～10μm，掺杂浓度介于2E18 atoms/cm3～5E21 atoms/cm3，通过加厚第二电流扩展层的厚度和掺杂浓度能够增加电流扩展能力，提高半导体外延结构的抗静电能力。
本发明所述的半导体外延结构的制备方法、LED芯片及其制备方法包括上述半导体外延结构，同样能够增强电流扩展层的电流扩展能力，有助于提升芯片的抗静电性能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (21)
1.一种半导体外延结构，其特征在于，包括：
生长衬底，具有相对设置的第一表面和第二表面；
第一电流扩展层，设置于所述生长衬底的第一表面的上方；
半导体外延层，设置于所述第一电流扩展层的上方，且所述外延层依次包括第一半导体层、有源层和第二半导体层；
第二电流扩展层，设置于所述第二半导体层的上方；
其中，所述第一电流扩展层包括交替设置的第一掺杂层和第二掺杂层，所述第一掺杂层的掺杂浓度大于所述第二掺杂层的掺杂浓度。
2.根据权利要求1所述的半导体外延结构，其特征在于，所述第一掺杂层的掺杂浓度大于等于所述第二掺杂层的掺杂浓度的3倍。
3.根据权利要求1所述的半导体外延结构，其特征在于，所述第一电流扩展层的厚度介于2μm～6μm。
4.根据权利要求1所述的半导体外延结构，其特征在于，所述第一掺杂层与所述第二掺杂层的厚度比例介于3：1～6：1。
5.根据权利要求1所述的半导体外延结构，其特征在于，所述第一掺杂层和所述第二掺杂层的交替周期介于2～20。
6.根据权利要求1所述的半导体外延结构，其特征在于，所述第一掺杂层的浓度范围介于1E18atoms/cm3～1E19atoms/cm3。
7.根据权利要求1所述的半导体外延结构，其特征在于，所述第一掺杂层和第二掺杂层由相同的材料组成。
8.根据权利要求1所述的半导体外延结构，其特征在于：所述第一掺杂层和第二掺杂层由不同的材料组成。
9.根据权利要求1所述的半导体外延结构，其特征在于，所述第一电流扩展层的材料包括(AlXGa1-X)YIn1-YP，其中0≤X≤1，0≤Y≤1。
10.根据权利要求1所述的半导体外延结构，其特征在于，所述第一电流扩展层的材料包括AlXGa1-XAs，其中0.45≤X≤1。
11.根据权利要求1所述的半导体外延结构，其特征在于，所述第二电流扩展层的厚度介于8μm～10μm。
12.根据权利要求11所述的半导体外延结构，其特征在于，所述第二电流扩展层的掺杂浓度介于2E18atoms/cm3～5E21atoms/cm3。
13.根据权利要求1所述的半导体外延结构，其特征在于，所述第二电流扩展层的材料包括GaP材料。
14.根据权利要求1所述的半导体外延结构，其特征在于，所述半导体外延结构辐射红光。
15.一种LED芯片，其特征在于，包括：
基板，具有相对设置的第一表面和第二表面；
第二电流扩展层，位于所述键合衬底的上方；
外延层，位于所述第二电流扩展层的上方，所述外延层在所述第二电流扩展层的表面依次包括第二半导体层、有源层和第一半导体层；
第一电流扩展层，位于所述第一半导体层的上方，并且，所述第一电流扩展层包括交替设置的第一掺杂层和第二掺杂层，所述第一掺杂层的掺杂浓度大于所述第二掺杂层的掺杂浓度。
16.根据权利要求15所述的LED芯片，其特征在于，所述第一掺杂层的掺杂浓度大于等于所述第二掺杂层的掺杂浓度的3倍。
17.根据权利要求15所述的LED芯片，其特征在于，所述第一掺杂层的厚度与所述第二掺杂层的厚度比例介于3：1～6：1。
18.根据权利要求15所述的LED芯片，其特征在于，所述第二电流扩展层的厚度介于8μm～10μm。
19.根据权利要求18所述的LED芯片，其特征在于，所述第二电流扩展层的掺杂浓度介于2E18atoms/cm3～5E21atoms/cm3。
20.根据权利要求15所述的LED芯片，其特征在于，所述LED芯片的面积为90000μm2以下。
21.一种半导体外延结构的制备方法，其特征在于，包括：
提供一生长衬底，所述生长衬底具备相对设置的第一表面和第二表面；
在所述生长衬底的第一表面上形成第一电流扩展层，所述第一电流扩展层包括交替设置的第一掺杂层和第二掺杂层，其中，所述第一掺杂层的掺杂浓度大于所述第二掺杂层的掺杂浓度；
在所述第一电流扩展层的表面上形成外延层，所述外延层依次形成第一半导体层、有源层和第二半导体层；
在所述第二半导体层的上方形成第二电流扩展层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110786164.1A CN113644173A (zh) | 2021-07-12 | 2021-07-12 | 半导体外延结构及其制备方法、led芯片 |
| US17/861,790 US20230016028A1 (en) | 2021-07-12 | 2022-07-11 | Semiconductor light-emitting component and light-emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110786164.1A CN113644173A (zh) | 2021-07-12 | 2021-07-12 | 半导体外延结构及其制备方法、led芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113644173A true CN113644173A (zh) | 2021-11-12 |
Family
ID=78417095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110786164.1A Pending CN113644173A (zh) | 2021-07-12 | 2021-07-12 | 半导体外延结构及其制备方法、led芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113644173A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114156383A (zh) * | 2021-12-03 | 2022-03-08 | 扬州乾照光电有限公司 | 半导体器件及其制作方法 |
| CN114256393A (zh) * | 2021-12-03 | 2022-03-29 | 重庆康佳光电技术研究院有限公司 | 红光二极管外延结构及其制备方法、红光二极管 |
| CN114420814A (zh) * | 2022-04-01 | 2022-04-29 | 江西兆驰半导体有限公司 | 一种led外延片、外延生长方法及led芯片 |
| CN114975708A (zh) * | 2022-08-02 | 2022-08-30 | 江西兆驰半导体有限公司 | 一种正装红黄光led芯片及其制备方法 |
| CN116364827A (zh) * | 2023-05-29 | 2023-06-30 | 江西兆驰半导体有限公司 | 一种mini LED及其制备方法 |
| CN114156383B (zh) * | 2021-12-03 | 2024-06-21 | 扬州乾照光电有限公司 | 半导体器件及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183930A (ja) * | 2003-11-26 | 2005-07-07 | Sanken Electric Co Ltd | 半導体発光素子及びその製造方法 |
| JP2014175512A (ja) * | 2013-03-11 | 2014-09-22 | Stanley Electric Co Ltd | 半導体発光装置 |
| CN106384771A (zh) * | 2016-10-25 | 2017-02-08 | 华灿光电（浙江）有限公司 | AlGaInP基发光二极管外延片、芯片及制备方法 |
-
2021
- 2021-07-12 CN CN202110786164.1A patent/CN113644173A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183930A (ja) * | 2003-11-26 | 2005-07-07 | Sanken Electric Co Ltd | 半導体発光素子及びその製造方法 |
| JP2014175512A (ja) * | 2013-03-11 | 2014-09-22 | Stanley Electric Co Ltd | 半導体発光装置 |
| CN106384771A (zh) * | 2016-10-25 | 2017-02-08 | 华灿光电（浙江）有限公司 | AlGaInP基发光二极管外延片、芯片及制备方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114156383A (zh) * | 2021-12-03 | 2022-03-08 | 扬州乾照光电有限公司 | 半导体器件及其制作方法 |
| CN114256393A (zh) * | 2021-12-03 | 2022-03-29 | 重庆康佳光电技术研究院有限公司 | 红光二极管外延结构及其制备方法、红光二极管 |
| CN114256393B (zh) * | 2021-12-03 | 2023-07-14 | 重庆康佳光电技术研究院有限公司 | 红光二极管外延结构及其制备方法、红光二极管 |
| CN114156383B (zh) * | 2021-12-03 | 2024-06-21 | 扬州乾照光电有限公司 | 半导体器件及其制作方法 |
| CN114420814A (zh) * | 2022-04-01 | 2022-04-29 | 江西兆驰半导体有限公司 | 一种led外延片、外延生长方法及led芯片 |
| CN114975708A (zh) * | 2022-08-02 | 2022-08-30 | 江西兆驰半导体有限公司 | 一种正装红黄光led芯片及其制备方法 |
| CN116364827A (zh) * | 2023-05-29 | 2023-06-30 | 江西兆驰半导体有限公司 | 一种mini LED及其制备方法 |
| CN116364827B (zh) * | 2023-05-29 | 2023-08-29 | 江西兆驰半导体有限公司 | 一种mini LED及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113644173A (zh) | 半导体外延结构及其制备方法、led芯片 | |
| CN102097560B (zh) | 具有复合式双电流扩展层的氮化物发光二极管 | |
| CN100394621C (zh) | 氮化镓基发光二极管芯片的制造方法 | |
| CN102738334B (zh) | 具有电流扩展层的发光二极管及其制作方法 | |
| KR101064006B1 (ko) | 발광소자 | |
| KR101712049B1 (ko) | 발광 소자 | |
| KR101134731B1 (ko) | 발광소자 및 그 제조방법 | |
| JP2009514197A (ja) | Ｎ極性ＩｎＧａＡｌＮ表面のための電極を備えた半導体発光デバイス | |
| TW200525783A (en) | Light-emitting semiconductor device and method of fabrication | |
| CN103066176A (zh) | 氮化物半导体发光装置 | |
| TWI493747B (zh) | 發光二極體及其形成方法 | |
| CN114843384A (zh) | 一种发光二极管的外延结构及其制备方法 | |
| KR100770440B1 (ko) | 질화물 반도체 발광소자 | |
| KR100661960B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
| CN113571612B (zh) | Led外延结构及其应用以及包含该结构的发光二极管及其制备方法 | |
| CN108550669B (zh) | 氮化物半导体结构及半导体发光元件 | |
| WO2017101522A1 (zh) | 发光二极管及其制作方法 | |
| CN114038969B (zh) | 一种led外延结构及led芯片 | |
| CN112768576B (zh) | 一种发光二极管及制备方法 | |
| US6875995B2 (en) | Heterogeneous bandgap structures for semiconductor devices and manufacturing methods therefor | |
| CN113793887A (zh) | Led外延结构及其制备方法、led芯片及其制备方法 | |
| CN212542467U (zh) | 一种高亮度led | |
| KR20130011918A (ko) | 반도체 발광소자 | |
| CN115986023B (zh) | 一种外延片及包含该外延片的发光二极管 | |
| KR20130127209A (ko) | 질화갈륨계 반도체 발광소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |