CN113630152B - 引导式数字抗截获抗干扰装置及方法 - Google Patents
引导式数字抗截获抗干扰装置及方法 Download PDFInfo
- Publication number
- CN113630152B CN113630152B CN202111179529.0A CN202111179529A CN113630152B CN 113630152 B CN113630152 B CN 113630152B CN 202111179529 A CN202111179529 A CN 202111179529A CN 113630152 B CN113630152 B CN 113630152B
- Authority
- CN
- China
- Prior art keywords
- signal
- module
- unit
- signals
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7097—Interference-related aspects
- H04B1/71—Interference-related aspects the interference being narrowband interference
- H04B1/7101—Interference-related aspects the interference being narrowband interference with estimation filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
- H04B1/1036—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal with automatic suppression of narrow band noise or interference, e.g. by using tuneable notch filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7097—Interference-related aspects
- H04B1/71—Interference-related aspects the interference being narrowband interference
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Noise Elimination (AREA)
Abstract
本发明公开了一种引导式数字抗截获抗干扰装置及方法,包括正交接收模块、空域对消模块、扩频码同步模块、时域对消模块、参考信号提取模块和正交发射模块;在接收端提取引导信号作为参考信号,利用矩阵求逆法周期性更新空域合并权值,在不知道干扰和信号方向的情况下,在通信电台接收天线的方向图上对干扰进行精确的零陷,抑制各类外部强干扰;利用时域对消技术,将参考提取模块的输出信号作为参考信号,进一步抑制残余外部强干扰以及发射端引入的扩频码信号,恢复有用信号送给接收机;完成两级干扰对消,插损小、动态范围大、对消速度快、干扰抑制算法推广性强,两级有参考对消也保证了通信质量,信号处理实时性好。
Description
技术领域
本发明属于通信抗干扰技术领域,具体涉及一种引导式数字抗截获抗干扰装置及方法。
背景技术
干扰与抗干扰技术相生相克,不断发展,通信抗干扰技术的研究发展与应用受到越来越多的关注。但是通信电台常面临较恶劣的使用环境,易受各种有意无意的干扰影响,尤其是面向对抗条件的强干扰,从而无法正常工作。权值合并干扰对消技术是解决射频干扰问题的重要技术手段。其原理是调整多天线接收信号的增益并合成,完成接收端干扰信号的消除,核心在于合并权值的寻优。
根据对消思想的不同,当前干扰对消技术主要分为无参考对消技术和有参考对消技术。无参考对消技术指在无参考信号情况下完成信号重构,优势在于先决条件低,但存在盲对消和对消能力弱等局限。有参考对消技术指在有参考信号情况下完成信号重构,优势在于鲁棒且快速地权值寻优。现有的有参考对消技术是解决复杂环境下通信干扰问题的关键技术手段。根据实现方式的不同,又可分为模拟干扰对消技术和数字干扰对消技术。模拟干扰对消技术指利用模拟信号处理方式在射频域完成信号重构,优势在于动态范围更大,但存在硬件实现难度大、插入损耗高、自适应调整能力弱及对消速度慢等局限。数字域干扰对消技术指利用数字信号处理方式在数字域实现干扰信号的重构,避免了高难度的多抽头实现、插入损耗高、合并权值自适应调整难和对消速度慢等问题。基于此,为了提高复杂环境下抗干扰通信能力,必须结合有参考对消和数字对消技术,在数字域内利用参考信号完成干扰信号的对消。
中国专利一种多通道干扰对消装置(申请号201518001239.6)、一种自适应干扰对消装置及其调试方法(申请号201110223502.7)等均是属于模拟域干扰对消方案,中国专利数模混合自适应干扰对消装置(申请号201811155137.9)等属于模拟域数字域的混合干扰对消方案无法克服实现复杂度、插入损耗、自适应调整和对消速度等模拟域对消存在的问题,中国专利数字域干扰重构的射频对消装置及其方法(专利号201811155774.6)属于数字域干扰对消方案,但处理信号存在时延,实时性差。
发明内容
本发明的目的是针对上述技术问题,提供一种能大幅提高通信设备抗干扰性能、提高对抗环境下保通能力的引导式数字抗截获抗干扰装置及方法。
为实现上述目的,本发明所设计的一种引导式数字抗截获抗干扰装置,包括正交接收模块、空域对消模块、扩频码同步模块、时域对消模块、参考信号提取模块和正交发射模块;
正交接收模块的输入端为各天线射频接收信号x(t),输出端信号为基带IQ信号x I(n)、x Q(n);正交接收模块用于将射频接收信号转换为基带IQ信号,便于后级处理,正交接收模块连接空域对消模块;
空域对消模块的输入端一路为经正交接收模块处理后的基带IQ信号x I(n)、x Q(n),另一路为参考信号提取模块提取的期望参考IQ信号d I(n)、d Q(n),空域对消模块输出端的重构IQ信号y I(n)、y Q(n)分别进入扩频码同步模块和时域对消模块,空域对消模块用于消除接收信号中混杂的干扰信号;
扩频码同步模块的输入端为空域对消模块的重构IQ信号y I(n)、y Q(n),输出端同步信号p(n)进入参考信号提取模块,扩频码同步模块用于将本地扩频码与接收信号进行码同步;
时域对消模块的输入端一路为空域对消模块的重构IQ信号y I(n)、y Q(n),另一路为参考信号提取模块提取的的期望参考IQ信号d I(n)、d Q(n),输出端对消残差IQ信号e I(n)、e Q(n)进入正交发射模块,时域对消模块用于对消发射端引入的低功率扩频码信号;
参考信号提取模块的输入端为扩频码同步模块的同步信号p(n),输出端期望参考IQ信号d I(n)、d Q(n)一路进入空域对消模块,另一路进入时域对消模块,参考信号提取模块用于提取对消所需的期望参考IQ信号d I(n)、d Q(n);
正交发射模块的输入端为时域对消模块的对消残差IQ信号e I(n)、e Q(n),输出射频信号y(t)送至接收终端,正交发射模块用于将恢复的有用通信信号转换为射频信号。
进一步地,正交接收模块包括依次连接的第一低噪放单元、第一混频器单元、滤波单元、模数转换单元、下变频单元和数字滤波单元;第一低噪放单元的输入端为各天线射频接收信号x(t),输出端为模拟射频信号z(t),用于将接收弱信号进行放大;第一混频器单元的输入端为模拟射频信号z(t),输出端为模拟IQ信号z I(t)、z Q(t),用于将模拟射频信号转换为模拟中频信号;滤波单元的输入端为模拟IQ信号z I(t)、z Q(t),输出端为中频IQ模拟信号v I(t)、v Q(t),用于滤除下变频后的带外干扰;ADC单元的输入端为中频IQ模拟信号v I(t)、v Q(t),输出端为中频IQ数字信号v I(n)、v Q(n),ADC单元用于中频信号的模数转换;下变频单元的输入端为中频IQ数字信号v I(n)、v Q(n),输出端为基带IQ信号u I(n)、u Q(n),下变频单元用于将中频IQ数字信号转换为基带IQ信号;数字滤波单元的输入端为基带IQ信号u I(n)、u Q(n),输出端为基带IQ数字信号x I(n)、x Q(n),送至空域对消模块,数字滤波单元用于滤除数字下变频产生的高频信号。
进一步地,所述空域对消模块包括匹配延时单元、相关器模块A、相关器模块B、相关器模块C、相关器模块D、DMI模块及权值合并模块;匹配延时单元的输入端为数字滤波单元输出的基带IQ数字信号x I(n)、x Q(n),输出为经延时匹配后的基带IQ数字阵列信号X I(n-n t )、X Q(n-n t ),送至权值合并模块,n t 为延时时钟数;相关器模块A和相关器模块B的输入端均为基带IQ数字信号x I(n)、x Q(n),相关器模块A输出端为I路自相关阵列信号R I(n),相关器模块B输出端为Q路自相关阵列信号R Q(n);相关器模块C输入端为基带IQ数字信号x I(n)、x Q(n),相关器模块D输入端为期望参考信号d I(n)、d Q(n),相关器模块C输出端为I路互相关阵列信号C I(n),相关器模块D输出端为Q路互相关阵列信号C Q(n);相关器模块用于计算多路基带IQ数字信号x I(n)、x Q(n)的自相关矩阵流及其与期望参考信号d I(n)、d Q(n)间的互相关矩阵流。DMI模块的输入端为I路自相关阵列信号R I(n)、Q路自相关阵列信号R Q(n)、I路互相关阵列信号C I(n)、Q路互相关阵列信号C Q(n),输出端为I路权值阵列信号W I(n)和Q路权值阵列信号W Q(n),用于计算空域合并权值;权值合并模块的输入端分别连接匹配延时模块输出端和DMI模块输出端,输出端为空域合并后I路信号y I(n)和Q路信号y Q(n)。
进一步地,所述相关器模块A和相关器模块B均含M*(M+1)/2个相关器单元,相关器模块C和相关器模块D均含M个相关器单元。
进一步地,所述DMI模块包括2个求逆单元、5个延时单元、7个乘法器及3个加法器;相关器模块A的输出信号R I(n)一路经第一求逆单元至第一乘法器,另一路经第一延时单元进入第一加法器;
相关器模块B的输出信号R Q(n)连接第二延时单元,经延时后,一路依次经过第一乘法器、第二乘法器、第一加法器送至第二求逆单元后,分别送至第三乘法器、第四乘法器、第七乘法器;一路连接第二乘法器;一路经第一乘法器、第三延时单元、第三乘法器后分别送至第五乘法器和第六乘法器;
相关器模块C的输出信号C I(n)一路经第四延时单元、第四乘法器送至第二加法器;另一路经第四延时单元、第六乘法器送至第三加法器;
相关器模块D的输出信号C Q(n)一路经第五延时单元、第五乘法器送至第二加法器后,输出I路权值阵列信号W I(n);另一路经第五延时单元h、第七乘法器送至第三加法器后,输出Q路权值阵列信号W Q(n)。
进一步地,所述扩频码同步模块包括相关器A、相关器B、相关器C、相关器D、平方单元A、平方单元B、平方单元C、平方单元D、加法器A、加法器B、加法器C、加法器D、两个开平方单元、累积清零器A、累积清零器B、除法器、捕获门限计算与比较单元、扩频码跟踪逻辑单元及本地扩频码发生器;相关器A输入端为空域合并后I路信号y I(n)和本地扩频码发生器输出的滞后Tc/2信号,相关器C的输入端为空域合并后I路信号y I(n)和本地扩频码发生器输出的超前Tc/2信号,相关器B输入端为空域合并后的Q路信号y Q(n)和本地扩频码发生器输出的滞后Tc/2信号,相关器D的输入端为空域合并后的Q路信号y Q(n)和本地扩频码发生器输出的超前Tc/2信号;相关器A、相关器B、相关器C和相关器D的输出端为两路信号的相关信号分别与对应的平方单元A、平方单元B、平方单元C、平方单元D相连;平方单元A和平方单元B输出的平方信号均与加法器A相连,平方单元C和平方单元D输出的平方信号均与加法器B相连,加法器A输出两路信号的相加信号经过开平方单元输送至累积清零器A,加法器B输出两路信号的相加信号经过开平方单元输送至累积清零器B,累积清零器A将固定时钟周期内的信号累积一路输出给加法器C、另一路输出给加法器D,累积清零器B将固定时钟周期内的信号累积一路输出给加法器D、另一路输出给加法器C;加法器C输出两路信号的加法信号y +(n)给除法器,加法器D输出两路信号的加法信号y —(n)给除法器和捕获门限计算与比较单元;除法器将两路信号相除后给扩频码跟踪逻辑单元,捕获门限计算与比较单元输入端还连接空域合并后I路信号y I(n)和Q路信号y Q(n),捕获门限计算与比较单元输出端捕获门限信号分别连接扩频码跟踪逻辑单元和本地扩频码发生器,捕获门限计算与比较单元用于计算扩频码的捕获门限;本地扩频码发生器的输入端分别连接捕获门限计算与比较单元和扩频码跟踪逻辑单元,输出端为同步的扩频码信号p(n),用于产生同步扩频码信号。
进一步地,所述时域对消模块包括K阶FIR滤波器、累加模块和LMS算法模块,K阶FIR滤波器包括K-1个串联的延时模块和K个权值合并模块,一个延时模块的输入端对应连接一个权值合并模块的一路输入端,K-1个串联的延时模块的总输出端连接一个权值合并模块的一路输入端,K个权值合并模块的另一路输入端均与LMS算法模块输出端相连,K个权值合并模块的输出端均与累加模块的一路输入端相连,累加模块的一路输出端与LMS算法模块输入端相连、另一路输出端输出残差信号e(n),累加模块的另一路输入端为期望参考IQ信号d(n);
延时模块的输入端和LMS算法模块的另一路输入端均为空域对消模块输出端的重构IQ信号y(n),包括y I(n)和y Q(n),输出为经延时模块延时后的信号;权值合并模块的输入端分别连接延时模块和LMS算法模块,输出为权值合并后信号;累加模块的输入端分别连接K路权值合并模块和期望参考IQ信号d(n),输出为残差信号e(n);LMS算法模块的输入端分别连接空域对消模块和累加模块,输出为更新后的权值信号,用于更新合并权值。
进一步地,所述参考信号提取模块由移项器组成,输入端连接扩频码同步模块的同步信号p(n),输出端为期望参考IQ信号d I(n)、d Q(n),用于提取同步的扩频码IQ信号;
或者所述参考信号提取模块由相关器E、相关器F、窄带滤波器、加法器E、调幅器、载波延时器组成,相关器E的输入端连接空域对消模块和扩频码同步模块,输出两路的相关信号给窄带滤波器;窄带滤波器输出端为经窄带滤波的频偏信号给载波延时器;相关器F的输入端连接载波延时器和扩频码同步模块,输出两路的相关信号给调幅器;载波延时器的输入端连接窄带滤波器,输出信号为经延时匹配的频偏信号;调幅器的输入端连接相关器F,输出为经幅度调整的相关信号;加法器E的输入端连接空域对消模块和调幅器,输出为经频率校正后的期望参考IQ信号d I(n)、d Q(n)。
进一步地,所述正交发射模块包括上变频单元、数字滤波单元、DAC单元、第二混频器单元和第二低噪放单元,上变频单元输入为时域对消模块的输出的消残差信号e I(n)、e Q(n),输出端为IQ数字信号q I(n)、q Q(n),送至数字滤波单元,用于基带信号向中频信号转换;数字滤波单元输入端连接上变频单元,输出端为中频IQ数字信号h I(n)、h Q(n),送至DAC单元,用于滤除上变频产生的低频信号;DAC单元的输入端连接数字滤波单元,输出端为中频IQ模拟信号h I(n)、h Q(n),送至第二混频器单元,用于数字中频信号向模拟中频信号转换;第二混频器单元的输入端连接DAC单元,输出端为射频模拟信号y c (t),送至第二低噪放单元,用于将模拟中频信号转换为模拟射频信号;第二低噪放单元的输入端连接第二混频器单元,输出端为经放大的射频信号y(t),连接通信终端,用于放大射频信号。
还提供一种如上述所述引导式数字抗截获抗干扰方法具体如下:
步骤S1:各天线射频接收信号x(t)经正交接收模块处理后的基带IQ信号x I(n)=[ x 1I(n) …x MI(n)] T 、x Q(n)=[ x 1Q(n) …x MQ(n)] T 依次进入空域对消模块和时域对消模块进行干扰抑制;射频接收信号x(t)含有扩频码,具体如下:
步骤S11:将射频接收信号x(n)=[ x 1(n) …x M(n)] T 的权值进行初始化后,各天线射频接收信号x(t)经权值合并后的输出信号为:
y(n)= x 1(n)
式中,M为接收天线数,x(n)为正交接收模块的输出信号,x 1(n)指x(n)中第一路信号;
步骤S12:利用期望参考IQ信号d(n),基于最小均方误差(MMSE)准则,使得E{|v(n)|2}最小;
其中,输出对消残差IQ信号e(n) =d(n)-y(n),d(n)为期望参考IQ信号,则权值更新为:W=R xx -1·r xd ;
R xx = [x(1)·x H (1)+ x(2)·x H (2)+……+ x(N)·x H (N)]/N表示接收信号x(n)的自相关,r xd = [x(1)·d H (1)+ x(2)·d H (2)+……+ x(N)·d H (N)] /N表示接收信号x(n)与期望信号d(n)的互相关,(·) H 表示共轭转置,(·) -1 表示矩阵的逆,N表示样本点数;
若同步信号p(n)自带频偏,则
d(n)=p(n)·e -jΔwn
式中Δw为频偏;
权值W的更新采用复数矩阵求逆运算获得:
R xx -1=(A+B·A -1·B)-1-i·A -1·B·(A+B·A -1·B)-1,
其中,A表示自相关矩阵信号R xx 的实部,B表示自相关矩阵信号R xx 的虚部。
步骤S13:空域对消权值合并,基于最优权值W调整多路接收信号增益,更新合并输出信号为y’(n)=W H ·x(n);
步骤S2:扩频码同步方法包括以下几个步骤:
步骤S21:本地扩频码发生器产生超前与滞后半码元周期的信号
超前信号为p 2 = p(n+τ-n T/2),滞后信号为p 1=p(n+τ+n T/2),τ表示本地扩频码与合并信号y(n)中导引信号时间差,n T=T c /f s 表示码元长度T c 对应的周期样本数;
步骤S22:计算和信道信号与差信道信号
空域合并输出信号y(n)的实部为y I(n)=D·p(n)·cos(w 0·n)+N I(n),虚部为y Q(n)=D·p(n)·sin(w 0·n)+N Q(n),其中,D表示信号幅度,N I(n)与N Q(n)包含有用信号、干扰和噪声的I支路与Q支路信号,w 0表示信号中频率;
相关、平方计算,有:
(y I·p 2)2=(Ap(n)·p(n+τ-n T/2)·cos(w 0·n)+N I(n)·p(n+τ-n T/2))2
(y Q·p 2)2=(Ap(n)·p(n+τ-n T/2)·sin(w 0·n)+N Q(n)·p(n+τ-n T/2))2
由于扩频码与N I(n)、N Q(n)均不相关,则开方、窄带滤波后上支路信号为:
((y I·p 2)2+(y Q·p 2) 2) 1/2= A·R(τ-n T/2)
同理可得下支路信号为:
((y I·p 1)2+(y Q·p 1) 2) 1/2= A·R(τ+n T/2)
继而可得和信道信号:
y + = A·R(τ-n T/2)+A·R(τ+n T/2),
差信道信号:
y - = A·R(τ-n T/2)-A·R(τ+n T/2)。
步骤S23:捕获阶段
设计自适应扩频码捕获门限:
ηth=γ{max{y +(n)|n∈[1,K]}-1/(K-E)·[y +(1)+y +(2)+……+y +(K-E) ]}+1/(K-E)·[y +(1)+y +(2)+……+y +(K-E)]
式中,γ为固定常数,K为滑动窗口内和信道信号样本数,1/(K-E)·[y +(1)+y +(2)+……+y +(K-E)]为K个和信道样本中非相关峰的均值;
步骤S24:跟踪阶段
步骤S3:参考信号提取方法包括以下几个步骤:
步骤S31:若接收信号频偏≤100Hz,则直接产生期望参考IQ信号;若接收信号频偏>100Hz,则需利用窄带滤波器提取频偏信号;
步骤 S32:延时匹配后的载波信号,经加载、调幅,完成频偏校正,产生期望参考IQ信号;
步骤S4:时域对消方法包括以下几个步骤:
步骤 S41:初始化FIR滤波器参数w=[1,0,…,0] T ,将输入信号进行逐级延时并加权滤波;
步骤 S42:计算滤波后的信号与参考信号d(n)的残差
e(n)=∑Kiw i ·y(n-i)-d(n);
步骤 S43:滤波器参数更新
基于最小均方误差准则,使得E{|e(n)|2}最小,构建滤波器权值w更新模型,有:
w(n+1)=w(n)+μ·e(n)·y(n),
式中,μ为更新步进;
步骤S44:对消输出
e(n)即为对消后输出信号。
与现有技术相比,本发明具有以下优点:
1)本发明中在通信发射端引入扩频码,提高抗截获能力,又可为有参考对消提供信道引导,提高抗干扰能力,尤其是复杂电磁环境下的抗干扰能力;
2)本发明的下变频模块采用模拟域和数字域混合二级变频滤波,有效克服中频信号泄露;
3)本发明采用两级对消方法,空域对消模块主要对消外部强干扰,时域对消模块对消残余外部干扰以及发射端引入的扩频码,保证通信质量;且采用两级有参考对消方法,空域对消模块和时域对消模块均在有参考信号的条件下实现对消,对消性能更稳定,保证在强干扰环境下的通信质量;
4)本发明的空域对消模块在数字域实现,插损小、动态范围更大且对消速度更快,同时,周期性更新的合并权值大幅度提高扩频码同步模块的鲁棒性,简化在低频偏情况下参考信号提取模块设计;同时,空域对消模块采用复数阵信号求逆方法,低延时且效果稳健;
5)本发明的时域对消模块样在数字域实现,插损小、动态范围更大且对消速度更快,同时,基于滤波器思想设计,综合资源损耗与相位匹配容忍度,优化对消性能;
6)本发明设计的抗频偏对消方案,不仅针对低频偏信号,也能处理高频偏信号,避免了数字芯片晶振不稳定和通信终端多普勒运动造成的频偏。
附图说明
图1为本发明引导式数字抗截获抗干扰装置工作原理框图;
图2为图1中正交接收模块内部框图;
图3为图1中空域对消模块内部框图;
图4为图3中DMI模块内部框图;
图5为图1中扩频码同步模块内部框图;
图6为图1中时域对消模块内部框图;
图7为图1中第一种参考信号提取模块内部框图;
图8为图1中第二种参考信号提取模块内部框图
图9为图1中正交发射模块内部框图;
图10为某电台受干扰中断门限上46dB窄带噪声的干扰对消前频谱图;
图11为某电台受干扰中断门限上46dB窄带噪声的干扰对消后频谱图。
具体实施方式
下面结合附图和具体实例对本发明作进一步的详细说明。
如图1所示引导式数字抗截获抗干扰装置,包括正交接收模块01、空域对消模块02、扩频码同步模块03、时域对消模块04、参考信号提取模块05和正交发射模块06。其中,正交接收模块01数字部分、空域对消模块02、扩频码同步模块03、时域对消模块04、参考信号提取模块05和正交发射模块06数字部分在数字信号处理器件内以软件形式存在,正交接收模块01模拟部分和正交发射模块06模拟部分以硬件形式存在。
正交接收模块01的输入端为各天线射频接收信号x(t),输出端信号为基带IQ信号x I(n)、x Q(n);正交接收模块01用于将射频接收信号转换为基带IQ信号,便于后级处理,正交接收模块01连接空域对消模块02。
空域对消模块02的输入端一路为经正交接收模块01处理后的基带IQ信号x I(n)、x Q(n),另一路为参考信号提取模块05提取的期望参考IQ信号d I(n)、d Q(n),空域对消模块02输出端的重构IQ信号y I(n)、y Q(n)分别进入扩频码同步模块03和时域对消模块04,空域对消模块02用于消除接收信号中混杂的干扰信号。
扩频码同步模块03的输入端为空域对消模块02的重构IQ信号y I(n)、y Q(n),输出端同步信号p(n)进入参考信号提取模块05,扩频码同步模块03用于将本地扩频码与接收信号进行码同步。
时域对消模块04的输入端一路为空域对消模块02的重构IQ信号y I(n)、y Q(n),另一路为参考信号提取模块05提取的的期望参考IQ信号d I(n)、d Q(n),输出端对消残差IQ信号e I(n)、e Q(n)进入正交发射模块06,时域对消模块04用于对消发射端引入的低功率扩频码信号。
参考信号提取模块05的输入端为扩频码同步模块03的同步信号p(n),输出端期望参考IQ信号d I(n)、d Q(n)一路进入空域对消模块02,另一路进入时域对消模块04,参考信号提取模块05用于提取对消所需的期望参考IQ信号d I(n)、d Q(n)。
正交发射模块06的输入端为时域对消模块04的对消残差IQ信号e I(n)、e Q(n),输出射频信号y(t)送至接收终端(电台),正交发射模块06用于将恢复的有用通信信号转换为射频信号。
上述t代表时刻:n=t/f s ,f s 是采样率。
结合图2所示,正交接收模块01包括依次连接的第一低噪放单元011、第一混频器单元012、滤波单元013、模数转换(Analog-to-digital conversion, ADC)单元014、下变频单元015和数字滤波单元016。第一低噪放单元011的输入端为各天线射频接收信号x(t),输出端为模拟射频信号z(t),用于将接收弱信号进行放大;第一混频器单元012的输入端为模拟射频信号z(t),输出端为模拟IQ信号z I(t)、z Q(t),用于将模拟射频信号转换为模拟中频信号;滤波单元013的输入端为模拟IQ信号z I(t)、z Q(t),输出端为中频IQ模拟信号v I(t)、v Q(t),用于滤除下变频后的带外干扰;ADC单元014的输入端为中频IQ模拟信号v I(t)、v Q(t),输出端为中频IQ数字信号v I(n)、v Q(n),ADC单元014用于中频信号的模数转换;下变频单元015的输入端为中频IQ数字信号v I(n)、v Q(n),输出端为基带IQ信号u I(n)、u Q(n),下变频单元015用于将中频IQ数字信号转换为基带IQ信号;数字滤波单元016的输入端为基带IQ信号u I(n)、u Q(n),输出端为基带IQ数字信号x I(n)、x Q(n),送至空域对消模块02,数字滤波单元016用于进一步滤除数字下变频产生的高频信号。
结合图3所示,空域对消模块02包括匹配延时单元020、四个相关器模块021(即相关器模块A、相关器模块B、相关器模块C、相关器模块D)、直接矩阵求逆(Direct MatrixInversion, DMI)模块022及权值合并模块023。匹配延时单元020的输入端为数字滤波单元016输出的基带IQ数字信号x I(n)、x Q(n),输出为经延时匹配后的基带IQ数字阵列信号X I(n-n t )、X Q(n-n t ),送至权值合并模块023,n t 为延时时钟数由相关器模块021和DMI模块022共同决定。四个相关器模块021的输入端和输出端各不相同,其中相关器模块A和相关器模块B的输入端均为基带IQ数字信号x I(n)、x Q(n),相关器模块A输出端为I路自相关阵列信号R I(n),相关器模块B输出端为Q路自相关阵列信号R Q(n);相关器模块C输入端为基带IQ数字信号x I(n)、x Q(n),相关器模块D输入端为期望参考信号d I(n)、d Q(n),相关器模块C输出端为I路互相关阵列信号C I(n),相关器模块D输出端为Q路互相关阵列信号C Q(n);相关器模块021用于计算多路基带IQ数字信号x I(n)、x Q(n)的自相关矩阵流及其与期望参考信号d I(n)、d Q(n)间的互相关矩阵流。DMI模块022的输入端为I路自相关阵列信号R I(n)、Q路自相关阵列信号R Q(n)、I路互相关阵列信号C I(n)、Q路互相关阵列信号C Q(n),输出端为I路权值阵列信号W I(n)和Q路权值阵列信号W Q(n),用于计算空域合并权值;权值合并模块023的输入端分别连接匹配延时模块020输出端和DMI模块022输出端,输出端为空域合并后I路信号y I(n)和Q路信号y Q(n),用于重构出有用信号。
其中,相关器模块021由M*(M+3)个相关器单元组成,M为接收天线数,具体来说,相关器模块A和相关器模块B均含M*(M+1)/2个相关器单元,相关器模块C和相关器模块D均含M个相关器单元。*代表乘以。
结合图4所示,DMI模块022包括2个求逆单元、5个延时单元、7个乘法器及3个加法器。相关器模块A的输出信号R I(n)一路经第一求逆单元022a至第一乘法器022b,另一路经第一延时单元022c进入第一加法器022d。
相关器模块B的输出信号R Q(n)连接第二延时单元022q,经延时后,一路依次经过第一乘法器022b、第二乘法器022s、第一加法器022d送至第二求逆单元022t后,分别送至第三乘法器022f、第四乘法器022j、第七乘法器022p;一路连接第二乘法器022s;一路经第一乘法器022b、第三延时单元022e、第三乘法器022f后分别送至第五乘法器022k和第六乘法器022y。
相关器模块C的输出信号C I(n)一路经第四延时单元022g、第四乘法器022j送至第二加法器022m;另一路经第四延时单元022g、第六乘法器022y送至第三加法器022n。
相关器模块D的输出信号C Q(n)一路经第五延时单元022h、第五乘法器022 k送至第二加法器022m后,输出I路权值阵列信号W I(n);另一路经第五延时单元022h、第七乘法器022p送至第三加法器022n后,输出Q路权值阵列信号W Q(n)。
结合图5所示,扩频码同步模块03包括相关器A、相关器B、相关器C、相关器D、平方单元A、平方单元B、平方单元C、平方单元D、加法器A、加法器B、加法器C、加法器D、两个开平方单元034、累积清零器A、累积清零器B、除法器035、捕获门限计算与比较单元033、扩频码跟踪逻辑单元032及本地扩频码发生器031。相关器A输入端为空域合并后I路信号y I(n)和本地扩频码发生器031输出的滞后Tc/2信号,相关器C的输入端为空域合并后I路信号y I(n)和本地扩频码发生器031输出的超前Tc/2信号,相关器B输入端为空域合并后的Q路信号y Q(n)和本地扩频码发生器输出的滞后Tc/2信号,相关器D的输入端为空域合并后的Q路信号y Q(n)和本地扩频码发生器输出的超前Tc/2信号;相关器A、相关器B、相关器C和相关器D的输出端为两路信号的相关信号分别与对应的平方单元A、平方单元B、平方单元C、平方单元D相连;平方单元A和平方单元B输出的平方信号均与加法器A相连,平方单元C和平方单元D输出的平方信号均与加法器B相连,加法器A输出两路信号的相加信号经过开平方单元034输送至累积清零器A,加法器B输出两路信号的相加信号经过开平方单元034输送至累积清零器B,累积清零器A将固定时钟周期内的信号累积一路输出给加法器C、另一路输出给加法器D,累积清零器B将固定时钟周期内的信号累积一路输出给加法器D、另一路输出给加法器C;加法器C输出两路信号的加法信号y +(n)给除法器035,加法器D输出两路信号的加法信号y —(n)给除法器035和捕获门限计算与比较单元033;除法器将两路信号相除后给扩频码跟踪逻辑单元032,捕获门限计算与比较单元033输入端还连接空域合并后I路信号y I(n)和Q路信号y Q(n),捕获门限计算与比较单元033输出端捕获门限信号分别连接扩频码跟踪逻辑单元032和本地扩频码发生器031,捕获门限计算与比较单元033用于计算扩频码的捕获门限;本地扩频码发生器031的输入端分别连接捕获门限计算与比较单元033和扩频码跟踪逻辑单元032,输出端为同步的扩频码信号p(n),用于产生同步扩频码信号。
结合图6所示,时域对消模块04包括K阶FIR滤波器、累加模块043和LMS算法模块044,K阶FIR滤波器包括K-1个串联的延时模块041和K个权值合并模块042,一个延时模块041的输入端对应连接一个权值合并模块042的一路输入端,K-1个串联的延时模块041的总输出端连接一个权值合并模块042的一路输入端,K个权值合并模块042的另一路输入端均与LMS算法模块044输出端相连,K个权值合并模块042的输出端均与累加模块043的一路输入端相连,累加模块043的一路输出端与LMS算法模块044输入端相连、另一路输出端输出残差信号e(n),累加模块043的另一路输入端为期望参考IQ信号d(n)。
延时模块041的输入端和LMS算法模块044的另一路输入端均为空域对消模块02输出端的重构IQ信号y(n),包括y I(n)和y Q(n),输出为经延时模块041延时后的信号;权值合并模块042的输入端分别连接延时模块041和LMS算法模块044,输出为权值合并后信号;累加模块043的输入端分别连接K路权值合并模块042和期望参考IQ信号d(n),输出为残差信号e(n);LMS算法模块044的输入端分别连接空域对消模块02和累加模块043,输出为更新后的权值信号,用于更新合并权值。
结合图7所示,参考信号提取模块05有两种方案,方案A由移项器050组成,输入端连接扩频码同步模块03的同步信号p(n),输出端为期望参考IQ信号d I(n)、d Q(n),用于提取同步的扩频码IQ信号。
结合图8所示,方案B由相关器E、相关器F、窄带滤波器052、加法器E055、调幅器051、载波延时器053组成,相关器E的输入端连接空域对消模块02和扩频码同步模块03,输出两路的相关信号给窄带滤波器052;窄带滤波器052输出端为经窄带滤波的频偏信号给载波延时器053;相关器F的输入端连接载波延时器053和扩频码同步模块03,输出两路的相关信号给调幅器051;载波延时器053的输入端连接窄带滤波器052,输出信号为经延时匹配的频偏信号;调幅器051的输入端连接相关器F,输出为经幅度调整的相关信号;加法器E的输入端连接空域对消模块02和调幅器051,输出为经频率校正后的期望参考IQ信号d I(n)、d Q(n)。
结合图9所示,正交发射模块06包括上变频单元061、数字滤波单元062、数模转换(Digital-to-Analog conversion, DAC)单元063、第二混频器单元064和第二低噪放单元065,上变频单元061输入为时域对消模块04的输出的消残差信号e I(n)、e Q(n),输出端为IQ数字信号q I(n)、q Q(n),送至数字滤波单元062,用于基带信号向中频信号转换;数字滤波单元062输入端连接上变频单元061,输出端为中频IQ数字信号h I(n)、h Q(n),送至DAC单元063,用于滤除上变频产生的低频信号;DAC单元063的输入端连接数字滤波单元062,输出端为中频IQ模拟信号h I(n)、h Q(n),送至第二混频器单元064,用于数字中频信号向模拟中频信号转换;第二混频器单元064的输入端连接DAC单元063,输出端为射频模拟信号y c (t),送至第二低噪放单元065,用于将模拟中频信号转换为模拟射频信号;第二低噪放单元065的输入端连接第二混频器单元064,输出端为经放大的射频信号y(t),连接通信终端,用于放大射频信号。
引导式数字抗截获抗干扰方法具体如下:
步骤S1:各天线射频接收信号x(t)经正交接收模块01处理后的基带IQ信号x I(n)=[ x 1I(n) …x MI(n)] T 、x Q(n)=[ x 1Q(n) …x MQ(n)] T 依次进入空域对消模块02和时域对消模块04进行干扰抑制;射频接收信号x(t)含有扩频码,具体如下:
步骤S11:将射频接收信号x(n)=[ x 1(n) …x M(n)] T 的权值进行初始化后,各天线射频接收信号x(t)经权值合并后的输出信号为:
y(n)= x 1(n)
式中,M为接收天线数,x(n)为正交接收模块01的输出信号,x 1(n)指x(n)中第一路信号,参见图3。
步骤S12:利用期望参考IQ信号d(n),基于最小均方误差(MMSE)准则,使得E{|v(n)|2}最小;
其中,输出对消残差IQ信号e(n) =d(n)-y(n)(“-”为减号),d(n)为期望参考IQ信号,则权值更新为:W=R xx -1·r xd ;
R xx = [x(1)·x H (1)+ x(2)·x H (2)+……+ x(N)·x H (N)]/N表示接收信号x(n)的自相关,r xd = [x(1)·d H (1)+ x(2)·d H (2)+……+ x(N)·d H (N)] /N表示接收信号x(n)与期望信号d(n)的互相关,(·) H 表示共轭转置,(·) -1 表示矩阵的逆,N表示样本点数。
若同步信号p(n)自带频偏,则
d(n)=p(n)·e -jΔwn
式中Δw为频偏,空域合并权值W可抵消该频偏带来影响。但权值更新频繁,则会导致权值抖动严重,进而严重影响时域对消信号质量。图3空域对消方法能周期性地更新权值,权值在宏观上实现周期震荡,避免频偏对空域对消带来的影响,也提高了扩频码同步效率和时域对消性能。
权值W的更新实现如图4所示,采用复数矩阵求逆运算获得:
R xx -1=(A+B·A -1·B)-1-i·A -1·B·(A+B·A -1·B)-1,
其中,A表示自相关矩阵信号R xx 的实部,B表示自相关矩阵信号R xx 的虚部。
步骤S13:空域对消权值合并,基于最优权值W调整多路接收信号增益,更新合并输出信号为y’(n)=W H ·x(n)。
步骤S2:扩频码同步方法,参见图5,包括以下几个步骤:
步骤S21:本地扩频码发生器039产生超前与滞后半码元周期的信号,
超前信号为p 2 = p(n+τ-n T/2),滞后信号为p 1=p(n+τ+n T/2),τ表示本地扩频码与合并信号y(n)中导引信号时间差,n T=T c /f s 表示码元长度T c 对应的周期样本数。
步骤S22:计算和信道信号与差信道信号
空域合并输出信号y(n)的实部为y I(n)=D·p(n)·cos(w 0·n)+N I(n),虚部为y Q(n)=D·p(n)·sin(w 0·n)+N Q(n),其中,D表示信号幅度,N I(n)与N Q(n)包含有用信号、干扰和噪声的I支路与Q支路信号,w 0表示信号中频率(可包含频偏)。
如图6所示,通过相关、平方计算,有:
(y I·p 2)2=(Ap(n)·p(n+τ-n T/2)·cos(w 0·n)+N I(n)·p(n+τ-n T/2))2
(y Q·p 2)2=(Ap(n)·p(n+τ-n T/2)·sin(w 0·n)+N Q(n)·p(n+τ-n T/2))2
由于扩频码与N I(n)、N Q(n)均不相关,则开方、窄带滤波后上支路信号为:
((y I·p 2)2+(y Q·p 2) 2) 1/2= A·R(τ-n T/2)
同理可得下支路信号为:
((y I·p 1)2+(y Q·p 1) 2) 1/2= A·R(τ+n T/2)
继而可得和信道信号:
y + = A·R(τ-n T/2)+A·R(τ+n T/2),
差信道信号:
y - = A·R(τ-n T/2)-A·R(τ+n T/2)。
步骤S23:捕获阶段(粗同步):
设计自适应扩频码捕获门限:
ηth=γ{max{y +(n)|n∈[1,K]}-1/(K-E)·[y +(1)+y +(2)+……+y +(K-E) ]}+1/(K-E)·[y +(1)+y +(2)+……+y +(K-E)]
式中,γ为固定常数,K为滑动窗口内和信道信号样本数,1/(K-E)·[y +(1)+y +(2)+……+y +(K-E)]为K个和信道样本中非相关峰的均值。另外,也可设置为固定经验值ηth=c。
捕获阶段扩频码快速滑动,比较和信道信号与捕获门限,若超过门限值,则进入跟踪阶段。
步骤S24:跟踪阶段(精同步):
跟踪阶段扩频码慢速滑动,分析捕获范围内差信道信号值,直至差信道值为零或在零值附近波动。
步骤S3:参考信号提取方法,包括以下几个步骤:
步骤 S31:分析接收信号频偏程度,数字晶振引起的频偏可在启动后采样分析,多普勒移动等外来因素引起的频偏可理论分析。
步骤S32:若接收信号频偏≤100Hz,则直接产生期望参考IQ信号。
步骤 S33:若接收信号频偏较大(>100Hz),则需利用窄带滤波器提取频偏信号。
由于空域对消模块02可抗一定扩频码频偏,因此当频偏<=100Hz时,扩频码同步模块03可由图7直接产生;当扩频码频偏>100Hz时,扩频码同步模块03可由图8直接产生。
步骤 S34:延时匹配后的载波信号,经加载、调幅,完成频偏校正,产生IQ参考信号,参见图8。
步骤S4:时域对消方法,包括以下几个步骤:
步骤 S41:综合资源损耗与相位匹配容忍度,选择最优FIR滤波器阶数,经理论分析和反复试验,FIR滤波器阶数可选8阶。
步骤 S42:初始化FIR滤波器参数w=[1,0,…,0] T ,将输入信号进行逐级延时并加权滤波。
步骤 S43:计算滤波后的信号与参考信号d(n)的残差:
e(n)=∑Kiw i ·y(n-i)-d(n)。
步骤 S44:滤波器参数更新:
基于最小均方误差(MMSE)准则,使得E{|e(n)|2}最小,构建滤波器权值w更新模型,有:
w(n+1)=w(n)+μ·e(n)·y(n),
式中,μ为更新步进,可选固定值或变步长值。
步骤S45:对消输出:
图中对消模型达到稳态时,e(n)即为对消后输出信号。
图10、11为某电台受干扰中断门限上46dB窄带噪声的干扰对消前后频谱图,该结果是硬件实现后,在搭建的实际测试环境中获得。如图10、11所示,在电台中断门限上46dB时,完全看不到通信信号频谱,当采用本发明提出的对消方案后,能较好地恢复出有用通信信号。因此,本发明能提高通信终端的抗干扰门限不低于46dB。
Claims (10)
1.一种引导式数字抗截获抗干扰装置,其特征在于:包括正交接收模块、空域对消模块、扩频码同步模块、时域对消模块、参考信号提取模块和正交发射模块;
正交接收模块的输入端为各天线射频接收信号x(t),输出端信号为基带IQ信号x I(n)、x Q(n);正交接收模块用于将射频接收信号转换为基带IQ信号,便于后级处理,正交接收模块连接空域对消模块;
空域对消模块的输入端一路为经正交接收模块处理后的基带IQ信号x I(n)、x Q(n),另一路为参考信号提取模块提取的期望参考IQ信号d I(n)、d Q(n),空域对消模块输出端的重构IQ信号y I(n)、y Q(n)分别进入扩频码同步模块和时域对消模块,空域对消模块用于消除接收信号中混杂的干扰信号;
扩频码同步模块的输入端为空域对消模块的重构IQ信号y I(n)、y Q(n),输出端同步信号p(n)进入参考信号提取模块,扩频码同步模块用于将本地扩频码与接收信号进行码同步;
时域对消模块的输入端一路为空域对消模块的重构IQ信号y I(n)、y Q(n),另一路为参考信号提取模块提取的期望参考IQ信号d I(n)、d Q(n),输出端对消残差IQ信号e I(n)、e Q(n)进入正交发射模块,时域对消模块用于对消发射端引入的低功率扩频码信号;
参考信号提取模块的输入端为扩频码同步模块的同步信号p(n),输出端期望参考IQ信号d I(n)、d Q(n)一路进入空域对消模块,另一路进入时域对消模块,参考信号提取模块用于提取对消所需的期望参考IQ信号d I(n)、d Q(n);
正交发射模块的输入端为时域对消模块的对消残差IQ信号e I(n)、e Q(n),输出射频信号y(t)送至接收终端,正交发射模块用于将恢复的有用通信信号转换为射频信号。
2.根据权利要求1所述引导式数字抗截获抗干扰装置,其特征在于:正交接收模块包括依次连接的第一低噪放单元、第一混频器单元、滤波单元、模数转换单元、下变频单元和数字滤波单元;第一低噪放单元的输入端为各天线射频接收信号x(t),输出端为模拟射频信号z(t),用于将接收弱信号进行放大;第一混频器单元的输入端为模拟射频信号z(t),输出端为模拟IQ信号z I(t)、z Q(t),用于将模拟射频信号转换为模拟中频信号;滤波单元的输入端为模拟IQ信号z I(t)、z Q(t),输出端为中频IQ模拟信号v I(t)、v Q(t),用于滤除下变频后的带外干扰;ADC单元的输入端为中频IQ模拟信号v I(t)、v Q(t),输出端为中频IQ数字信号v I(n)、v Q(n),ADC单元用于中频信号的模数转换;下变频单元的输入端为中频IQ数字信号v I(n)、v Q(n),输出端为基带IQ信号u I(n)、u Q(n),下变频单元用于将中频IQ数字信号转换为基带IQ信号;数字滤波单元的输入端为基带IQ信号u I(n)、u Q(n),输出端为基带IQ数字信号x I(n)、x Q(n),送至空域对消模块,数字滤波单元用于滤除数字下变频产生的高频信号。
3.根据权利要求2所述引导式数字抗截获抗干扰装置,其特征在于:所述空域对消模块包括匹配延时单元、相关器模块A、相关器模块B、相关器模块C、相关器模块D、DMI模块及权值合并模块;匹配延时单元的输入端为数字滤波单元输出的基带IQ数字信号x I(n)、x Q(n),输出为经延时匹配后的基带IQ数字阵列信号X I(n-n t )、X Q(n-n t ),送至权值合并模块,n t 为延时时钟数;相关器模块A和相关器模块B的输入端均为基带IQ数字信号x I(n)、x Q(n),相关器模块A输出端为I路自相关阵列信号R I(n),相关器模块B输出端为Q路自相关阵列信号R Q(n);相关器模块C和相关器模块D输入端为基带IQ数字信号x I(n)、x Q(n)以及期望参考信号d I(n)、d Q(n),相关器模块C输出端为I路互相关阵列信号C I(n),相关器模块D输出端为Q路互相关阵列信号C Q(n);相关器模块用于计算多路基带IQ数字信号x I(n)、x Q(n)的自相关矩阵流及其与期望参考信号d I(n)、d Q(n)间的互相关矩阵流;DMI模块的输入端为I路自相关阵列信号R I(n)、Q路自相关阵列信号R Q(n)、I路互相关阵列信号C I(n)、Q路互相关阵列信号C Q(n),输出端为I路权值阵列信号W I(n)和Q路权值阵列信号W Q(n),用于计算空域合并权值;权值合并模块的输入端分别连接匹配延时模块输出端和DMI模块输出端,输出端为空域合并后I路信号y I(n)和Q路信号y Q(n)。
4.根据权利要求3所述引导式数字抗截获抗干扰装置,其特征在于:所述相关器模块A和相关器模块B均含M*(M+1)/2个相关器单元,相关器模块C和相关器模块D均含M个相关器单元,M为接收天线数。
5.根据权利要求3所述引导式数字抗截获抗干扰装置,其特征在于:所述DMI模块包括2个求逆单元、5个延时单元、7个乘法器及3个加法器;相关器模块A的输出信号R I(n)一路经第一求逆单元至第一乘法器,另一路经第一延时单元进入第一加法器;
相关器模块B的输出信号R Q(n)连接第二延时单元,经延时后,一路依次经过第一乘法器、第二乘法器、第一加法器送至第二求逆单元后,分别送至第三乘法器、第四乘法器、第七乘法器;一路连接第二乘法器;一路经第一乘法器、第三延时单元、第三乘法器后分别送至第五乘法器和第六乘法器;
相关器模块C的输出信号C I(n)一路经第四延时单元、第四乘法器送至第二加法器;另一路经第四延时单元、第六乘法器送至第三加法器;
相关器模块D的输出信号C Q(n)一路经第五延时单元、第五乘法器送至第二加法器后,输出I路权值阵列信号W I(n);另一路经第五延时单元、第七乘法器送至第三加法器后,输出Q路权值阵列信号W Q(n)。
6.根据权利要求3所述引导式数字抗截获抗干扰装置,其特征在于:所述扩频码同步模块包括相关器A、相关器B、相关器C、相关器D、平方单元A、平方单元B、平方单元C、平方单元D、加法器A、加法器B、加法器C、加法器D、两个开平方单元、累积清零器A、累积清零器B、除法器、捕获门限计算与比较单元、扩频码跟踪逻辑单元及本地扩频码发生器;相关器A输入端为空域合并后I路信号y I(n)和本地扩频码发生器输出的滞后Tc/2信号,相关器C的输入端为空域合并后I路信号y I(n)和本地扩频码发生器输出的超前Tc/2信号,相关器B输入端为空域合并后的Q路信号y Q(n)和本地扩频码发生器输出的滞后Tc/2信号,相关器D的输入端为空域合并后的Q路信号y Q(n)和本地扩频码发生器输出的超前Tc/2信号;相关器A、相关器B、相关器C和相关器D的输出端为两路信号的相关信号分别与对应的平方单元A、平方单元B、平方单元C、平方单元D相连;平方单元A和平方单元B输出的平方信号均与加法器A相连,平方单元C和平方单元D输出的平方信号均与加法器B相连,加法器A输出两路信号的相加信号经过开平方单元输送至累积清零器A,加法器B输出两路信号的相加信号经过开平方单元输送至累积清零器B,累积清零器A将固定时钟周期内的信号累积一路输出给加法器C、另一路输出给加法器D,累积清零器B将固定时钟周期内的信号累积一路输出给加法器D、另一路输出给加法器C;加法器C输出两路信号的加法信号y +(n)给除法器,加法器D输出两路信号的加法信号y —(n)给除法器和捕获门限计算与比较单元;除法器将两路信号相除后给扩频码跟踪逻辑单元,捕获门限计算与比较单元输入端还连接空域合并后I路信号y I(n)和Q路信号y Q(n),捕获门限计算与比较单元输出端捕获门限信号分别连接扩频码跟踪逻辑单元和本地扩频码发生器,捕获门限计算与比较单元用于计算扩频码的捕获门限;本地扩频码发生器的输入端分别连接捕获门限计算与比较单元和扩频码跟踪逻辑单元,输出端为同步的扩频码信号p(n),用于产生同步扩频码信号,Tc为码元长度。
7.根据权利要求6所述引导式数字抗截获抗干扰装置,其特征在于:所述时域对消模块包括K阶FIR滤波器、累加模块和LMS算法模块,K阶FIR滤波器包括K-1个串联的延时模块和K个权值合并模块,一个延时模块的输入端对应连接一个权值合并模块的一路输入端,K-1个串联的延时模块的总输出端连接一个权值合并模块的一路输入端,K个权值合并模块的另一路输入端均与LMS算法模块输出端相连,K个权值合并模块的输出端均与累加模块的一路输入端相连,累加模块的一路输出端与LMS算法模块输入端相连、另一路输出端输出残差信号e(n),累加模块的另一路输入端为期望参考IQ信号d(n);
延时模块的输入端和LMS算法模块的另一路输入端均为空域对消模块输出端的重构IQ信号y(n),包括y I(n)和y Q(n),输出为经延时模块延时后的信号;权值合并模块的输入端分别连接延时模块和LMS算法模块,输出为权值合并后信号;累加模块的输入端分别连接K路权值合并模块和期望参考IQ信号d(n),输出为残差信号e(n);LMS算法模块的输入端分别连接空域对消模块和累加模块,输出为更新后的权值信号,用于更新合并权值。
8.根据权利要求7所述引导式数字抗截获抗干扰装置,其特征在于:所述参考信号提取模块由移项器组成,输入端连接扩频码同步模块的同步信号p(n),输出端为期望参考IQ信号d I(n)、d Q(n),用于提取同步的扩频码IQ信号;
或者所述参考信号提取模块由相关器E、相关器F、窄带滤波器、加法器E、调幅器、载波延时器组成,相关器E的输入端连接空域对消模块和扩频码同步模块,输出两路的相关信号给窄带滤波器;窄带滤波器输出端为经窄带滤波的频偏信号给载波延时器;相关器F的输入端连接载波延时器和扩频码同步模块,输出两路的相关信号给调幅器;载波延时器的输入端连接窄带滤波器,输出信号为经延时匹配的频偏信号;调幅器的输入端连接相关器F,输出为经幅度调整的相关信号;加法器E的输入端连接空域对消模块和调幅器,输出为经频率校正后的期望参考IQ信号d I(n)、d Q(n)。
9.根据权利要求7所述引导式数字抗截获抗干扰装置,其特征在于:所述正交发射模块包括上变频单元、数字滤波单元、DAC单元、第二混频器单元和第二低噪放单元,上变频单元输入为时域对消模块的输出的消残差信号e I(n)、e Q(n),输出端为IQ数字信号q I(n)、q Q(n),送至数字滤波单元,用于基带信号向中频信号转换;数字滤波单元输入端连接上变频单元,输出端为中频IQ数字信号h I(n)、h Q(n),送至DAC单元,用于滤除上变频产生的低频信号;DAC单元的输入端连接数字滤波单元,输出端为中频IQ模拟信号h I(n)、h Q(n),送至第二混频器单元,用于数字中频信号向模拟中频信号转换;第二混频器单元的输入端连接DAC单元,输出端为射频模拟信号y c (t),送至第二低噪放单元,用于将模拟中频信号转换为模拟射频信号;第二低噪放单元的输入端连接第二混频器单元,输出端为经放大的射频信号y(t),连接通信终端,用于放大射频信号。
10.一种如权利要求1所述引导式数字抗截获抗干扰装置的抗干扰方法,其特征在于:所述抗干扰方法具体如下:
步骤S1:各天线射频接收信号x(t)经正交接收模块处理后的基带IQ信号x I(n)=[ x 1I(n) …x MI (n)] T 、x Q(n)=[ x 1Q(n) …x MQ (n)] T 依次进入空域对消模块和时域对消模块进行干扰抑制;射频接收信号x(t)含有扩频码,具体如下:
步骤S11:将射频接收信号x(n)=[ x 1(n) …x M (n)] T 的权值进行初始化后,各天线射频接收信号x(t)经权值合并后的输出信号为:
y(n)= x 1(n)
式中,M为接收天线数,x(n)为正交接收模块的输出信号,x 1(n)指x(n)中第一路信号;
步骤S12:利用期望参考IQ信号d(n),基于最小均方误差(MMSE)准则,使得E{|v(n)|2}最小;
其中,输出对消残差IQ信号e(n) =d(n)-y(n),d(n)为期望参考IQ信号,则权值更新为:W=R xx -1·r xd ;
R xx = [x(1)·x H (1)+ x(2)·x H (2)+……+ x(N)·x H (N)]/N表示接收信号x(n)的自相关,r xd = [x(1)·d H (1)+ x(2)·d H (2)+……+ x(N)·d H (N)] /N表示接收信号x(n)与期望信号d(n)的互相关,(·) H 表示共轭转置,(·) -1 表示矩阵的逆,N表示样本点数;
若同步信号p(n)自带频偏,则
d(n)=p(n)·e -jΔwn
式中Δw为频偏;
权值W的更新采用复数矩阵求逆运算获得:
R xx -1=(A+B·A -1·B)-1-i·A -1·B·(A+B·A -1·B)-1,
其中,A表示自相关矩阵信号R xx 的实部,B表示自相关矩阵信号R xx 的虚部;
步骤S13:空域对消权值合并,基于最优权值W调整多路接收信号增益,更新合并输出信号为y’(n)=W H ·x(n);
步骤S2:扩频码同步方法包括以下几个步骤:
步骤S21:本地扩频码发生器产生超前与滞后半码元周期的信号
超前信号为p 2 = p(n+τ-n T/2),滞后信号为p 1=p(n+τ+n T/2),τ表示本地扩频码与合并信号y(n)中导引信号时间差,n T=T c /f s 表示码元长度T c 对应的周期样本数;
步骤S22:计算和信道信号与差信道信号
空域合并输出信号y(n)的实部为y I(n)=D·p(n)·cos(w 0·n)+N I(n),虚部为y Q(n)=D·p(n)·sin(w 0·n)+N Q(n),其中,D表示信号幅度,N I(n)与N Q(n)包含有用信号、干扰和噪声的I支路与Q支路信号,w 0表示信号中频率;
相关、平方计算,有:
(y I·p 2)2=(Ap(n)·p(n+τ-n T/2)·cos(w 0·n)+N I(n)·p(n+τ-n T/2))2
(y Q·p 2)2=(Ap(n)·p(n+τ-n T/2)·sin(w 0·n)+N Q(n)·p(n+τ-n T/2))2
由于扩频码与N I(n)、N Q(n)均不相关,则开方、窄带滤波后上支路信号为:
((y I·p 2)2+(y Q·p 2) 2) 1/2= A·R(τ-n T/2)
同理可得下支路信号为:
((y I·p 1)2+(y Q·p 1) 2) 1/2= A·R(τ+n T/2)
继而可得和信道信号:
y + = A·R(τ-n T/2)+A·R(τ+n T/2),
差信道信号:
y - = A·R(τ-n T/2)-A·R(τ+n T/2);
步骤S23:捕获阶段
设计自适应扩频码捕获门限:
ηth=γ{max{y +(n)|n∈[1,K]}-1/(K-E)·[y +(1)+y +(2)+……+y +(K-E)]}+1/(K-E)·[y +(1)+y +(2)+……+y +(K-E)]
式中,γ为固定常数,K为滑动窗口内和信道信号样本数,1/(K-E)·[y +(1)+y +(2)+……+y +(K-E)]为K个和信道样本中非相关峰的均值;
步骤S24:跟踪阶段
步骤S3:参考信号提取方法包括以下几个步骤:
步骤S31:若接收信号频偏≤100Hz,则直接产生期望参考IQ信号;若接收信号频偏>100Hz,则需利用窄带滤波器提取频偏信号;
步骤 S32:延时匹配后的载波信号,经加载、调幅,完成频偏校正,产生期望参考IQ信号;
步骤S4:时域对消方法包括以下几个步骤:
步骤 S41:初始化FIR滤波器参数w=[1,0,…,0] T ,将输入信号进行逐级延时并加权滤波;
步骤 S42:计算滤波后的信号与参考信号d(n)的残差
e(n)=∑Kiw i ·y(n-i)-d(n),i为时域移位变量;
步骤 S43:滤波器参数更新
基于最小均方误差准则,使得E{|e(n)|2}最小,构建滤波器权值w更新模型,有:
w(n+1)=w(n)+μ·e(n)·y(n),
式中,μ为更新步进;
步骤S44:对消输出
e(n)即为对消后输出信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111179529.0A CN113630152B (zh) | 2021-10-11 | 2021-10-11 | 引导式数字抗截获抗干扰装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111179529.0A CN113630152B (zh) | 2021-10-11 | 2021-10-11 | 引导式数字抗截获抗干扰装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113630152A CN113630152A (zh) | 2021-11-09 |
CN113630152B true CN113630152B (zh) | 2022-02-08 |
Family
ID=78390877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111179529.0A Active CN113630152B (zh) | 2021-10-11 | 2021-10-11 | 引导式数字抗截获抗干扰装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113630152B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115567095A (zh) * | 2022-09-23 | 2023-01-03 | 中国电子科技集团公司第十研究所 | 一种适用于卫星通信的空时联合抗干扰方法、设备及介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101533091A (zh) * | 2009-01-09 | 2009-09-16 | 中国人民解放军空军雷达学院 | 空时二维阻塞窄带干扰方法 |
CN102608663A (zh) * | 2012-03-23 | 2012-07-25 | 西安电子科技大学 | 一种适用于核四极矩共振信号检测的干扰对消器 |
CN108494497A (zh) * | 2018-02-11 | 2018-09-04 | 上海交通大学 | 自适应时域均衡系统及带内全双工无线通信系统 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2003903826A0 (en) * | 2003-07-24 | 2003-08-07 | University Of South Australia | An ofdm receiver structure |
CN103200140B (zh) * | 2012-01-06 | 2016-05-11 | 微思泰(北京)信息技术有限公司 | 一种基于预均衡的干扰消除系统及方法 |
CN109412639B (zh) * | 2018-09-30 | 2021-06-25 | 中国人民解放军海军工程大学 | 微波通信同频干扰防护装置 |
CN110967673B (zh) * | 2019-11-25 | 2023-04-07 | 中国人民解放军空军预警学院 | 一种多域联合抗主瓣干扰方法 |
CN111510171B (zh) * | 2020-03-27 | 2021-10-26 | 中国人民解放军海军工程大学 | 用于时隙切换工作模式的抗干扰装置及抗干扰方法 |
CN111697983B (zh) * | 2020-03-27 | 2022-03-29 | 中国人民解放军海军工程大学 | 线性调频连续波雷达收发干扰对消装置 |
CN111934651A (zh) * | 2020-06-17 | 2020-11-13 | 和芯星通科技(北京)有限公司 | 一种空时频级联自适应滤波处理方法、装置及设备 |
-
2021
- 2021-10-11 CN CN202111179529.0A patent/CN113630152B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101533091A (zh) * | 2009-01-09 | 2009-09-16 | 中国人民解放军空军雷达学院 | 空时二维阻塞窄带干扰方法 |
CN102608663A (zh) * | 2012-03-23 | 2012-07-25 | 西安电子科技大学 | 一种适用于核四极矩共振信号检测的干扰对消器 |
CN108494497A (zh) * | 2018-02-11 | 2018-09-04 | 上海交通大学 | 自适应时域均衡系统及带内全双工无线通信系统 |
Also Published As
Publication number | Publication date |
---|---|
CN113630152A (zh) | 2021-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102571137B (zh) | 一种全数字直接序列扩频通信系统及其伪码快速捕获方法 | |
US9998158B2 (en) | Cancellation of spurious intermodulation products produced in nonlinear channels by frequency hopped signals and spurious signals | |
US7773967B2 (en) | Multi-mode—multi-band direct conversion receiver with complex I and Q channel interference mitigation processing for cancellation of intermodulation products | |
CN102121991B (zh) | 基于北斗一代卫星信号接收的干扰抑制方法及装置 | |
CN101807940B (zh) | 一种gnss接收系统的抗多径干扰装置及其方法 | |
CN109962714B (zh) | 一种电磁频谱伞罩数字域自干扰抑制方法及系统 | |
US20020176522A1 (en) | Quadrature envelope-sampling of intermediate frequency signal in receiver | |
Gelli et al. | Cyclostationarity-based filtering for narrowband interference suppression in direct-sequence spread-spectrum systems | |
CN108988928B (zh) | 一种在频域进行双通道单脉冲角误差检测的方法 | |
CN107171693B (zh) | 基于波形重构的宽带干扰抑制方法 | |
CN113630152B (zh) | 引导式数字抗截获抗干扰装置及方法 | |
CN114915316B (zh) | 一种基于频域处理的带限直扩信号数字码跟踪方法 | |
CN110120826B (zh) | 一种干扰参数估计对消与stap级联处理的抗干扰方法 | |
CN112803968B (zh) | 一种无人机机载测控方法 | |
CN112511182B (zh) | 一种星载测控数传接收装置 | |
CN112839001B (zh) | 一种无人机机载测控终端 | |
Pärlin et al. | Estimating and tracking wireless channels under carrier and sampling frequency offsets | |
CN110926455B (zh) | 一种射电天文信号的自适应射频干扰消除方法 | |
CN102263712B (zh) | 接收器 | |
US6690713B1 (en) | Tracking loop for a code division multiple access (CDMA) system | |
Yeste-Ojeda et al. | Cyclostationarity-based signal separation in interceptors based on a single sensor | |
EP0880828B1 (en) | Multichannel receiver using analysis by synthesis | |
Lu et al. | Efficiently all-digital code tracking for band-limited DSSS systems | |
US7929913B2 (en) | Adaptive receiver architecture | |
CN115940992B (zh) | 一种基于频域子空间原理的bl-dsss信号码跟踪方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |