CN113629003A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113629003A
CN113629003A CN202010377258.9A CN202010377258A CN113629003A CN 113629003 A CN113629003 A CN 113629003A CN 202010377258 A CN202010377258 A CN 202010377258A CN 113629003 A CN113629003 A CN 113629003A
Authority
CN
China
Prior art keywords
contact
upper portion
dielectric layer
semiconductor structure
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010377258.9A
Other languages
English (en)
Inventor
黄加欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN202010377258.9A priority Critical patent/CN113629003A/zh
Publication of CN113629003A publication Critical patent/CN113629003A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体结构及其形成方法。所述半导体结构的形成方法包含：形成介电层于基底上；形成接触件于介电层中；凹蚀介电层，使得接触件的上部突出于介电层的上表面；以及刻蚀接触件的上部，以减少接触件的上部的尺寸。所述半导体结构包含基底、位于基底上且包括上部与下部的接触件、位于接触件的下部的侧壁与底部上的衬层、以及围绕接触件的介电层。介电层直接接触接触件的上部的侧壁。利用本发明，可以提供较大的工艺宽裕度，进而提升工艺良品率与确保半导体元件的性能。

Description

半导体结构及其形成方法
技术领域
本发明是关于半导体结构，特别是关于接触件及其形成方法。
背景技术
半导体集成电路产业经历快速成长。集成电路设计与材料的科技发展生产了数世代的集成电路，其中每个世代具备比上个世代更小及更复杂的电路。在集成电路发展的进程中，几何尺寸逐渐缩小。
随着半导体装置尺寸的微缩，制造半导体元件的难度也大幅提升。特别是在半导体工艺中，于接触件上方形成导电层时，容易因为曝光不完全、晶圆上有翘曲(warpage)等等的情况，造成导电层偏移(shift)。也就是说，实际工艺上导电层与接触件对准失误(misalignment)。此时，接触件容易因为与邻近的导电层距离过近而产生短路的问题。因此，仍需改善接触件的形成工艺，以避免短路问题。
发明内容
本发明的一些实施例提供一种半导体结构的形成方法，包含：形成介电层于基底上；形成接触件于介电层中；凹蚀介电层，使得接触件的上部突出于介电层的上表面；以及刻蚀接触件的上部，以减少接触件的上部的尺寸。
本发明的一些实施例提供一种半导体结构，包含：基底；接触件，位于该基底上且具有导电材料，其中接触件包括上部与下部；衬层，位于接触件的下部的侧壁与底部上；以及介电层，围绕接触件，其中介电层直接接触接触件的上部的侧壁。
利用本发明，可以提供较大的工艺宽裕度，进而提升工艺良品率与确保半导体元件的性能。
附图说明
以下将配合所附图式详述本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。
图1至图7是根据本发明的一些实施例，绘示出例示性半导体结构的剖面图。
图8与图9是根据本发明的一些实施例，绘示出例示性半导体结构的部分放大剖面图。
图10至图12是根据本发明的一些实施例，绘示出例示性半导体结构的剖面图。
图13是根据本发明的一些实施例，绘示出对应于图12所示的半导体结构的上视图。
图14是根据本发明的一些实施例，绘示出例示性半导体结构的剖面图。
图15是根据本发明的一些实施例，绘示出对应于图14所示的半导体结构的上视图。
图16是根据本发明的一些实施例，绘示出例示性半导体结构的剖面图。
图17是根据本发明的其他实施例，绘示出例示性半导体结构的剖面图。
【符号说明】
100/200/300/400～半导体结构
102～基底
104/105～介电层
106～图案化屏蔽
108～源极/漏极
120～接触孔
140～接触件
142～衬层
144～导电材料
150～接触件
160～导电层
170～栅极
610～刻蚀工艺
620～沉积工艺
630～沉积工艺
640～平坦化工艺
650～刻蚀工艺
660～刻蚀工艺
670～沉积工艺
680～平坦化工艺
WUT～(上部的)顶部宽度/顶宽
WUB～(上部的)底部宽度/底宽
WLT～(下部的)顶部宽度/顶宽
WS～减少的宽度
HS～减少的高度
θ～角度
具体实施方式
由于在半导体工艺中，于接触件上方形成导电层时，容易因为曝光不完全、晶圆上有翘曲(warpage)等等的情况，造成导电层偏移(shift)。也就是说，实际工艺上导电层与接触件对准失误(misalignment)。此时，接触件容易因为与邻近的导电层距离过近而产生短路的问题。
为解决上述问题，本发明实施例所提供的半导体结构的接触件具有较小的顶部宽度，以提供较大的工艺宽裕度(process window)，进而提升工艺良品率与确保半导体元件的性能。
图1至图7与图10至图12是根据本发明的一些实施例，绘示出例示性半导体结构的剖面图。
参照图1，形成介电层104于基底102上。在一些实施例中，介电层104可以用作前段工艺的层间介电层(inter-layer dielectric layer，ILD)。在另一些实施例中，介电层104可以用作后段工艺的金属间介电层(inter-metal dielectric layer，IMD)。
在一些实施例中，介电层104可由一种或多种的介电材料形成，例如氮化硅、氮氧化硅、磷硅玻璃(phosphosilicate glass，PSG)、硼磷硅酸盐玻璃(borophosphosilicateglass，BPSG)、未掺杂的硅玻璃(Undoped Silicate Glass，USG)、四乙氧基硅烷(tetraethylorthosilicate，TEOS)、低介电常数介电材料、及/或其他适合的介电材料等等。
接着，继续参照图1，形成图案化屏蔽106于介电层104上。接着，使用图案化屏蔽106作为刻蚀屏蔽，执行刻蚀工艺610以于介电层104中形成接触孔120，并去除图案化屏蔽106，如图2所示。在上视图中，接触孔120为被介电层104围绕的孔洞(未绘示)。在一些实施例中，刻蚀工艺610可为非等向性刻蚀工艺，其包含各种干刻蚀工艺。
接着，执行沉积工艺620以顺应性沉积衬层142于接触孔120中以及介电层104上，如图3所示。在一些实施例中，衬层142可包括金属、合金、金属氮化物、其他导电材料或上述的组合。具体而言，衬层142可包含钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、适合的材料或其组合等等。
接着，执行沉积工艺630以沉积导电材料144于接触孔120中以及介电层104上，如图4所示。详细而言，导电材料144沉积于衬层142上。在一些实施例中，导电材料144可包含金属，例如，钨、铝、铜、金、银、其他合适的金属材料或上述的组合等等。
由于在沉积导电材料144于基底102上的情况下容易产生过高的阻值，甚至容易产生小爆炸的现象，因此在一些实施例中，藉由在导电材料144与基底102之间形成衬层142，可防止导电材料144与基底102直接接触，以避免阻值增加而造成产率降低。另一方面，藉由于导电材料144与介电层104之间形成衬层142，可防止导电材料144向介电层104扩散。
接着，执行平坦化工艺640以去除接触孔以外的导电材料144，留下接触孔中的导电材料144作为接触件140，如图5所示。详细而言，上述平坦化工艺640包含去除于介电层104上的衬层142与导电材料144，使得接触件140的上表面与介电层104齐平。在一实施例中，平坦化工艺640包含化学机械研磨(Chemical Mechanical Polishing，CMP)。
接着，执行刻蚀工艺650以凹蚀介电层104，使得接触件140的上部140U突出于介电层104的上表面，如图6所示。在此实施例中，刻蚀工艺650类似于刻蚀工艺610，因此在此不再赘述。应注意的是，在此，以介电层104的上表面上为接触件140的上部140U，而介电层104的上表面下为接触件140的下部。
接着，执行刻蚀工艺660以刻蚀接触件140的上部140U，进而减少接触件140的上部140U的尺寸，而形成所需的接触件150，如图7所示。在一些实施例中，刻蚀工艺660包含等向性刻蚀。前述等向性刻蚀包括湿刻蚀、干刻蚀、其他适合的刻蚀工艺或其组合等等。在一些实施例中，刻蚀接触件140的上部140U包含刻蚀接触件140的上部140U的侧壁与顶面，以等量地(equally)减少上部140U的高度与两侧的宽度，而形成接触件150的上部150U。在一些实施例中，刻蚀工艺660包含刻蚀接触件140的上部140U的衬层142与部分的导电材料144。
图8与图9是根据本发明的一些实施例，绘示出半导体结构100中的接触件150的部分放大剖面图。在此，接触件150的下部的侧壁具有衬层142而上部侧壁不具有衬层142。在此实施例中，上部与下部皆朝向基底102的方向逐渐变窄(taper)。应注意的是，等向性刻蚀前的接触件140的上部轮廓以虚线表示，等向性刻蚀后的的接触件140(或接触件150)的上部轮廓以实线表示，以表示缩小尺寸前后的相对关系。另外，为使图示更为简洁，在图8与图9中的导电材料144与衬层142的图样不同于图1至图7与图10至图12中的导电材料144。
在图8的实施例中，接触件140的上部的侧壁各减少宽度WS以及上部的顶面减少高度HS，而形成接触件150。在此实施例中，减少的宽度WS与减少的高度HS大抵相同。举例来说，减少的宽度WS为10nm，减少的高度HS在9至11nm之间。也就是说，大抵相同可包括±10％内的误差在图8的实施例中，接触件150的上部具有顶部宽度WUT(后续称之为顶宽)与底部宽度WUB(后续称之为底宽)，而接触件150的下部具有顶部宽度WLT(后续称之为顶宽)。在此实施例中，接触件150的上部朝向基底102的方向逐渐变窄(taper)，因此可观察到接触件150的上部的顶宽WUT大于接触件150的上部的底宽WUB。另一方面，减少接触件150的上部的顶宽WUT所使用的刻蚀工艺660，亦同时减少接触件150的上部的底宽WUB，因此可观察到接触件150的上部的底宽WUB小于接触件150的上部的顶宽WUT。也就是说，接触件150的上部的侧壁与下部的侧壁藉由接触件150的下部的顶面连接。
在一些实施例中，接触件150的上部的侧壁与下部的侧壁大致上平行。举例来说，接触件150的下部的侧壁与基底102的夹角为70°，接触件150的上部的侧壁与基底的夹角在67°至73°之间。也就是说，大致上平行可包括±5％内的误差。
在一些实施例中，接触件150的上部的侧壁与上部的顶面之间的夹角θ大约介于60°至90°。由于工艺影响，接触件150由远离基底102处往靠近基底102处逐渐变窄，因此接触件的上部的侧壁与上部的顶面之间的夹角θ一般小于90°。另一方面，如果夹角θ小于60°容易产生较大的顶宽，进而减少工艺宽裕度。
在一些实施例中，接触件140的上部所减少的总宽度2WS占接触件140的上部的原始总宽度WUT+2WS的比例不大于50％。上述比例大于50％时，由于与后续导电层的接触面积变小，因此接触电阻容易增加，进而降低半导体结构的效能。
在图8的实施例中，接触件150的上部的顶宽WUT大于接触件150的下部的顶宽WLT。然而，接触件150的上部的顶宽WUT可以依据需求任意作改变，并不以此为限。
图9所示的接触件150大致上与图8所示的接触件150相似，其差异在于接触件150的上部的顶宽WLT与下部的顶宽WUT的关系不同。在此实施例中，接触件150的上部的顶宽WUT小于接触件150的下部的顶宽WLT。然而，接触件150的上部的顶宽WUT可以依据需求任意作改变，并不以此为限。
接着，回到图7。执行沉积工艺670以沉积介电层104于基底上102的介电层104上与接触件150上，如图10所示。由于沉积工艺670与沉积工艺630相似，因此在此不再赘述。
接着，执行平坦化工艺680以去除接触件上150的介电层104，如图11所示。由于平坦化工艺680与平坦化工艺640相似，因此在此不再赘述。
在一些实施例中，由于接触件150的上部的侧壁的衬层142已完全被刻蚀掉，因此接触件150的上部的侧壁直接接触介电层104，且接触件150的下部的顶部部分亦直接接触介电层104。
接着，形成导电层160于接触件150上，如图12所示。而图12的上视图则如图13所示。用以形成导电层160的材料与沉积工艺可类似于上述导电材料144与上述沉积工艺630，因此在此不再赘述。在此实施例中，导电材料经沉积后，经过光刻工艺与刻蚀工艺可形成图12中的导电层160。在另一实施例中，导电层160也可藉由镶嵌(damascene)工艺形成(未绘示)。
在图12的实施例中，导电层160位于接触件150的正上方。在图13中，虚线处表示接触件150与导电层160的接触部分，也就是接触件150的最顶表面。在图13的实施例中，接触件150与导电层160的两侧的距离皆相同。
于现有技术中所形成的接触件，在平坦化工艺中容易对接触件的上表面产生较大的刮伤(scratch)。相较之下，在本发明实施例中额外使用刻蚀工艺650凹蚀介电层104以及刻蚀工艺660刻蚀接触件140的上部，可刻蚀掉平坦化接触件140的过程中所产生的刮伤，以提升良品率及可靠度。
再者，如果为了形成较小的顶部宽度的接触件，而直接形成较小接触孔，则容易在沉积导电材料时产生气隙(seam)。相较之下，本发明实施例藉由先形成较大顶部宽度的接触件，再藉由等向性刻蚀等工艺减少接触件的顶部宽度，可在不易产生气隙的情况下，减少接触件的顶部宽度，以增加工艺宽裕度。
另外，现有技术中通常在形成接触孔的刻蚀工艺之后亦会使用单一或多步骤清洗工艺(未绘示)，容易进一步增加接触孔的顶部宽度，进而导致前文所述的短路问题。在本发明实施例中，即使在刻蚀工艺之后使用清洗工艺，而产生接触孔的顶部宽度比预期大的情况，仍可形成具有较小的顶部宽度的接触件，进而减少短路的可能性。
图14与图15是根据本发明的一些实施例，绘示出例示性半导体结构的剖面图与对应于此的上视图。图14中的半导体结构200与图12中的半导体结构100的差异在于导体层160并非位于接触件150的正上方。在一些实施例中，导体层160的中线与接触件150的中线具有一距离。在图15中，接触件150与导体层160的两侧距离不同。而在先前技术中，接触件150将更靠近邻近的导电层160，因此更容易造成短路。但在本发明实施例中的接触件150减少了顶部宽度，因此与邻近的导电层160的距离增加，不易短路。
图16是根据本发明的另一些实施例，绘示出例示性半导体结构的剖面图。图16中的半导体结构300与图12中的半导体结构100的差异在于在衬层142与介电层104上形成具有不同于介电层104材料的介电层105。在此实施例中，介电层104与接触件150的下部齐平，也就是说，介电层104与衬层142以及部分的导电材料144齐平。另一方面，介电层105与接触件150的上部齐平，也就是说，介电层105与接触件150的最顶表面齐平。介电层105可使用与介电层104类似但不同的材料，在此不再赘述。可依据工艺所需任意选择及置换介电层104与105的材料。
图17是根据本发明的其他实施例，绘示出例示性半导体结构的剖面图。图17中的半导体结构400为应用接触件150于半导体结构中的示例。在前段工艺的实施例中，接触件150可作为源极/漏极接触插塞(contact plug)，形成于源极/漏极108与导电层160之间。或者，接触件150可作为栅极接触插塞，形成于栅极170与导电层160之间。在后段工艺的实施例中，接触件150可作为垂直电性连接的导孔(via)，形成于导电层160与导电层160之间。
综上所述，本发明实施例提供一种半导体结构及其形成方法，特别是具有较小顶部尺寸的接触件，其不但增加了工艺宽裕度，还可改善良品率及可靠度。

Claims (10)

1.一种半导体结构的形成方法，其特征在于，包括：
形成一介电层于一基底上；
形成一接触件于所述介电层中；
凹蚀所述介电层，使得所述接触件的一上部突出于所述介电层的上表面；以及
刻蚀所述接触件的所述上部，以减少所述接触件的所述上部的尺寸。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀所述接触件的所述上部的步骤包括等向性刻蚀所述接触件的所述上部。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，刻蚀所述接触件的所述上部的步骤包括等向性刻蚀所述接触件的所述上部的侧壁与顶面，以等量地减少所述上部的高度与宽度。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述接触件的下部的顶宽大于所述接触件的所述上部的底宽。
5.一种半导体结构，其特征在于，包括：
一基底；
一接触件，位于所述基底上，其中所述接触件包括一上部与一下部；
一衬层，位于所述接触件的所述下部的侧壁与底部上；以及
一介电层，围绕所述接触件，其中所述介电层直接接触所述接触件的所述上部的侧壁。
6.如权利要求5所述的半导体结构，其特征在于，所述接触件的所述上部的顶宽等于或小于所述接触件的所述下部的顶宽。
7.如权利要求5所述的半导体结构，其特征在于，所述接触件的所述下部的顶部部分直接接触所述介电层。
8.如权利要求5所述的半导体结构，其特征在于，所述介电层包括：
一第一介电层，与所述接触件的所述下部齐平；以及
一第二介电层，与所述接触件的所述上部齐平。
9.如权利要求5所述的半导体结构，其特征在于，所述上部与所述下部皆朝向所述基底的一方向逐渐变窄。
10.如权利要求5所述的半导体结构，其特征在于，所述上部的侧壁与所述下部的侧壁大致上平行。
CN202010377258.9A 2020-05-07 2020-05-07 半导体结构及其形成方法 Pending CN113629003A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010377258.9A CN113629003A (zh) 2020-05-07 2020-05-07 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010377258.9A CN113629003A (zh) 2020-05-07 2020-05-07 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN113629003A true CN113629003A (zh) 2021-11-09

Family

ID=78376805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010377258.9A Pending CN113629003A (zh) 2020-05-07 2020-05-07 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113629003A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201032370A (en) * 2009-02-20 2010-09-01 Ind Tech Res Inst Phase change memory device and fabrications thereof
US20160049332A1 (en) * 2014-08-12 2016-02-18 Globalfoundries Inc. Methods of forming contact structures for semiconductor devices and the resulting devices
CN107611083A (zh) * 2016-07-11 2018-01-19 爱思开海力士有限公司 半导体器件及其制造方法
US20190385896A1 (en) * 2018-06-15 2019-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Device Structures
US20200090944A1 (en) * 2018-09-13 2020-03-19 Samsung Electronics Co., Ltd. Semiconductor devices
CN111048486A (zh) * 2018-10-15 2020-04-21 三星电子株式会社 半导体器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201032370A (en) * 2009-02-20 2010-09-01 Ind Tech Res Inst Phase change memory device and fabrications thereof
US20160049332A1 (en) * 2014-08-12 2016-02-18 Globalfoundries Inc. Methods of forming contact structures for semiconductor devices and the resulting devices
CN107611083A (zh) * 2016-07-11 2018-01-19 爱思开海力士有限公司 半导体器件及其制造方法
US20190385896A1 (en) * 2018-06-15 2019-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Device Structures
US20200090944A1 (en) * 2018-09-13 2020-03-19 Samsung Electronics Co., Ltd. Semiconductor devices
CN111048486A (zh) * 2018-10-15 2020-04-21 三星电子株式会社 半导体器件

Similar Documents

Publication Publication Date Title
US10861742B2 (en) Interconnect structure having an etch stop layer over conductive lines
US7511349B2 (en) Contact or via hole structure with enlarged bottom critical dimension
JP3672752B2 (ja) デュアルダマシン構造体とその形成方法
US11594419B2 (en) Reduction of line wiggling
TWI536520B (zh) 半導體裝置及方法
US9484254B2 (en) Size-filtered multimetal structures
US20070123009A1 (en) Technique for increasing adhesion of metallization layers by providing dummy vias
TWI668735B (zh) 半導體裝置及其製造方法
US20240213034A1 (en) Via connection to a partially filled trench
TW201841324A (zh) 內連線結構及其形成方法
US6348734B1 (en) Self-aligned copper interconnect architecture with enhanced copper diffusion barrier
US12094821B2 (en) Methods for forming semiconductor structures
CN106952863B (zh) 半导体器件的形成方法
US20160204064A1 (en) Size-filtered multimetal structures
KR20240125428A (ko) 상호연결 구조물에 있어서의 선택적 금속 캡
CN113113350A (zh) 半导体装置的形成方法
US20090057907A1 (en) Interconnection structure
US9859208B1 (en) Bottom self-aligned via
US7160799B2 (en) Define via in dual damascene process
US6200890B1 (en) Method of fabricating copper damascene
CN113629003A (zh) 半导体结构及其形成方法
TWI717173B (zh) 記憶體裝置及其製造方法
US7125791B2 (en) Advanced copper damascene structure
US20060226549A1 (en) Semiconductor device and fabricating method thereof
CN113539941A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211109

RJ01 Rejection of invention patent application after publication