CN113610698A - 一种图像模拟器中高速数据的动态处理方法和装置 - Google Patents

一种图像模拟器中高速数据的动态处理方法和装置 Download PDF

Info

Publication number
CN113610698A
CN113610698A CN202110696615.2A CN202110696615A CN113610698A CN 113610698 A CN113610698 A CN 113610698A CN 202110696615 A CN202110696615 A CN 202110696615A CN 113610698 A CN113610698 A CN 113610698A
Authority
CN
China
Prior art keywords
data
image
dma
length
camera
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110696615.2A
Other languages
English (en)
Inventor
喻世德
冯勇
王泽明
刘晓平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Zmvision Technology Co ltd
Original Assignee
Wuhan Zmvision Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Zmvision Technology Co ltd filed Critical Wuhan Zmvision Technology Co ltd
Priority to CN202110696615.2A priority Critical patent/CN113610698A/zh
Publication of CN113610698A publication Critical patent/CN113610698A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/90—Dynamic range modification of images or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/646—Circuits for processing colour signals for image enhancement, e.g. vertical detail restoration, cross-colour elimination, contour correction, chrominance trapping filters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10004—Still image; Photographic image

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Devices (AREA)

Abstract

本发明公开了一种图像模拟器中高速数据的动态处理方法和装置，包括：将图像模拟器中CPU侧的相机数据按照第一预设规则进行内存预处理；将图像模拟器中CPU侧预处理好的相机数据，按照第二预设规则，发送给图像模拟器中FPGA侧；FPGA侧接收CPU侧预处理好的数据，并进行解析，对原图像进行动态处理。本发明当图像文件长度不是相机数据帧的整数倍时，能对图像文件长度尾部进行补齐，并且在数据传输过程中，能对图像进行亮度、对比度、视觉增强等变化。

Description

一种图像模拟器中高速数据的动态处理方法和装置
技术领域
本发明涉及的是图像数据处理领域,特别涉及一种图像模拟器中高速数据的动态处理方法和装置。
背景技术
随着航天卫星高分相机的分辨率也越来越大，随之带来图像传输的速率要求急剧增大。因此地面测试系统也需要在各项性能上紧跟时代的需求，数传子系统和存储子系统在地面测试时，需要能和真实高分相机一样能产生大数据量且配置灵活的模拟源设备。现今图像模拟源设备为了兼顾以上两个需求，会采用FPGA加CPU这种异构硬件方案，例如中国专利CN2020103376500《一种可灵活定制帧格式的测试数据模拟方法和装置》，该发明的优点是充分利用两种处理的优缺点进行互补。FPGA优点在于时序性强，吞吐量大用来实现例如10Gb/s以上的高速接口，同时使用CPU作为图像数据的配置面，在图像帧格式的配置做到灵活配置，做到更通用化。FPGA和CPU之间的连接是通过DMA来实现，图像数据在CPU侧准备好之后便可通过DMA发送给FPGA，其传输速度可达到40Gb/s，最终由FPGA组成光纤传输协议进行发送。
然而，该方案中仍然缺少在数据开始发送后，满足动态改变数据内容，实现数据调整的需求，例如传输的图像的亮度、对比度、动态增强等需求。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分解决上述问题的一种图像模拟器中高速数据的动态处理方法和装置。
为了解决上述技术问题，本申请实施例公开了如下技术方案：
一种图像模拟器中高速数据的动态处理方法，包括：
S100.将图像模拟器中CPU侧的相机数据按照第一预设规则进行内存预处理；
S200.将图像模拟器中CPU侧预处理好的相机数据，按照第二预设规则，发送给图像模拟器中FPGA侧；
S300.FPGA侧接收CPU侧预处理好的数据，并进行解析，对原图像进行动态处理。
进一步地，S100中，相机数据的每一帧数据包括DMA头数据、辅助数据和图像数据。
进一步地，DMA头数据、辅助数据和图像数据的个数相同。
进一步地，DMA头数据、辅助数据和图像数据按第一预设规则进行内存预处理的方法为：DMA头数据与辅助数据按前后顺序相连，并一起存储在一块内存地址中，图像数据单独储存在另外一块内存地址上。
进一步地，DMA头数据与辅助数据相连后，并与下一帧相连的DMA头数据与辅助数据按顺序排列，图像数据与下一帧图像数据按顺序排列。
进一步地，S200中，第二预设规则为：CPU侧通过2路DMA发送到FPGA侧的对应端口，DMA头数据和辅助数据通过辅助数据通道发送到辅助数据端口，图像数据通过图像数据通道发送到数据端口。
进一步地，S100中，当内存中存放文件的长度不是相机数据帧的整数倍时，需要对文件长度的尾部进行循环补齐。
进一步地，对文件长度的尾部进行循环补齐的方法为：
获取图形文件长度S和相机数据帧中图像部分长度记为M；
用图形文件长度S除以相机数据帧中图像部分长度M的余数记为N，即N＝S％M；
假设发送的循环周期为K+1，则K+1＝(M-N)和M的最小公倍数；
图像文件进行循环补齐的长度记为S’，则通过S’＝K(M-N)，计算补齐的长度。
进一步地，当CPU侧的相机数据向FPGA侧发送时，会将调整图像特性的参数写入到DMA头中，当图像帧进入到FPGA后，FPGA解析DMA头中的变化信息，然后在对图像数据做相应的处理。
进一步地，调整图像特性的参数至少包括：图像的亮度调整参数、图像的对比度调整参数和图像的视觉增强参数。
本发明还公开了一种图像模拟器中高速数据的动态处理装置，包括：内存预处理模块、数据传输模块、数据解析模块；其中：
内存预处理模块，用于将图像模拟器中CPU侧的相机数据按照第一预设规则进行内存预处理，其中，DMA头数据、辅助数据和图像数据按第一预设规则进行内存预处理的方法为：DMA头数据与辅助数据按前后顺序相连，并一起存储在一块内存地址中，图像数据单独储存在另外一块内存地址上；DMA头数据与辅助数据相连后，并与下一帧相连的DMA头数据与辅助数据按顺序排列，图像数据与下一帧图像数据按顺序排列；还包括当内存中存放文件的长度不是相机数据帧的整数倍时，对文件长度的尾部进行循环补齐。
数据传输模块，用于将图像模拟器中CPU侧预处理好的相机数据，按照第二预设规则，发送给图像模拟器中FPGA侧；具体的，第二预设规则为：CPU侧通过2路DMA发送到FPGA侧的对应端口，DMA头数据和辅助数据通过辅助数据通道发送到辅助数据端口，图像数据通过图像数据通道发送到数据端口。
数据解析模块，用于接收CPU侧预处理好的数据，并进行解析，调整图像特性，对原图像进行动态处理，调整图像特性的参数至少包括：图像的亮度调整参数、图像的对比度调整参数和图像的视觉增强参数。
本发明实施例提供的上述技术方案的有益效果至少包括：
本发明公开的一种图像模拟器中高速数据的动态处理方法和装置，包括：将图像模拟器中CPU侧的相机数据按照第一预设规则进行内存预处理；将图像模拟器中CPU侧预处理好的相机数据，按照第二预设规则，发送给图像模拟器中FPGA侧；FPGA侧接收CPU侧预处理好的数据，并进行解析，对原图像进行动态处理。本发明解决了现有技术中，CPU侧和FPGA侧的相机数据发送过程中，在数据开始发送后，满足动态改变数据内容，实现数据调整的需求。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明实施例1中，一种图像模拟器中高速数据的动态处理方法的流程图；
图2为本发明实施例1中，DMA头数据、辅助数据和图像数据在内存中的排列方式；
图3为本发明实施例1中，图像文件长度的尾部进行循环补齐的示意图；
图4为本发明实施例1中，FPGA侧接收CPU侧预处理好的数据的示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了解决现有技术中存在的问题，本发明实施例提供一种图像模拟器中高速数据的动态处理方法和装置。
实施例1
本实施例公开了一种图像模拟器中高速数据的动态处理方法，如图1，包括：
S100.将图像模拟器中CPU侧的相机数据按照第一预设规则进行内存预处理。
具体的，本实施例中，相机数据的每一帧数据包括DMA头数据、辅助数据和图像数据。如图2，DMA头数据、辅助数据和图像数据按第一预设规则进行内存预处理的方法为：DMA头数据与辅助数据按前后顺序相连，并一起存储在一块内存地址中，图像数据单独储存在另外一块内存地址上。DMA头数据与辅助数据相连后，并与下一帧相连的DMA头数据与辅助数据按顺序排列，图像数据与下一帧图像数据按顺序排列。
在本实施例中，内存中辅助数据和图像数据独立存放，一个DMA帧内部由多个连续的辅助头组成，或者多个连续图像数据帧组成。发送时辅助数据头DMA和图像数据DMA交替发送，并且包含的用户帧数是一样的。FPGA约定从辅助数据管道读取一个辅助数据头后，再从图像数据通道取一个用户帧的图像数据，拼接后发送出去。
在一些实施例中，如图3，当内存中存放文件的长度不是相机数据帧的整数倍时，需要对文件长度的尾部进行循环补齐。具体的，对文件长度的尾部进行循环补齐的方法为：
获取图形文件长度S和相机数据帧中图像部分长度记为M；
用图形文件长度S除以相机数据帧中图像部分长度M的余数记为N，即N＝S％M；
假设发送的循环周期为K+1，则K+1＝(M-N)和M的最小公倍数/(M-N)；
图像文件进行循环补齐的长度记为S’，则通过S’＝K(M-N)，计算补齐的长度。
例如，当文件长度S＝4096字节，相机数据帧中图像部分长度M＝1012字节时，通过N＝S％M，得到N＝48，M-N＝964和M＝1012的最小公倍数为243982，则K+1＝243982/964＝252；K＝252。则图像文件进行循环补齐的长度S’＝K(M-N)＝252x964＝242928字节。
因此，在发送第4个M时，会多发S’中964字节的数据，那么发送第5个M时，从S的开头处偏移964字节开始发送，这样就能保证跟第4个M的内容能接上。同理发送第8个M后，会多发S’中964*2字节，第9个M就要从S的964*2字节开始发送。
最后到K+1＝253时，首个M发送的偏移回到S的0偏移点。
最后在内存中图像数据区域要铺满(S+S’)×(K+1)图像数据，便能满足一个循环发送缓冲区。
S200.将图像模拟器中CPU侧预处理好的相机数据，按照第二预设规则，发送给图像模拟器中FPGA侧；具体的，本实施例中，如图4，第二预设规则为：CPU侧通过2路DMA发送到FPGA侧的对应端口，DMA头数据和辅助数据通过辅助数据通道发送到辅助数据端口，图像数据通过图像数据通道发送到数据端口。
S300.FPGA侧接收CPU侧预处理好的数据，并进行解析，对原图像进行动态处理。具体的，在数据发送时通道调整图像特性是通过CPU将需要发送的变化动态写入到DMA头中，当图像帧进入到FPGA后，FPGA解析DMA头中的变化信息，然后在对图像数据做相应的处理。比如对原图像进行亮度、对比度、视觉增强等变化。在一些优选实施例中，相机数据的数据结构如下表一。
表一
Figure BDA0003128692760000071
FPGA解析DMA头中的变化信息，然后在对图像数据做相应的处理的具体解析方式如表二。
表二
Figure BDA0003128692760000072
本实施例公开的一种图像模拟器中高速数据的动态处理方法，包括：将图像模拟器中CPU侧的相机数据按照第一预设规则进行内存预处理；将图像模拟器中CPU侧预处理好的相机数据，按照第二预设规则，发送给图像模拟器中FPGA侧；FPGA侧接收CPU侧预处理好的数据，并进行解析，对原图像进行动态处理。本发明解决了现有技术中，CPU侧和FPGA侧的相机数据发送过程中，在数据开始发送后，满足动态改变数据内容，实现数据调整的需求。
实施例2
本实施例公开了一种图像模拟器中高速数据的动态处理装置，包括：内存预处理模块、数据传输模块、数据解析模块；其中：
内存预处理模块，用于将图像模拟器中CPU侧的相机数据按照第一预设规则进行内存预处理，其中，DMA头数据、辅助数据和图像数据按第一预设规则进行内存预处理的方法为：DMA头数据与辅助数据按前后顺序相连，并一起存储在一块内存地址中，图像数据单独储存在另外一块内存地址上；DMA头数据与辅助数据相连后，并与下一帧相连的DMA头数据与辅助数据按顺序排列，图像数据与下一帧图像数据按顺序排列；还包括当内存中存放文件的长度不是相机数据帧的整数倍时，对文件长度的尾部进行循环补齐。
具体的，对文件长度的尾部进行循环补齐的方法为：
获取图形文件长度S和相机数据帧中图像部分长度记为M；
用图形文件长度S除以相机数据帧中图像部分长度M的余数记为N，即N＝S％M；
假设发送的循环周期为K+1，则K+1＝(M-N)和M的最小公倍数/(M-N)；
图像文件进行循环补齐的长度记为S’，则通过S’＝K(M-N)，计算补齐的长度。具体的补齐例子已在实施例1中进行了详细描述，本实施例在此不再进行赘述。
数据传输模块，用于将图像模拟器中CPU侧预处理好的相机数据，按照第二预设规则，发送给图像模拟器中FPGA侧；具体的，第二预设规则为：CPU侧通过2路DMA发送到FPGA侧的对应端口，DMA头数据和辅助数据通过辅助数据通道发送到辅助数据端口，图像数据通过图像数据通道发送到数据端口。
数据传输模块的具体的传输规则已在实施例1中进行了详细描述，本实施例在此不再进行赘述。
数据解析模块，用于接收CPU侧预处理好的数据，并进行解析，调整图像特性，对原图像进行动态处理，调整图像特性的参数至少包括：图像的亮度调整参数、图像的对比度调整参数和图像的视觉增强参数。数据解析模块解析的数据结构和解析方式已在实施例1中表一和表二进行了详细描述。
本实施例公开的一种图像模拟器中高速数据的动态处理装置，通过内存预处理模块将图像模拟器中CPU侧的相机数据按照第一预设规则进行内存预处理；通过数据传输模块将图像模拟器中CPU侧预处理好的相机数据，按照第二预设规则，发送给图像模拟器中FPGA侧；通过数据解析模块，在FPGA侧接收CPU侧预处理好的数据，并进行解析，对原图像进行动态处理。本发明解决了现有技术中，CPU侧和FPGA侧的相机数据发送过程中，在数据开始发送后，满足动态改变数据内容，实现数据调整的需求。
应该明白，公开的过程中的步骤的特定顺序或层次是示例性方法的实例。基于设计偏好，应该理解，过程中的步骤的特定顺序或层次可以在不脱离本公开的保护范围的情况下得到重新安排。所附的方法权利要求以示例性的顺序给出了各种步骤的要素，并且不是要限于所述的特定顺序或层次。
在上述的详细描述中，各种特征一起组合在单个的实施方案中，以简化本公开。不应该将这种公开方法解释为反映了这样的意图，即，所要求保护的主题的实施方案需要清楚地在每个权利要求中所陈述的特征更多的特征。相反，如所附的权利要求书所反映的那样，本发明处于比所公开的单个实施方案的全部特征少的状态。因此，所附的权利要求书特此清楚地被并入详细描述中，其中每项权利要求独自作为本发明单独的优选实施方案。
本领域技术人员还应当理解，结合本文的实施例描述的各种说明性的逻辑框、模块、电路和算法步骤均可以实现成电子硬件、计算机软件或其组合。为了清楚地说明硬件和软件之间的可交换性，上面对各种说明性的部件、框、模块、电路和步骤均围绕其功能进行了一般地描述。至于这种功能是实现成硬件还是实现成软件，取决于特定的应用和对整个系统所施加的设计约束条件。熟练的技术人员可以针对每个特定应用，以变通的方式实现所描述的功能，但是，这种实现决策不应解释为背离本公开的保护范围。
结合本文的实施例所描述的方法或者算法的步骤可直接体现为硬件、由处理器执行的软件模块或其组合。软件模块可以位于RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、移动磁盘、CD-ROM或者本领域熟知的任何其它形式的存储介质中。一种示例性的存储介质连接至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于ASIC中。该ASIC可以位于用户终端中。当然，处理器和存储介质也可以作为分立组件存在于用户终端中。
对于软件实现，本申请中描述的技术可用执行本申请所述功能的模块(例如，过程、函数等)来实现。这些软件代码可以存储在存储器单元并由处理器执行。存储器单元可以实现在处理器内，也可以实现在处理器外，在后一种情况下，它经由各种手段以通信方式耦合到处理器，这些都是本领域中所公知的。
上文的描述包括一个或多个实施例的举例。当然，为了描述上述实施例而描述部件或方法的所有可能的结合是不可能的，但是本领域普通技术人员应该认识到，各个实施例可以做进一步的组合和排列。因此，本文中描述的实施例旨在涵盖落入所附权利要求书的保护范围内的所有这样的改变、修改和变型。此外，就说明书或权利要求书中使用的术语“包含”，该词的涵盖方式类似于术语“包括”，就如同“包括，”在权利要求中用作衔接词所解释的那样。此外，使用在权利要求书的说明书中的任何一个术语“或者”是要表示“非排它性的或者”。

Claims (10)

1.一种图像模拟器中高速数据的动态处理方法，其特征在于，包括：
S100.将图像模拟器中CPU侧的相机数据按照第一预设规则进行内存预处理；
S200.将图像模拟器中CPU侧预处理好的相机数据，按照第二预设规则，发送给图像模拟器中FPGA侧；
S300.FPGA侧接收CPU侧预处理好的数据，并进行解析，对原图像进行动态处理。
2.如权利要求1所述的一种图像模拟器中高速数据的动态处理方法，其特征在于，S100中，相机数据的每一帧数据包括DMA头数据、辅助数据和图像数据，并且DMA头数据、辅助数据和图像数据的个数相同。
3.如权利要求2所述的一种图像模拟器中高速数据的动态处理方法，其特征在于，DMA头数据、辅助数据和图像数据按第一预设规则进行内存预处理的方法为：DMA头数据与辅助数据按前后顺序相连，并一起存储在一块内存地址中，图像数据单独储存在另外一块内存地址上。
4.如权利要求3所述的一种图像模拟器中高速数据的动态处理方法，其特征在于，DMA头数据与辅助数据相连后，并与下一帧相连的DMA头数据与辅助数据按顺序排列，图像数据与下一帧图像数据按顺序排列。
5.如权利要求2所述的一种图像模拟器中高速数据的动态处理方法，其特征在于，S200中，第二预设规则为：CPU侧通过2路DMA发送到FPGA侧的对应端口，DMA头数据和辅助数据通过辅助数据通道发送到辅助数据端口，图像数据通过图像数据通道发送到数据端口。
6.如权利要求1所述的一种图像模拟器中高速数据的动态处理方法，其特征在于，S100中，当内存中存放文件的长度不是相机数据帧的整数倍时，需要对文件长度的尾部进行循环补齐。
7.如权利要求1所述的一种图像模拟器中高速数据的动态处理方法，其特征在于，对文件长度的尾部进行循环补齐的方法为：
获取图形文件长度S和相机数据帧中图像部分长度记为M；
用图形文件长度S除以相机数据帧中图像部分长度M的余数记为N，即N＝S％M；
假设发送的循环周期为K+1，则K+1＝(M-N)和M的最小公倍数；
图像文件进行循环补齐的长度记为S’，则通过S’＝K(M-N)，计算补齐的长度。
8.如权利要求1所述的一种图像模拟器中高速数据的动态处理方法，其特征在于，当CPU侧的相机数据向FPGA侧发送时，会将调整图像特性的参数写入到DMA头中，当图像帧进入到FPGA后，FPGA解析DMA头中的变化信息，然后对图像数据做相应的处理。
9.如权利要求8所述的一种图像模拟器中高速数据的动态处理方法，其特征在于，调整图像特性的参数至少包括：图像的亮度调整参数、图像的对比度调整参数和图像的视觉增强参数。
10.一种图像模拟器中高速数据的动态处理装置，其特征在于，包括：内存预处理模块、数据传输模块、数据解析模块；其中：
内存预处理模块，用于将图像模拟器中CPU侧的相机数据按照第一预设规则进行内存预处理，其中，DMA头数据、辅助数据和图像数据按第一预设规则进行内存预处理的方法为：DMA头数据与辅助数据按前后顺序相连，并一起存储在一块内存地址中，图像数据单独储存在另外一块内存地址上；DMA头数据与辅助数据相连后，并与下一帧相连的DMA头数据与辅助数据按顺序排列，图像数据与下一帧图像数据按顺序排列；还包括当内存中存放文件的长度不是相机数据帧的整数倍时，对文件长度的尾部进行循环补齐；
数据传输模块，用于将图像模拟器中CPU侧预处理好的相机数据，按照第二预设规则，发送给图像模拟器中FPGA侧；具体的，第二预设规则为：CPU侧通过2路DMA发送到FPGA侧的对应端口，DMA头数据和辅助数据通过辅助数据通道发送到辅助数据端口，图像数据通过图像数据通道发送到数据端口；
数据解析模块，用于接收CPU侧预处理好的数据，并进行解析，调整图像特性，对原图像进行动态处理，调整图像特性的参数至少包括：图像的亮度调整参数、图像的对比度调整参数和图像的视觉增强参数。
CN202110696615.2A 2021-06-23 2021-06-23 一种图像模拟器中高速数据的动态处理方法和装置 Pending CN113610698A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110696615.2A CN113610698A (zh) 2021-06-23 2021-06-23 一种图像模拟器中高速数据的动态处理方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110696615.2A CN113610698A (zh) 2021-06-23 2021-06-23 一种图像模拟器中高速数据的动态处理方法和装置

Publications (1)

Publication Number Publication Date
CN113610698A true CN113610698A (zh) 2021-11-05

Family

ID=78336738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110696615.2A Pending CN113610698A (zh) 2021-06-23 2021-06-23 一种图像模拟器中高速数据的动态处理方法和装置

Country Status (1)

Country Link
CN (1) CN113610698A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101957458A (zh) * 2009-07-21 2011-01-26 北京大学 一种处理超低频数据的方法
CN102903074A (zh) * 2012-10-12 2013-01-30 湖南大学 一种基于fpga的图像处理装置
CN105337991A (zh) * 2015-11-23 2016-02-17 湖南戎腾网络科技有限公司 一种一体化的报文流查找与更新方法
CN106034199A (zh) * 2015-03-18 2016-10-19 中国科学院苏州纳米技术与纳米仿生研究所 一种模拟数据源的图像采集装置和方法
CN106648507A (zh) * 2016-12-05 2017-05-10 中国航空工业集团公司洛阳电光设备研究所 一种用于嵌入式处理器扩展dvi显示输出的电路及方法
CN107111862A (zh) * 2014-12-17 2017-08-29 微软技术许可有限责任公司 低功率dma标记
CN110390627A (zh) * 2019-07-10 2019-10-29 武汉视科光电技术有限责任公司 一种高帧频图像采集与发送系统及方法
CN112131176A (zh) * 2020-09-29 2020-12-25 中国船舶重工集团公司第七二四研究所 一种基于pcie的fpga快速局部重构方法
EP3772019A1 (en) * 2019-07-31 2021-02-03 NXP USA, Inc. Line-based feature generation for vision-based driver assistance systems and methods
CN112699070A (zh) * 2019-10-22 2021-04-23 北京华航无线电测量研究所 基于zynq的dma数据传输方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101957458A (zh) * 2009-07-21 2011-01-26 北京大学 一种处理超低频数据的方法
CN102903074A (zh) * 2012-10-12 2013-01-30 湖南大学 一种基于fpga的图像处理装置
CN107111862A (zh) * 2014-12-17 2017-08-29 微软技术许可有限责任公司 低功率dma标记
CN106034199A (zh) * 2015-03-18 2016-10-19 中国科学院苏州纳米技术与纳米仿生研究所 一种模拟数据源的图像采集装置和方法
CN105337991A (zh) * 2015-11-23 2016-02-17 湖南戎腾网络科技有限公司 一种一体化的报文流查找与更新方法
CN106648507A (zh) * 2016-12-05 2017-05-10 中国航空工业集团公司洛阳电光设备研究所 一种用于嵌入式处理器扩展dvi显示输出的电路及方法
CN110390627A (zh) * 2019-07-10 2019-10-29 武汉视科光电技术有限责任公司 一种高帧频图像采集与发送系统及方法
EP3772019A1 (en) * 2019-07-31 2021-02-03 NXP USA, Inc. Line-based feature generation for vision-based driver assistance systems and methods
CN112699070A (zh) * 2019-10-22 2021-04-23 北京华航无线电测量研究所 基于zynq的dma数据传输方法
CN112131176A (zh) * 2020-09-29 2020-12-25 中国船舶重工集团公司第七二四研究所 一种基于pcie的fpga快速局部重构方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李朝晖: "TMS320C6201 DMA在视频图像编码中的应用", 华北航天工业学院学报, no. 03, 28 September 2003 (2003-09-28) *

Similar Documents

Publication Publication Date Title
US7430682B2 (en) Processing image data from multiple sources
JP7545406B2 (ja) エントロピコーディングにおいて等確率シンボルをハンドリングするための方法およびデバイス
CN114556956A (zh) 使用旁路子流和经熵编码子流的低时延编码
KR102499335B1 (ko) 신경망 데이터 처리 장치, 방법 및 전자 장비
US7129860B2 (en) System and method for performing scalable embedded parallel data decompression
US20010054131A1 (en) System and method for perfoming scalable embedded parallel data compression
US6049330A (en) Method and apparatus for optimizing storage of compressed images in memory
CN116431079A (zh) 数据读取、写入方法及装置、带宽转换装置和电子设备
CN108712625B (zh) 多通道实时高清图像传输系统及传输方法
CN113610698A (zh) 一种图像模拟器中高速数据的动态处理方法和装置
US8922676B2 (en) Video frame buffer
CN109213710B (zh) 高速串行接口装置与其数据传输方法
CN113454935B (zh) 一种线路编码方法及装置
CN112995560B (zh) 一种并行视频信号的传输方法、装置、设备及存储介质
CN114866733A (zh) 一种低延迟视频处理方法、系统及装置
US20200193135A1 (en) Image processing method and device, and unmanned aerial vehicle
CN109525826B (zh) 一种基于光纤的长距离分布式图形信号发生器
WO2023169060A1 (zh) 图像数据处理方法及装置、存储介质
CN115833920B (zh) 一种解调数据的传输方法和装置
US20240070921A1 (en) Concatenation of chunked entropy streams
KR100339200B1 (ko) 동적 버퍼 핸들링을 이용한 메시지 처리 장치 및 방법
CN115357534B (zh) 一种高速多路lvds采集系统及存储介质
CN113691532B (zh) 基于fast协议的万兆通信数据的并行解析方法及装置
CN212873459U (zh) 一种用于数据压缩存储的系统
CN114201270A (zh) 一种基于通用信号处理机的数据整合发送方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination