CN113609811A - 多介质预刻画数据处理方法、装置、电子设备及存储介质 - Google Patents

多介质预刻画数据处理方法、装置、电子设备及存储介质 Download PDF

Info

Publication number
CN113609811A
CN113609811A CN202110957562.5A CN202110957562A CN113609811A CN 113609811 A CN113609811 A CN 113609811A CN 202110957562 A CN202110957562 A CN 202110957562A CN 113609811 A CN113609811 A CN 113609811A
Authority
CN
China
Prior art keywords
transfer
layer
cube
wvt
compressed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110957562.5A
Other languages
English (en)
Inventor
杨明
喻文健
胡超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Chaoyida Technology Co ltd
Original Assignee
Beijing Chaoyida Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Chaoyida Technology Co ltd filed Critical Beijing Chaoyida Technology Co ltd
Priority to CN202110957562.5A priority Critical patent/CN113609811A/zh
Publication of CN113609811A publication Critical patent/CN113609811A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请涉及物理设计技术领域，特别涉及一种多介质预刻画数据处理方法、装置、电子设备及存储介质，其中，方法包括：获取集成电路的介质层信息；利用立方体转移区域格林函数表的对称性和电学特性，将转移区域的预刻画数据生成压缩的四层等效转移立方体的预刻画数据；基于介质层信息，根据压缩后的预刻画数据提取多层介质互连结构的随机行走电容参数。由此，利用转移区域格林函数对称性和电学特性的预刻画数据压缩方法，将原有预刻画数据GFT和WVT的存储量减少至十分之一以下，并直接利用压缩的格林函数表和权重值表实现正常的随机行走电容提取。

Description

多介质预刻画数据处理方法、装置、电子设备及存储介质
技术领域
本申请涉及物理设计技术领域，特别涉及一种多介质预刻画数据处理方法、装置、电子设备及存储介质。
背景技术
集成电路的设计流程中首先要提出功能描述，然后经过逻辑设计、版图设计得到描述半导体工艺尺寸、结构的版图。这时需要进行“版图验证”，即通过计算机软件模拟等来验证上述设计是否能达到当初设定的要求。如果满足要求，就可进行下一步的生产制造等；否则要返回逻辑设计等进行必要的修正。重复这个迭代过程，直到版图验证表明设计确实能够满足要求为止。在版图验证中，一个重要的环节称为“互连寄生参数提取”。
随着集成电路制造技术的发展，电路规模不断增大、特征尺寸不断缩小，当今很多芯片已含有几千万乃至上亿个器件。不过，集成电路中互连线的寄生效应造成互连线对电路延时的影响已超过了器件对延时的影响。这就需要对互连线的电容、电阻等参数进行准确的提取计算，这样才能进行保证电路模拟与验证的正确有效性。随着实际应用中对计算精度的要求越来越高，互连线之间的电容参数提取需要使用三维提取方法，即三维场求解器来进行精确求解。此类场求解器的计算往往是耗时的，对其算法的优化与加速研究意义很大。
申请内容
本申请提供一种多介质预刻画数据处理方法、装置、电子设备及存储介质，利用转移区域格林函数对称性和电学特性的预刻画数据压缩方法，将原有预刻画数据GFT和WVT的存储量减少至十分之一以下，并直接利用压缩的格林函数表和权重值表实现正常的随机行走电容提取。
本申请第一方面实施例提供一种多介质预刻画数据处理方法，包括以下步骤：
获取集成电路的介质层信息；
利用立方体转移区域格林函数表的对称性和电学特性，将转移区域的预刻画数据生成压缩的四层等效转移立方体的预刻画数据；以及
基于所述介质层信息，根据压缩后的预刻画数据提取多层介质互连结构的随机行走电容参数。
可选地，所述利用立方体转移区域格林函数表的对称性和电学特性，将转移区域的预刻画数据生成压缩的四层等效转移立方体的预刻画数据，包括：
构建一个单位长度的转移立方体区域，其中，所述转移立方体区域的边界分割成多份；
基于所述转移立方体区域的对称电势条件，利用有限差分法、反对称差分公式和/或对称差分公式计算GFT和WVT；
对所述GFT和所述WVT中满足压缩条件的部分利用电学特性进行压缩，并将压缩后的数据存入预刻画数据库。
可选地，所述基于所述介质层信息，根据压缩后的预刻画数据提取多层介质互连结构的随机行走电容参数，包括：
从所述预刻画数据库中读取所述压缩后的数据；
读取描述所述集成电路互连线版图的文件，根据所述文件中导体分布情况生成空间管理数据；
选取主导体，并构造包围所述主导体的高斯面，并在所述高斯面随机取点，以构造四层等效转移立方体区域，并计算每层平均介电常数，并归一化为相对介电常数，计算相应的权值；
基于所述权值和均匀分布随机数进行数据采样，得到所述随机行走电容参数。
可选地，在所述高斯面随机取点之后，还包括：
若当前点未落在导体表面，则以当前点为中心，构造所述四层等效转移立方体区域，并按体积比计算每层的平均介电常数，并归一化为相对介电常数，基于所述相对介电常数计算比例系数，按照所述比例系数对应的两点分布、所述转移立方体第二与第三层转移概率和对应的两点分布以及压缩的GFT概率分布生成随机数，结合所述随机数进行采样取点。
可选地，所述计算相应的权值，包括：
若取点处为所述高斯面的法向量沿z轴，则根据z方向WVT计算相应的权值；
若所述取点处为所述高斯面的法向量沿x或y轴，则根据压缩的x方向WVT选点，并且在用到第一层表面面片的WVT值，则计算比例系数，且用最后层表面面片的WVT值乘以所述比例系数，得到所需层中的WVT值，以计算得到所述相应的权值。
本申请第二方面实施例提供一种多介质预刻画数据处理装置，包括：
获取模块，用于获取集成电路的介质层信息；
生成模块，用于利用立方体转移区域格林函数表的对称性和电学特性，将转移区域的预刻画数据生成压缩的四层等效转移立方体的预刻画数据；以及
提取模块，用于基于所述介质层信息，根据压缩后的预刻画数据提取多层介质互连结构的随机行走电容参数。
可选地，所述生成模块，具体用于：
构建一个单位长度的转移立方体区域，其中，所述转移立方体区域的边界分割成多份；
基于所述转移立方体区域的对称电势条件，利用有限差分法、反对称差分公式和/或对称差分公式计算GFT和WVT；
对所述GFT和所述WVT中满足压缩条件的部分利用电学特性进行压缩，并将压缩后的数据存入预刻画数据库。
可选地，所述提取模块，具体用于：
从所述预刻画数据库中读取所述压缩后的数据；
读取描述所述集成电路互连线版图的文件，根据所述文件中导体分布情况生成空间管理数据；
选取主导体，并构造包围所述主导体的高斯面，并在所述高斯面随机取点，以构造四层等效转移立方体区域，并计算每层平均介电常数，并归一化为相对介电常数，计算相应的权值；
基于所述权值和均匀分布随机数进行数据采样，得到所述随机行走电容参数。
可选地，在所述高斯面随机取点之后，所述提取模块，还用于：
若当前点未落在导体表面，则以当前点为中心，构造所述四层等效转移立方体区域，并按体积比计算每层的平均介电常数，并归一化为相对介电常数，基于所述相对介电常数计算比例系数，按照所述比例系数对应的两点分布、所述转移立方体第二与第三层转移概率和对应的两点分布以及压缩的GFT概率分布生成随机数，结合所述随机数进行采样取点。
可选地，所述提取模块，具体用于：
若取点处为所述高斯面的法向量沿z轴，则根据z方向WVT计算相应的权值；
若所述取点处为所述高斯面的法向量沿x或y轴，则根据压缩的x方向WVT选点，并且在用到第一层表面面片的WVT值，则计算比例系数，且用最后层表面面片的WVT值乘以所述比例系数，得到所需层中的WVT值，以计算得到所述相应的权值。
本申请第三方面实施例提供一种电子设备，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被设置为用于执行如上述实施例所述的多介质预刻画数据处理方法。
本申请第四方面实施例提供一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行，以用于实现如上述实施例所述的多介质预刻画数据处理方法。
由此，利用转移区域格林函数对称性和电学特性的预刻画数据压缩方法，将原有预刻画数据GFT和WVT的存储量减少至十分之一以下，并直接利用压缩的格林函数表和权重值表实现正常的随机行走电容提取。
本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为根据本申请实施例提供的一种多介质预刻画数据处理方法的流程图；
图2为根据本申请一个实施例的有限差分区域缩减的示例图；
图3为根据本申请实施例的多介质预刻画数据处理装置的示例图；
图4为根据本申请实施例的电子设备的示例图。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。
下面参考附图描述本申请实施例的多介质预刻画数据处理方法、装置、电子设备及存储介质。
在介绍本申请实施例的多介质预刻画数据处理方法之前，先简单介绍下相关技术中的几种方法。
在集成电路电容参数提取的场求解器方法中，随机行走电容提取算法是一种比较流行的方法
(1)相关技术中提出一种用于互连电容提取的悬浮随机行走方法。该方法基于空间任意点的电势或电场强度分量可表示为以该点为中心的立方体表面上积分的原理，以及计算积分的蒙特卡洛仿真方法，因此将电容计算转化为介质空间中的随机行走过程。在一次随机行走过程中，需要多次构造不含导体、但可能与导体相贴的立方体转移区域，而行走的每一步都是依照一定的概率分布从立方体转移区域的中心跳到它表面随机选取的一点，直到该点落在导体上才终止当前随机行走路径。这个跳转概率分布(也叫转移概率分布)可通过预先计算得到，因此在实际执行随机行走电容提取算法时可快速地执行随机跳转。
然而，该方法只针对导体周围为单一介质的情形，也就是说立方体转移区域都仅含一种绝缘介质，因此只需对单介质立方体转移区域预先计算其转移概率分布，并且这个概率分布与介质的介电常数数值无关
(2)相关技术中还提出一种可处理含集成电路多层介质工艺结构的随机行走电容提取方法，该方法根据给定的集成电路多层介质工艺，预计算随机行走算法中需要的信息，即含两层介质层转移区域的转移概率分布(即格林函数表，以下简称GFT)、以及相应权值分布数据(即权重值表，以下简称WVT)，从而在对要计算的导体结构进行电容提取时能进行跨介质层的跳转操作，并且能产生加快计算收敛过程、减少总计算时间的效果。
但是，为了处理先进工艺下大规模的集成电路设计，应当允许转移立方体包含任意多层绝缘介质，并且转移立方体的预刻画数据最好在各种集成电路多层介质工艺结构中都能够通用。
(3)相关技术中还提出一种转移立方体的四层等效预刻画方法，它将转移立方体沿竖直方向均分成了四层，通过赋予每层一个相对介电常数，产生一组工艺无关的多介质格林函数预刻画数据。每层的相对介电常数为一0与1之间的实数，实际操作中，可以设定一个[0，1]区间上的采样分辨率生成所有可能的数值。在悬浮随机行走电容提取中，实际产生的转移立方体也被沿着竖直方向均分成四层。在每一层中基于实际的绝缘介质分布，加权平均计算出每层的相对介电常数。然后利用四层等效法生成的预刻画数据，匹配实际的转移立方体，进行随机行走。
本申请正是基于上述四层等效预刻画方法，提出了一种多介质预刻画数据处理方法，在该方法中，利用转移区域格林函数对称性和电学特性的预刻画数据压缩方法，将原有预刻画数据GFT和WVT的存储量减少至十分之一以下，并直接利用压缩的格林函数表和权重值表实现正常的随机行走电容提取。
具体而言，图1为本申请实施例所提供的一种多介质预刻画数据处理方法的流程示意图。
如图1所示，该多介质预刻画数据处理方法包括以下步骤：
在步骤S101中，获取集成电路的介质层信息。
具体地，本申请实施例可以获取某个特定工艺的集成电路介质层信息，假设不同介质交界面都是水平的。
在步骤S102中，利用立方体转移区域格林函数表的对称性和电学特性，将转移区域的预刻画数据生成压缩的四层等效转移立方体的预刻画数据。
可选地，在一些实施例中，利用立方体转移区域格林函数表的对称性和电学特性，将转移区域的预刻画数据生成压缩的四层等效转移立方体的预刻画数据，包括：构建一个单位长度的转移立方体区域，其中，转移立方体区域的边界分割成多份；基于转移立方体区域的对称电势条件，利用有限差分法、反对称差分公式和/或对称差分公式计算GFT和WVT；对GFT和WVT中满足压缩条件的部分利用电学特性进行压缩，并将压缩后的数据存入预刻画数据库。
具体地，本申请实施例可以构建一个单位长度的转移立方体区域，且假定转移立方体边界被分割成n份，要求n为偶数。如图2(a)所示，在转移立方体内部垂直平面P1和垂直平面P3处使用对称电势条件(即垂面两侧对称点电势相同)，对图2(b)中由立方体的正侧面、底面、顶面和面M3围成的，占总体积八分之一的三棱柱子区域应用有限差分法计算GFT和z方向的WVT。结合图2(a)，在转移立方体内部垂直平面P1处使用反对称差分公式(即垂面两侧对称点电势互为相反数)，在垂直平面P2处使用对称差分公式(即垂面两侧对称点电势相同)，对图2(c)中由立方体的正侧面、左侧面、底面、顶面和面M1、M2围成的，占总体积四分之一的长方体子区域应用有限差分法计算余下x方向的WVT，y方向的WVT表不必重复计算，可以直接复用x方向的WVT。将上述生成的GFT利用电学特性进一步压缩，如图2(d)所示。假设四层等效转移立方体自底向上第一个均匀电介质层记作L1，第二个均匀电介质层记作L2，第三个均匀电介质层记作L3，第四个均匀电介质层记作L4。如此，转移立方体前、后、左、右四个侧面，也被四层等效电介质的交界面自底向上均分为了四个面积相等的部分。L1层只包含转移立方体的底面以及其前、后、左、右四个侧面最底部的四分之一；L2层只包含转移立方体前、后、左、右四个侧面中下部的四分之一；L3层也只包含转移立方体前、后、左、右四个侧面中上部的四分之一；L4层只包含转移立方体的顶面以及其前、后、左、右四个侧面最顶部的四分之一。
进一步地，本申请实施例可以将GFT中属于L1层的表项丢弃，仅保留GFT中属于L2、L3、L4层的表项。具体来说，将属于L2、L3层的GFT表项求和，计其和为pmiddle，再将属于L2、L3层GFT表项归一化(除以pmiddle)，得到一个新的跳转概率表GFTA。再将属于L4层的GFT表项归一化(除以所有属于L4层的GFT表项的和)，得到另一个新的概率表GFTB。同样，本申请实施例也将x方向的WVT中属于L1层的表项丢弃，仅保留WVT属于L2、L3、L4层的表项。但保留z方向WVT中属于各层的表项，不进行压缩，从而将以上压缩后的数据pmiddle和GFTA、GFTB、x与z方向WVT存入预刻画数据库。
另外，本申请实施例在通过静电场方程与有限差分法计算转移立方体的转移概率及相应的权重值向量时，可以通过下述方式进行实现。
假设转移立方体每条边上有限差分离散份数是n：
(1)根据(a)静电场的拉普拉斯方程：
Figure BDA0003217794710000061
(b)交界面电位移连续性条件：
Figure BDA0003217794710000071
Figure BDA0003217794710000072
Figure BDA0003217794710000073
以有限差分形式建立一个求解立方体转移区域表面网格的电势与立方体转移区域中心点与电势的关系矩阵：
Figure BDA0003217794710000074
其中，E11是满足上述拉普拉斯方程的立方体转移区域内任意两个立方体单元之间的电势关系系数，E12是满足拉普拉斯方程的立方体转移区域内任意一个立方体单元与任意一个表面网格之间的电势关系系数，E13是满足拉普拉斯方程的立方体转移区域中介质交界面与任意一个立方体单元之间的电势关系系数，E31和D33分别是同时满足上述交界面电势连续条件和电位移连续条件的立方体转移区域中介质交界面与任意一个立方体单元之间的电势关系系数，I2是单位对角矩阵，用于使立方体转移区域表面网格上的电势φB等于一个中间变量fB，φF是立方体转移区域介质交界面上的电势，φI是立方体转移区域中立方体单元的电势。
设k是转移区域中心点所在立方体转移区域中立方体单元的编号，ek是一个用于提取立方体转移区域中心点电势的向量，在该向量的k位置的数值为1，其余数值均是0，则φI表达成：
Figure BDA0003217794710000075
消去边界条件fB，得到立方体转移区域表面网格的电势与中心点电势关系的格林函数数值解Pk，并将该格林函数数值解Pk作为集成电路中立方体转移区域的初始转移概率密度向量：
Figure BDA0003217794710000076
(2)使梯度算子作用于上述初始转移概率密度向量Pk，得到集成电路中立方体转移区域的初始权重数值向量如下：
Figure BDA0003217794710000081
Figure BDA0003217794710000082
Figure BDA0003217794710000083
其中，
Figure BDA0003217794710000084
是向量，其中元素
Figure BDA0003217794710000085
其中，i＝1,n,n2，k是转移区域中心点所在立方体转移区域中立方体单元的编号，h为立方体转移区域中相邻两个立方体单元的中心间距；
需要说明的是，在通过上述方式计算时，本申请实施例需要定义内部网格、表面网格和交界面网格。对于子三棱柱区域，表面特指前侧面、顶面和底面，不包括面M3。对于子长方体区域，表面特指前侧面、左侧面、顶面和底面，不包括面M1、M1。
此处以包含两层介质层的转移立方体为例，如图2所示。图2(a)为在原始有限差分区域中设置垂直虚拟界面P1，P2和P3。P1过中心C，并且平行于yz平面；P2过中心C，并且平行于xz平面；P3过中心C，并且与xz平面夹45度角；图2(b)中P1和P3将原始区域切分成八分之一，用以加速GFT和z方向WVT的计算；图2(c)中P1和P2将原始区域切分成四分之一，用以加速xy方向WVT的计算。
没有压缩的GFT和WVT每一张表包含正方体六个面的数据量，四张表一共包含24个面的数据量。对四层等效转移立方体的GFT和WVT，利用第(1)个子过程的方法可压缩数据量，数据量为未压缩GFT和WVT数据量的1/10以下。
第(2)个子过程把根据原始GFT和WVT采样的步骤修改为先利用对称性在转移立方体子区域中进行等概率随机选取，再根据匹配的压缩GFT和WVT进行随机抽样。这样，压缩的数据不仅在磁盘上的存储空间缩小为1/10以下，而且在执行随机行走程序时与之相对应的运行时内存开销也减少至1/10以下。
在步骤S103中，基于介质层信息，根据压缩后的预刻画数据提取多层介质互连结构的随机行走电容参数。
可选地，在一些实施例中，基于介质层信息，根据压缩后的预刻画数据提取多层介质互连结构的随机行走电容参数，包括：从预刻画数据库中读取压缩后的数据；读取描述集成电路互连线版图的文件，根据文件中导体分布情况生成空间管理数据；选取主导体，并构造包围主导体的高斯面，并在高斯面随机取点，以构造四层等效转移立方体区域，并计算每层平均介电常数，并归一化为相对介电常数，计算相应的权值；根据权值和均匀分布随机数进行数据采样，得到随机行走电容参数。
可选地，在一些实施例中，在高斯面随机取点之后，还包括：若当前点未落在导体表面，则以当前点为中心，构造四层等效转移立方体区域，并按体积比计算每层的平均介电常数，并归一化为相对介电常数，基于相对介电常数计算比例系数，按照比例系数对应的两点分布、转移立方体第二与第三层转移概率和对应的两点分布以及压缩的GFT概率分布生成随机数，结合随机数进行采样取点。
可选地，在一些实施例中，计算相应的权值，包括：若取点处为高斯面的法向量沿z轴，则根据z方向WVT计算相应的权值；若取点处为高斯面的法向量沿x或y轴，则根据压缩的x方向WVT选点，并且在用到第一层表面面片的WVT值，则计算比例系数，且用最后层表面面片的WVT值乘以比例系数，得到所需层中的WVT值，以计算得到相应的权值。
具体地，基于介质层信息，根据压缩后的预刻画数据提取多层介质互连结构的随机行走电容参数，主要包括以下步骤：
(1)本申请实施例可以从预刻画数据库读取压缩的预刻画数据GFTA、GFTB和x方向与z方向WVT以及所有pmiddle；
(2)读取描述集成电路互连线版图的文件，根据导体分布情况生成空间管理数据；
(3)选取主导体i并构造包围主导体的高斯面；
(4)设置电容初始值
Figure BDA0003217794710000091
设置随机行走次数初值npath:＝0，设置程序终止条件(不妨设终止条件为精度q)。
(5)在主导体i的高斯面上随机取点r(0)，以它为中心点构造四层等效转移立方体区域，按体积比计算每层的平均介电常数，并且归一化为相对介电常数(除以四个介电常数中的最大值)，设L1层～L4层的相对介电常数分别为ε1～ε4，并在第一个转移立方体上进行采样，选取点r(1)。这里对权值ω的计算进行进一步详细说明。如果r(0)处高斯面的法向量沿z轴，则根据z方向WVT计算相应的权值ω。如果高斯面在r(0)处的法向量沿x或y轴，则根据压缩的x方向WVT选点r(1)，如果需要用到转移立方体L1层表面面片的WVT值，则计算比例系数
Figure BDA0003217794710000101
用L4层表面面片的WVT值乘以该比例系数即得到所需L1层中的WVT值，然后计算得到相应的权值ω。
(6)若当前点没有落在导体表面，则以当前点为中心构造四层等效转移立方体区域，再按体积比计算每层的平均介电常数并归一化为相对介电常数，然后按照均匀分布生成一个0到1之间的随机数s1。
(7)如果s1小于与当前四层等效转移立方体对应的预刻画pmiddle，则按照对应于当前四层等效转移立方体的预刻画跳转概率表GFTA进行采样，选取转移立方体L2层或L3层表面的点进行跳转；
(8)如果s1大于与当前转移立方体的pmiddle，则按照对应于当前四层等效转移立方体的预刻画跳转概率表GFTB进行采样，得到转移立方体L4层表面的点。
(9)按照均匀分布生成一个0到1之间到随机数s2。如果s2大于根据当前四层等效转移立方体四个介电常数计算的系数
Figure BDA0003217794710000102
则将(viii)中产生的L4层表面采样点关于四层等效转移立方体L2层与L3层介质交界面做镜面反射变换，将变换后产生的L1层表面点作为新的采样点进行跳转；否则，直接跳转到(8)中产生的L4层表面采样点。
(10)重复执行上述步骤(6)-(9)，直到当前点落在某个导体j表面，令Cij:＝Cij+ω,npath:＝npath+1。
(11)重复执行上述步骤(5)-(10)，直到满足终止条件(达到固定的随机行走次数或者统计方差小于给定阈值)为止，此时
Figure BDA0003217794710000103
根据本申请实施例提出的多介质预刻画数据处理方法，利用转移区域格林函数对称性和电学特性的预刻画数据压缩方法，将原有预刻画数据GFT和WVT的存储量减少至十分之一以下，并直接利用压缩的格林函数表和权重值表实现正常的随机行走电容提取。
其次参照附图描述根据本申请实施例提出的多介质预刻画数据处理装置。
图3是本申请实施例的多介质预刻画数据处理装置的方框示意图。
如图3所示，该多介质预刻画数据处理装置10包括：获取模块100、生成模块200和提取模块300。
其中，获取模块100用于获取集成电路的介质层信息；
生成模块200用于利用立方体转移区域格林函数表的对称性和电学特性，将转移区域的预刻画数据生成压缩的四层等效转移立方体的预刻画数据；以及
提取模块300用于基于介质层信息，根据压缩后的预刻画数据提取多层介质互连结构的随机行走电容参数。
可选地，生成模块，具体用于：
构建一个单位长度的转移立方体区域，其中，转移立方体区域的边界分割成多份；
基于转移立方体区域的对称电势条件，利用有限差分法、反对称差分公式和/或对称差分公式计算GFT和WVT；
对GFT和WVT中满足压缩条件的部分利用电学特性进行压缩，并将压缩后的数据存入预刻画数据库。
可选地，提取模块，具体用于：
从预刻画数据库中读取压缩后的数据；
读取描述集成电路互连线版图的文件，根据文件中导体分布情况生成空间管理数据；
选取主导体，并构造包围主导体的高斯面，并在高斯面随机取点，以构造四层等效转移立方体区域，并计算每层平均介电常数，并归一化为相对介电常数，计算相应的权值；
根据权值和均匀分布随机数进行数据采样，得到随机行走电容参数。
可选地，在高斯面随机取点之后，提取模块，还用于：
若当前点未落在导体表面，则以当前点为中心，构造四层等效转移立方体区域，并按体积比计算每层的平均介电常数，并归一化为相对介电常数，基于相对介电常数计算比例系数，按照比例系数对应的两点分布、转移立方体第二与第三层转移概率和对应的两点分布以及压缩的GFT概率分布生成随机数，结合随机数进行采样取点。
可选地，提取模块，具体用于：
若取点处为高斯面的法向量沿z轴，则根据z方向WVT计算相应的权值；
若取点处为高斯面的法向量沿x或y轴，则根据压缩的x方向WVT选点，并且在用到第一层表面面片的WVT值，则计算比例系数，且用最后层表面面片的WVT值乘以比例系数，得到所需层中的WVT值，以计算得到相应的权值。
需要说明的是，前述对多介质预刻画数据处理方法实施例的解释说明也适用于该实施例的多介质预刻画数据处理装置，此处不再赘述。
根据本申请实施例提出的多介质预刻画数据处理装置，利用转移区域格林函数对称性和电学特性的预刻画数据压缩方法，将原有预刻画数据GFT和WVT的存储量减少至十分之一以下，并直接利用压缩的格林函数表和权重值表实现正常的随机行走电容提取。
图4为本申请实施例提供的电子设备的结构示意图。该电子设备可以包括：
存储器401、处理器402及存储在存储器401上并可在处理器402上运行的计算机程序。
处理器402执行程序时实现上述实施例中提供的多介质预刻画数据处理方法。
进一步地，电子设备还包括：
通信接口403，用于存储器401和处理器402之间的通信。
存储器401，用于存放可在处理器402上运行的计算机程序。
存储器401可能包含高速RAM存储器，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。
如果存储器401、处理器402和通信接口403独立实现，则通信接口403、存储器401和处理器402可以通过总线相互连接并完成相互间的通信。总线可以是工业标准体系结构(Industry Standard Architecture，简称为ISA)总线、外部设备互连(PeripheralComponent，简称为PCI)总线或扩展工业标准体系结构(Extended Industry StandardArchitecture，简称为EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，图4中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
可选的，在具体实现上，如果存储器401、处理器402及通信接口403，集成在一块芯片上实现，则存储器401、处理器402及通信接口403可以通过内部接口完成相互间的通信。
处理器402可能是一个中央处理器(Central Processing Unit，简称为CPU)，或者是特定集成电路(Application Specific Integrated Circuit，简称为ASIC)，或者是被配置成实施本申请实施例的一个或多个集成电路。
本实施例还提供一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如上的多介质预刻画数据处理方法。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或N个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“N个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更N个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本申请的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本申请的实施例所属技术领域的技术人员所理解。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或N个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，N个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。如，如果用硬件来实现和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
此外，在本申请各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器，磁盘或光盘等。尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种多介质预刻画数据处理方法，其特征在于，包括以下步骤：
获取集成电路的介质层信息；
利用立方体转移区域格林函数表的对称性和电学特性，将转移区域的预刻画数据生成压缩的四层等效转移立方体的预刻画数据；以及
基于所述介质层信息，根据压缩后的预刻画数据提取多层介质互连结构的随机行走电容参数。
2.根据权利要求1所述的方法，其特征在于，所述利用立方体转移区域格林函数表的对称性和电学特性，将转移区域的预刻画数据生成压缩的四层等效转移立方体的预刻画数据，包括：
构建一个单位长度的转移立方体区域，其中，所述转移立方体区域的边界分割成多份；
基于所述转移立方体区域的对称电势条件，利用有限差分法、反对称差分公式和/或对称差分公式计算GFT和WVT；
对所述GFT和所述WVT中满足压缩条件的部分利用电学特性进行压缩，并将压缩后的数据存入预刻画数据库。
3.根据权利要求2所述的方法，其特征在于，所述基于所述介质层信息，根据压缩后的预刻画数据提取多层介质互连结构的随机行走电容参数，包括：
从所述预刻画数据库中读取所述压缩后的数据；
读取描述所述集成电路互连线版图的文件，根据所述文件中导体分布情况生成空间管理数据；
选取主导体，并构造包围所述主导体的高斯面，并在所述高斯面随机取点，以构造四层等效转移立方体区域，并计算每层平均介电常数，并归一化为相对介电常数，计算相应的权值；
基于所述权值和均匀分布随机数进行数据采样，得到所述随机行走电容参数。
4.根据权利要求3所述的方法，其特征在于，在所述高斯面随机取点之后，还包括：
若当前点未落在导体表面，则以当前点为中心，构造所述四层等效转移立方体区域，并按体积比计算每层的平均介电常数，并归一化为相对介电常数，基于所述相对介电常数计算比例系数，按照所述比例系数对应的两点分布、所述转移立方体第二与第三层转移概率和对应的两点分布以及压缩的GFT概率分布生成随机数，结合所述随机数进行采样取点。
5.根据权利要求3所述的方法，其特征在于，所述计算相应的权值，包括：
若取点处为所述高斯面的法向量沿z轴，则根据z方向WVT计算相应的权值；
若所述取点处为所述高斯面的法向量沿x或y轴，则根据压缩的x方向WVT选点，并且在用到第一层表面面片的WVT值，则计算比例系数，且用最后层表面面片的WVT值乘以所述比例系数，得到所需层中的WVT值，以计算得到所述相应的权值。
6.一种多介质预刻画数据处理装置，其特征在于，包括：
获取模块，用于获取集成电路的介质层信息；
生成模块，用于利用立方体转移区域格林函数表的对称性和电学特性，将转移区域的预刻画数据生成压缩的四层等效转移立方体的预刻画数据；以及
提取模块，用于基于所述介质层信息，根据压缩后的预刻画数据提取多层介质互连结构的随机行走电容参数。
7.根据权利要求6所述的装置，其特征在于，所述生成模块，具体用于：
构建一个单位长度的转移立方体区域，其中，所述转移立方体区域的边界分割成多份；
基于所述转移立方体区域的对称电势条件，利用有限差分法、反对称差分公式和/或对称差分公式计算GFT和WVT；
对所述GFT和所述WVT中满足压缩条件的部分利用电学特性进行压缩，并将压缩后的数据存入预刻画数据库。
8.根据权利要求7所述的装置，其特征在于，所述提取模块，具体用于：
从所述预刻画数据库中读取所述压缩后的数据；
读取描述所述集成电路互连线版图的文件，根据所述文件中导体分布情况生成空间管理数据；
选取主导体，并构造包围所述主导体的高斯面，并在所述高斯面随机取点，以构造四层等效转移立方体区域，并计算每层平均介电常数，并归一化为相对介电常数，计算相应的权值；
基于所述权值和均匀分布随机数进行数据采样，得到所述随机行走电容参数。
9.一种电子设备，其特征在于，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述程序，以实现如权利要求1-5任一项所述的多介质预刻画数据处理方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行，以用于实现如权利要求1-5任一项所述的多介质预刻画数据处理方法。
CN202110957562.5A 2021-08-18 2021-08-18 多介质预刻画数据处理方法、装置、电子设备及存储介质 Pending CN113609811A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110957562.5A CN113609811A (zh) 2021-08-18 2021-08-18 多介质预刻画数据处理方法、装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110957562.5A CN113609811A (zh) 2021-08-18 2021-08-18 多介质预刻画数据处理方法、装置、电子设备及存储介质

Publications (1)

Publication Number Publication Date
CN113609811A true CN113609811A (zh) 2021-11-05

Family

ID=78341412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110957562.5A Pending CN113609811A (zh) 2021-08-18 2021-08-18 多介质预刻画数据处理方法、装置、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN113609811A (zh)

Similar Documents

Publication Publication Date Title
US7669152B1 (en) Three-dimensional hierarchical coupling extraction
US10068039B1 (en) Systems and methods for simulating a circuit using a hybrid finite element—circuit analysis operation
CN111898330A (zh) 基于多层次并行策略的集成电路电磁响应计算方法及装置
JPH06325119A (ja) 回路シミュレータの制御方法
WO2007051838A1 (fr) Procede et dispositif pour l'analyse de circuits integres
CN111898332B (zh) 超大规模集成电路频域仿真自适应频点提取与计算方法
CN104008255B (zh) 面向集成电路电容提取的多介质随机行走方法及系统
CN107844674B (zh) 处理悬浮导体的随机行走电容参数提取方法
CN106991222B (zh) 一种基于叠层矩阵分解的低频电磁特性仿真方法
JP3908303B2 (ja) 配線遅延計算装置及びパス遅延値検証装置
Yu et al. Advancements and challenges on parasitic extraction for advanced process technologies
CN114036892A (zh) 随机行走在电容抽取中单细粒度的并行处理方法和系统
US8572545B1 (en) Methods and mechanisms for extracting and reducing capacitor elements
CN116757146A (zh) 分布式随机行走寄生电容提取方法、装置、设备及介质
CN112800710B (zh) 面向集成电路互连电容提取的多介质格林函数预刻画方法
WO1998043186A2 (en) Circuit simulation
El-Moselhy et al. Stochastic dominant singular vectors method for variation-aware extraction
Shomalnasab et al. Analytic modeling of interconnect capacitance in submicron and nanometer technologies
CN113609811A (zh) 多介质预刻画数据处理方法、装置、电子设备及存储介质
Song et al. Floating random walk based capacitance solver for VLSI structures with non-stratified dielectrics
CN116502595A (zh) 基于随机行走的电容提取方法及装置、设备、介质
US20130138417A1 (en) Methods, systems, and computer-readable media for model order reduction in electromagnetic simulation and modeling
US6854101B2 (en) Method and arrangement for extracting capacitance in integrated circuits having non Manhattan wiring
JP3664934B2 (ja) 半導体集積回路解析装置とその解析方法並びに解析方法を記録した記録媒体
US9773086B1 (en) Methods, systems, and articles of manufacture for implementing coplanar waveguide transmission lines in electronic designs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 0511, 5th Floor, Block D, Tsinghua Tongfang Science and Technology Building, No.1 Wangzhuang Road, Haidian District, Beijing, 100083

Applicant after: Beijing chaoyida Technology Co.,Ltd.

Address before: 100083 1-1802, Huaqing Jiayuan, Haidian District, Beijing

Applicant before: Beijing chaoyida Technology Co.,Ltd.

CB02 Change of applicant information