CN113594312A - 深紫外led芯片及其制造方法 - Google Patents

深紫外led芯片及其制造方法 Download PDF

Info

Publication number
CN113594312A
CN113594312A CN202110651719.1A CN202110651719A CN113594312A CN 113594312 A CN113594312 A CN 113594312A CN 202110651719 A CN202110651719 A CN 202110651719A CN 113594312 A CN113594312 A CN 113594312A
Authority
CN
China
Prior art keywords
layer
type semiconductor
semiconductor layer
metal
epitaxial structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110651719.1A
Other languages
English (en)
Other versions
CN113594312B (zh
Inventor
范伟宏
毕京锋
郭茂峰
李士涛
赵进超
金全鑫
李东昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silan Azure Co Ltd
Xiamen Silan Advanced Compound Semiconductor Co Ltd
Original Assignee
Hangzhou Silan Azure Co Ltd
Xiamen Silan Advanced Compound Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silan Azure Co Ltd, Xiamen Silan Advanced Compound Semiconductor Co Ltd filed Critical Hangzhou Silan Azure Co Ltd
Priority to CN202110651719.1A priority Critical patent/CN113594312B/zh
Publication of CN113594312A publication Critical patent/CN113594312A/zh
Application granted granted Critical
Publication of CN113594312B publication Critical patent/CN113594312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请公开了一种深紫外LED芯片及其制造方法，该深紫外LED芯片包括：外延结构，具有相对的第一表面和第二表面，外延结构包括P型半导体层、N型半导体层以及P型半导体层与N型半导体层所夹的多量子阱层，P型半导体层暴露于外延结构的第一表面；多个接触孔，自外延结构的第一表面向第二表面延伸，多个接触孔的底部位于P型半导体层中；以及多个金属纳米层，位于相应接触孔中，金属纳米层与P型半导体层接触。该深紫外LED芯片在接近量子阱层的P型半导体层中设计多个接触孔，并在其中制备金属纳米层实现局域表面等离子激元效应，同时利用P型硅纳米层提供空穴，提升深紫外LED芯片的内量子效率。

Description

深紫外LED芯片及其制造方法
技术领域
本申请涉及半导体制造技术领域，更具体地，涉及一种深紫外LED芯片及其制造方法。
背景技术
在深紫外LED芯片(Light-Emitting Diode，发光二极管)中，为了与P型半导体层获得较好的欧姆接触效果以及更高的空穴浓度，需要在P型半导体层上再生长一层p-GaN层，然而，p-GaN层会吸收大量的深紫外光，严重影响深紫外LED芯片的发光量。
因此，需要研发深紫外LED芯片及其制造方法，希望在P型半导体层获得较高的空穴浓度同时，提高深紫外LED芯片的内量子效率，进而提高紫外LED芯片的发光量。
发明内容
鉴于上述问题，本发明的目的在于提供一种深紫外LED芯片及其制造方法，在接近量子阱层的P型半导体层中设计多个接触孔，并在其中制备金属纳米层实现局域表面等离子激元效应，同时利用P型硅纳米层提供空穴，利用以上两个技术方案来提升深紫外LED芯片的内量子效率。
根据本发明实施例的一方面，提供了一种深紫外LED芯片，包括：外延结构，具有相对的第一表面和第二表面，所述外延结构包括P型半导体层、N型半导体层以及所述P型半导体层与所述N型半导体层所夹的多量子阱层，所述P型半导体层暴露于所述外延结构的第一表面；多个接触孔，自所述外延结构的第一表面向第二表面延伸，各所述接触孔的底部位于所述P型半导体层中；以及多个金属纳米层，位于相应的所述接触孔中，所述金属纳米层与所述P型半导体层接触。
可选地，所述多量子阱层中的载流子借助局域表面等离激元模式共振发光。
可选地，各所述接触孔的底部与所述多量子阱层顶部之间的距离在10nm～50nm之间。
可选地，所述多个接触孔呈均匀的三方阵列分布或四方阵列分布。
可选地，各所述接触孔的特征尺寸在数十纳米到数微米的范围之间。
可选地，各所述金属纳米层是由金属纳米颗粒组成的，所述金属纳米颗粒的尺寸在数十纳米到数百纳米的范围之间。
可选地，所述金属纳米颗粒的材料包括：金、银、铝中的至少一种。
可选地，所述金属纳米颗粒的表面被介质层包裹。
可选地，所述介质层的材料包括：SiO2、SiNX、TiO2、Al2O3中的至少一种。
可选地，还包括多个P型的硅纳米层，位于相应的所述接触孔中，所述硅纳米层覆盖所述金属纳米层，并与所述P型半导体层接触。
可选地，各所述硅纳米层是由硅纳米颗粒组成的，所述硅纳米颗粒的尺寸在数十纳米到数百纳米范围之间，所述硅纳米层的厚度范围在数纳米至数十纳米之间。
可选地，还包括反射镜层，所述反射镜层覆盖所述P型半导体层与各所述硅纳米层。
可选地，还包括金属阻挡层，所述金属阻挡层覆盖所述反射镜层。
可选地，还包括：衬底，与所述外延结构的第二表面接触；至少一个通孔，自所述金属阻挡层延伸至所述N型半导体层上并露出所述N型半导体层；至少一个导电部，位于相应所述通孔中并与暴露出的所述N型半导体层接触，各所述导电部分别与所述P型半导体层、所述多量子阱层、所述金属纳米层、所述硅纳米层、所述反射镜层和所述金属阻挡层隔开；绝缘层，位于所述金属阻挡层上，并填充在各所述通孔中，所述绝缘层具有露出所述导电部表面的N导电通道和露出所述金属阻挡层表面的P导电通道；N电极，位于所述绝缘层上，部分所述N电极穿过所述N导电通道与所述导电部相连；以及P电极，位于所述绝缘层上，部分所述P电极穿过所述P导电通道与所述金属阻挡层相连，其中，所述N电极与所述P电极分隔。
可选地，还包括至少一个凹槽，位于所述衬底的边缘，自所述金属阻挡层延伸至所述N型半导体层上，所述绝缘层还覆盖所述凹槽的侧壁及所述N型半导体层。
可选地，所述外延结构还包括位于所述衬底上的缓冲层、AlN层、AlN/AlGaN超晶格层，其中，沿所述外延结构的第二表面向第一表面的方向，所述缓冲层、所述AlN层、所述AlN/AlGaN超晶格层、所述N型半导体层、所述多量子阱层以及所述P型半导体层依次堆叠。
可选地，还包括：至少一个通孔，自所述金属阻挡层延伸至所述N型半导体层上并露出所述N型半导体层；至少一个导电部，位于相应所述通孔中并与所述N型半导体层接触，各所述导电部分别与所述P型半导体层、所述多量子阱层、各所述金属纳米层、各所述硅纳米层、所述反射镜层和所述金属阻挡层隔开；绝缘层，覆盖所述金属阻挡层，并填充在各所述通孔中，所述绝缘层具有露出所述导电部表面的N导电通道；第一键合层，覆盖所述绝缘层，并穿过所述N导电通道与所述导电部相连；第二键合层，位于衬底上，并与所述第一键合层相连，所述衬底作为N电极；至少一个凹槽，位于所述衬底的边缘，自所述外延结构的第二表面延伸至所述金属阻挡层上；以及P电极，位于所述凹槽中，并与所述金属阻挡层相连。
可选地，还包括钝化层，所述钝化层覆盖所述外延结构的第二表面及所述凹槽的侧壁。
根据本发明实施例的另一方面，提供了一种深紫外LED芯片的制造方法包括：在第一衬底上形成外延结构，所述外延结构具有相对的第一表面和第二表面，所述第二表面与所述第一衬底相连，所述外延结构包括P型半导体层、N型半导体层以及所述P型半导体层与所述N型半导体层所夹的多量子阱层，所述P型半导体层暴露于所述外延结构的第一表面；形成多个接触孔，所述多个接触孔自所述外延结构的第一表面向第二表面延伸，各所述多个接触孔的底部位于所述P型半导体层中；以及在各所述接触孔中形成金属纳米层，各所述金属纳米层与所述P型半导体层接触。
可选地，所述多量子阱层中的载流子借助局域表面等离激元模式共振发光。
可选地，所述形成多个接触孔的步骤包括：采用步进式光刻或纳米压印技术中的一种在所述P型半导体层上形成多孔结构的掩膜；以及采用低损伤ICP/RIE刻蚀技术或ALE原子层刻蚀技术中的一种经所述掩膜的各孔去除部分所述P型半导体层以形成所述多个接触孔。
可选地，各所述接触孔的底部与所述多量子阱层顶部之间的距离在10nm～50nm之间。
可选地，所述多个接触孔呈均匀的三方阵列分布或四方阵列分布。
可选地，各所述接触孔的特征尺寸在数十纳米到数微米的范围之间。
可选地，所述在各所述接触孔中形成金属纳米层的步骤包括：采用旋涂或喷涂技术将金属纳米颗粒涂覆在各所述接触孔内，其中，各所述金属纳米层是由所述金属纳米颗粒组成的，所述金属纳米颗粒的尺寸在数十纳米到数百纳米范围之间。
可选地，所述金属纳米颗粒的材料包括：金、银、铝中的至少一种。
可选地，各所述金属纳米颗粒的表面被介质层包裹。
可选地，所述介质层的材料包括：SiO2、SiNX、TiO2、Al2O3中的至少一种。
可选地，还包括在各所述接触孔内形成硅纳米层，所述硅纳米层覆盖所述金属纳米层，并与所述P型半导体层接触。
可选地，各所述硅纳米层是由硅纳米颗粒组成的，所述硅纳米颗粒的尺寸在数十纳米到数百纳米的范围之间，所述硅纳米层的厚度范围在数纳米至数十纳米之间。
可选地，还包括形成覆盖所述P型半导体层和所述硅纳米层的反射镜层。
可选地，还包括形成覆盖所述反射镜层的金属阻挡层。
可选地，在形成所述反射镜层之前，还包括：在所述外延结构中形成至少一个通孔，各所述通孔自所述外延结构的第一表面延伸至所述N型半导体层上；以及在各所述通孔中形成至少一个导电部，各所述导电部与暴露出的所述N型半导体层接触，并分别与所述P型半导体层、所述多量子阱层、各所述金属纳米层、各所述硅纳米层、所述反射镜层和所述金属阻挡层隔开。
可选地，在形成所述金属阻挡层之后，各所述通孔的开口延伸至所述金属阻挡层，所述制造方法还包括：在所述金属阻挡层上形成绝缘层，部分所述绝缘层填充在各所述通孔中，并覆盖所述导电部。
可选地，还包括：形成穿过所述绝缘层的P导电通道与N导电通道，所述P导电通道暴露部分所述金属阻挡层，所述N导电通道暴露所述导电部；以及在所述绝缘层上形成P电极与N电极，所述P电极经所述P导电通道与所述金属阻挡层相连，所述N电极经所述N导电通道与所述导电部相连，其中，所述N电极与所述P电极分隔。
可选地，还包括在所述外延结构的边缘形成凹槽，所述凹部的底面为所述N型半导体层，所述通孔与所述凹槽在同一刻蚀步骤中形成。
可选地，所述外延结构还包括位于所述第一衬底上的缓冲层、AlN层、AlN/AlGaN超晶格层，其中，沿所述外延结构的第二表面向第一表面的方向，所述缓冲层、所述AlN层、所述AlN/AlGaN超晶格层，所述N型半导体层、所述多量子阱层以及所述P型半导体层依次堆叠。
可选地，还包括：形成穿过所述绝缘层的N导电通道，所述N导电通道暴露所述导电部；在所述绝缘层上形成第一键合层，部分所述第一键合层填充在所述N导电通道中并与所述导电部相连；在第二衬底上形成第二键合层；以及将所述第一键合层与所述第二键合层键合，其中，所述第二衬底作为N电极。
可选地，所述外延结构还包括：缓冲层、AlN层、AlN/AlGaN超晶格层，所述缓冲层位于所述第一衬底上，沿所述外延结构的第二表面向第一表面的方向，缓冲层、所述AlN层、所述AlN/AlGaN超晶格层依次堆叠，所述制造方法还包括：去除所述第一衬底、所述缓冲层、所述AlN层以及所述AlN/AlGaN超晶格层；刻蚀剩余所述外延结构、所述金属纳米层、所述硅纳米层以及所述反射镜层以形成暴露部分所述金属阻挡层的凹槽，所述凹槽位于所述第二衬底的边缘上；以及在所述凹槽中形成与金属阻挡层相连的P电极。
可选地，还包括形成覆盖所述N型半导体层的表面和侧壁、所述金属纳米层、所述硅纳米层以及所述反射镜层的侧壁的钝化层。
根据本发明实施例提供的深紫外LED芯片及其制造方法，通过在底部靠近多量子阱层的多个接触孔中形成与P型半导体层接触的介质层包裹的金属纳米层，以使深紫外LED芯片的多量子阱层中的载流子借助局域表面等离激元模式共振发光；同时采用P型的硅纳米层补偿空穴，从而提升了深紫外LED芯片的内量子效率。
多个接触孔采用高精度光刻和精细刻蚀技术形成在P型半导体层中，使得各个接触孔的特征尺寸在数十纳米至数微米之间，接触孔底部距离量子阱层顶部的间距控制在数十纳米范围内，达到了提高刻蚀深度均匀性与刻蚀深度精度的目的，结合旋涂或喷涂技术将金属纳米颗粒形成在多个接触孔内，提高了金属纳米颗粒的尺寸均匀性，获得了局域表面等离激元模式共振发光的效果，提高了深紫外LED芯片的内量子效率。
进一步的，在金属纳米颗粒的表面包裹介质层，使得金属纳米颗粒与介质层形成核壳结构，一方面增强了电绝缘性能，另一方面半导体-介质-金属介电常数差异加大，更有利于增加SPR共振强度。
在多个接触孔内还形成了P型掺杂的硅纳米层，作为P型半导体层的空穴补偿层，对P型半导体层进行空穴补偿，且由于硅纳米层的硅纳米颗粒之间具有间隔的空隙，从而在保证补偿P型半导体层获得较高的空穴浓度、增加空穴-电子复合率的同时，深紫外光还可以通过硅纳米颗粒之间的空隙出射/入射，实现了减少对深紫外光的吸收的目的，进而改善了内量子效率低的问题，增加了深紫外LED芯片的电光转化效率。
此外，利用高密度的多接触孔图形改善了深紫外LED芯片的电流注入与分布，使得深紫外LED芯片的发光效率获得显著增强。
采用Al、Mg、Rh中的至少一种作为深紫外光的反射镜层，在反射镜层的作用下，使得紫外光重新被反射，从而增加深紫外LED芯片整体的出光效率。与此同时，该反射镜层还能实现电流扩展的作用。
通过设置通孔与凹槽结构，增加了外延结构侧壁的面积，从而增加了水平方向的光提取效率。
因此，本发明实施例提供的深紫外LED芯片在保证P型半导体层获得较高的空穴浓度、较好的欧姆接触效果的同时，减少了深紫外LED芯片内部结构对深紫外光的吸收，并且利用局域表面等离激元模式共振发光增加深紫外LED芯片的内量子效率和电光转化效率，最终使深紫外LED芯片的性能获得增强。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例的附图作简单介绍，显而易见地，下面的描述中的附图仅涉及本申请的一些实施例，而非对本申请的限制。
图1至10示出了本发明第一实施例制造深紫外LED芯片的方法在一些阶段的结构图。
图11至25示出了本发明第二实施例制造深紫外LED芯片的方法在一些阶段的结构图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”等表述方式。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
在相关技术中，深紫外LED芯片的量子效率偏低，原因有以下几点：首先，AlGaN材料的外延质量不够理想，缺陷密度高导致内量子效率较低；其次，P型半导体层为获得较好的欧姆接触效果和空穴浓度需要在P型半导体层上生长一层p-GaN，p-GaN对深紫外光有严重的吸收；第三，随着量子阱中Al组份增加，深紫外LED芯片出光以TM模式(平行于发光面)为主，而水平方向出光面积很小，因此TM光很难进入发光面的逃逸锥出射，TM光提取效率较低，这些问题严重制约了深紫外LED芯片光学性能的提升。
SPR(Surface Plasmon Resonance)表面等离激元共振效应是因费米能级附近导带上的自由电子在电磁场驱动下在金属表面发生集体振荡，产生局域表面等离激元，共振状态下电磁场的能量被有效地转变为金属表面自由电子的集体振动能，一般分为表面等离极化激元(Surface Plasmon Polariton，SPP)和局域表面等离激元(Localized SurfacePlasmon，LSP)共振两种类型。对于LED芯片可以利用半导体/(介质/)金属膜结构，借助SPP或LSP效应将注入载流子复合能量转化为金属膜(或金属颗粒)表面的自由电子振动能，再以SPP/LSP共振模式复合发光，其关键因素一是金属膜/介质/半导体层的间距，二是金属颗粒的尺寸。
深紫外LED芯片采用多量子阱结构设计方案来获得高效的载流子辐射复合效率从而增加发光，为借助SPR效应来增加光电转化效率，一是要减小金属膜/金属颗粒和量子阱的间距，二是保证金属膜/金属颗粒和量子阱之间的P型半导体层或N型半导体层能够提供足够的载流子(空穴或电子)。由于P型半导体层的激活能较高，导致空穴浓度相对较低，对深紫外LED芯片而言，理论上采用N型半导体层可获得较薄的厚度和高浓度的载流子，但采用N型半导体层作为SPR共振层需要较厚的P型半导体层形成对深紫外LED芯片的支撑(此时量子阱和N型半导体层的总厚度小于200nm)，虽然P型半导体层的厚度增加在一定程度上可提供更多的空穴，但P型半导体层自身电阻率较高，会造成深紫外LED芯片的工作电压升高，导致电光转化效率变差；且要获得以N型半导体层作为SPR共振层的设计方案，必须将生长衬底和AlN层去除，目前尚未有合适的技术解决方案；因此为保证深紫外LED芯片保持相对较低的工作电压，一般仍采用较薄的P型半导体层作为SPR共振层的技术方案，利用金属-P型半导体层一侧共振实现SPR效应；因此对较薄的P型半导体层而言需要进行精细刻蚀加工技术保证金属膜/金属颗粒和量子阱之间保持均匀一致的间距，并制备厚度或尺寸均匀的金属膜/金属颗粒。
在相关技术中，刻蚀深度均匀性、刻蚀深度控制精度、金属膜/金属纳米颗粒尺寸一致性会对LSP效应带来严重影响：一是金属膜(或金属颗粒)和量子阱的间距需要控制在10～40nm范围，对于厚度较薄的P型半导体层，传统刻蚀工艺均匀性较差且容易产生刻蚀损伤导致漏电；二是采用高温退火制备金属纳米颗粒，颗粒尺寸的均匀性难以控制；最后因刻蚀会去除部分P型半导体层，将会损失一部分空穴供应半导体材料，会导致载流子数量降低，降低深紫外LED芯片的复合效率。
为改善上述问题，本发明提供了改进的深紫外LED芯片及其制造方法，采用高精度光刻和精细刻蚀技术在P型半导体层中形成多个接触孔，提升了局域表面等离激元模式共振发光的效果，提高了深紫外LED芯片的内量子效率。本发明可以各种形式呈现，以下将描述其中一些示例。
图1至10示出了本发明第一实施例制造深紫外LED芯片的方法在一些阶段的结构图。
如图1所示，在第一衬底101上形成外延结构110。该外延结构110具有相对的第一表面101a和第二表面101b，第二表面101b与第一衬底101相连。该外延结构110包括P型半导体层、N型半导体层114以及P型半导体层与N型半导体层114所夹的多量子阱层115，其中，P型半导体层暴露于外延结构110的第一表面101a。
在一些具体的实施例中，P型半导体层包括P型AlGaN层116与P型GaN层117，其中，P型GaN层117的厚度范围在20～60nm，以降低其对深紫外光的吸收。P型AlGaN层116与多量子阱层115相连，P型GaN层117与P型AlGaN层116相连，并暴露于外延结构110的第一表面101a。N型半导体层114的材料为N型掺杂的AlGaN。
在一些优选的实施例中，为了更好地匹配N型半导体层114与第一衬底101之间的晶格，外延结构110还包括位于N型半导体层114与第一衬底101之间的晶格匹配叠层。具体的，第一衬底101为蓝宝石衬底，沿外延结构的第二表面101b向第一表面101a的方向，外延结构110包括依次堆叠的缓冲层111、AlN层112、AlN/AlGaN超晶格层113，N型半导体层114、多量子阱层115以及P型半导体层，其中，缓冲层111的材料为AlN，AlN层112的厚度大于缓冲层111，缓冲层111、AlN层112、AlN/AlGaN超晶格层113作为晶格匹配叠层。
在本实施例中，外延结构110的厚度范围在5-10微米之间，对应波长范围为200nm～320nm。外延结构110中各层的生长方法可以是金属化学气相沉积、激光辅助分子束外延、激光溅射或氢化物气相外延等。外延结构110的各层可以是多晶或单晶结构。蓝宝石衬底包含但不限于镜面或微米级/纳米级图形化蓝宝石衬底中的一种，其优选方案是镜面蓝宝石。该外延结构110中的多量子阱层114包含以AlGaN/AlInGaN等材料体系形成的往复连续递进式LED芯片外延结构中的一种或几种，其优选方案是含不同Al组分的AlGaN结构。
本领域技术人员还可以根据需要对外延结构110的厚度、各层材料进行其他设置。当然，第一衬底101并不限于蓝宝石衬底，还可以为GaN衬底、AlN衬底、Ga2O3衬底、SiC衬底、Si衬底、ZnO单晶衬底，以及带有预沉积AlN膜的耐高温金属衬底中的任一种。
进一步的，在外延结构110中形成至少一个通孔102与凹槽103，如图2a所示。
在该步骤中，例如采用光刻和干法刻蚀技术在外延结构110上同步形成均匀阵列分布的多个通孔102以及位于第一衬底101边缘的凹槽103。其中，多个通孔102与凹槽103均自外延结构的第一表面101a延伸至N型半导体层114上。通过设置通孔102与凹槽103增加了侧壁面积，利于提取更多的水平方向的深紫外光。
在一些具体实施例中，可以对通孔102与凹槽103的侧壁进行粗化处理，如图2b所示，以进一步提高水平方向的深紫外光的提取效率，例如通孔102与凹槽103的侧壁具有三角形、圆形、梯形等图形或具有凸起或凹陷特征的规则设计中的一种，侧壁图形的特征尺寸在数微米到数百微米之间。通孔102为圆台、正多边形棱台或其他多边形棱台中的一种或多种组合方案。
本领域技术人员可以根据需要对通孔102的数量进行设置。
进一步的，在各通孔102中分别形成导电部120，如图3所示。
在该步骤中，例如采用光刻和物理气相沉积技术在通孔102中形成与N型半导体层114相连的导电部120，该导电部120分别与P型半导体层、多量子阱层115隔开。之后对导电部120进行退火，以使导电部120与N型半导体层114之间形成良好的欧姆接触。
在本实施例中，沿外延结构110的第二表面101b向第一表面101a的方向，导电部120包括Hf、V、Ti、Cr、Al、Ni、Au、Pt金属层中的一种或组合，导电部120的总厚度为100nm～2um。退火在N2氛围下进行，其工艺温度为800～1100℃，该退火过程持续30s～2min。
进一步的，在外延结构110中形成多个接触孔110a，如图4所示。
在该步骤中，例如采用高精度光刻(步进式光刻或纳米压印技术)在P型半导体层上形成多孔结构的掩膜，然后例如采用精细刻蚀技术(低损伤ICP/RIE刻蚀技术或ALE原子层刻蚀技术)经掩膜的各孔去除部分P型半导体层以形成多个接触孔110a。其中，多个接触孔110a自外延结构110的第一表面101a向第二表面101b延伸，多个接触孔110a穿过p-GaN层117且底部位于p-AlGaN层116中。多个接触孔110a的底部距离多量子阱层115顶部之间的距离在10nm～50nm之间。当然，在将多个接触孔110a的底部距离多量子阱层115顶部之间的距离控制在10nm～50nm之间的前提下，本领域技术人员也可以将多个接触孔110a的底部设置在P型GaN层117中。
在本实施例中，各接触孔110a的特征尺寸在数十纳米至数微米之间，例如2～8um，多个接触孔110a呈均匀三方或四方阵列分布。
进一步的，在多个接触孔110a中形成金属纳米层130，如图5所示。所示。
在该步骤中，例如采用旋涂或喷涂技术将金属纳米颗粒涂覆在各所述接触孔内110a，位于接触孔110a外的金属纳米颗粒在后续步骤中会随着多孔结构的掩膜一起去除。其中，各金属纳米层130是由金属纳米颗粒组成的，金属纳米颗粒的尺寸在数十纳米到数百纳米范围之间，例如为150nm。各金属纳米层130与P型半导体层接触，以使深紫外LED芯片的多量子阱层115中的载流子借助局域表面等离激元模式共振发光。
在本实施例中，金属纳米颗粒的材料包括：金、银、铝中的至少一种。在一些优选的实施例中，各金属纳米颗粒的表面被介质层包裹，其中，介质层的材料包括：SiO2、SiNX、TiO2、Al2O3中的至少一种。
进一步的，在各接触孔110a内形成硅纳米层140，如图6所示，其中，硅纳米层140作为空穴补偿层。
在该步骤中，例如采用PVD、CVD或溅射法在各接触孔110a内形成相应的硅纳米层140，各硅纳米层140覆盖金属纳米层130并与P型半导体层接触，且各个硅纳米层均为P型掺杂，之后去除多孔结构掩膜。其中，硅纳米层140是由硅纳米颗粒组成的，硅纳米颗粒的尺寸在数十纳米到数百纳米范围之间，硅纳米层140的厚度在数纳米至数十纳米之间，例如20nm。
进一步的，形成覆盖P型半导体层和硅纳米层140的反射镜层150，如图7所示。
在该步骤中，例如先对半导体层结构进行退火，然后例如采用光刻、湿法腐蚀和溅射工艺在P型半导体层和硅纳米层140上形成反射镜层150。其中，通孔102与凹槽103对应的区域被保护，未被反射镜层150覆盖，或者说在此步骤中，通孔102与凹槽103的开口延伸到反射镜层150。
在本实施例中，该反射镜层150对深紫外光具有较高的反射率，其厚度为0.1nm～100nm。其中，退火在空气或氮气氛围下进行，其工艺温度为350～700℃，该退火过程持续3min～10min。在一些具体的实施例中，反射镜层150的材料包括Al、Mg、Rh中的一种或多种组合。
进一步的，形成覆盖反射镜层150的金属阻挡层160，如图7所示。
在该步骤中，例如采用光刻、湿法腐蚀和溅射工艺在反射镜层150上形成金属阻挡层160，其中，通孔102与凹槽103对应的区域被保护，未被金属阻挡层160覆盖，或者说在此步骤中，通孔102与凹槽103的开口延伸到金属阻挡层160。
在本实施例中，该金属阻挡层160为金属材料，厚度为600nm。在一些具体的实施例中，金属阻挡层160的材料为TiW或TiPt或TiNi。该金属阻挡层160的作用为防止反射镜层150被氧化，并且防止金属之间的扩散。
进一步的，在金属阻挡层160上形成绝缘层104，如图8所示。
在该步骤中，例如采用溅射、反应等离子体沉积(reactive plasma deposition，RPD)、原子层沉积(atomic layer deposition，ALD)工艺中的一种或多种组合形成覆盖半导体结构的绝缘层104，该绝缘层104的部分位于金属阻挡层160上，部分填充在通孔102与凹槽103中，其中，填充在通孔102中的绝缘层104覆盖导电部120。
在本实施例中，绝缘层104的材料为SiO2、SiNx、Al2O3、AlN、MgF2、HfO2中的至少一种，厚度为30nm～5um。在其他一些实施例中，绝缘层104还可以采用高导热介质材料，例如包括BN、AlN、BeO、金刚石薄膜中的至少一种，厚度为100nm～5um。
进一步的，形成穿过绝缘层104的P导电通道106与N导电通道105，如图9所示。
在该步骤中，例如采用光刻与干法刻蚀工艺形成P导电通道106与N导电通道105，其中，P导电通道106暴露部分金属阻挡层160的表面，N导电通道105暴露各导电部120的表面。
进一步的，在绝缘层104上分别形成P电极172与N电极171，如图10所示。
在本实施例中，P电极172经P导电通道106与金属阻挡层160相连，N电极171经N导电通道105与各导电部120相连。
在一些具体的实施例中，沿外延结构的第二表面102b向第一表面102a的方向，N电极171、P电极172均包括依次堆叠的Ti粘附层以及Au、Sn二元合金层。其中，Ti粘附层的厚度为200nm，Au、Sn二元合金层的厚度分别为600nm、200nm。
根据本发明第一实施例的制造方法，形成的深紫外LED芯片为倒装通孔结构，第一实施例的深紫外LED芯片具体结构参照图1至图10的描述，此处不再赘述。
图11至25示出了本发明第二实施例制造深紫外LED芯片的方法在一些阶段的结构图。
在第一衬底201上形成外延结构210。该外延结构210具有相对的第一表面201a和第二表面201b，第二表面201b与第一衬底201相连。该外延结构210包括P型半导体层、N型半导体层214以及P型半导体层与N型半导体层214所夹的多量子阱层215，其中，P型半导体层暴露于外延结构210的第一表面201a。
在一些具体的实施例中，P型半导体层包括P型AlGaN层216与P型GaN层217，其中，P型GaN层117的厚度范围在20～60nm，以降低其对深紫外光的吸收。P型AlGaN层216与多量子阱层215相连，P型GaN层217与P型AlGaN层216相连，并暴露于外延结构210的第一表面201a。N型半导体层214的材料为N型掺杂的AlGaN。
在一些优选的实施例中，为了更好地匹配N型半导体层214与第一衬底201之间的晶格，外延结构210还包括位于N型半导体层214与第一衬底201之间的晶格匹配叠层。具体的，第一衬底201为蓝宝石衬底，沿外延结构的第二表面201b向第一表面201a的方向，外延结构210包括依次堆叠的缓冲层211、AlN层212、AlN/AlGaN超晶格层213，N型半导体层214、多量子阱层215以及P型半导体层，其中，缓冲层211的材料为AlN，AlN层212的厚度大于缓冲层211，缓冲层211、AlN层212、AlN/AlGaN超晶格层213作为晶格匹配叠层。
在本实施例中，外延结构210的厚度范围在5-10微米之间，对应波长范围为320nm～200nm。外延结构210中各层的生长方法可以是金属化学气相沉积、激光辅助分子束外延、激光溅射或氢化物气相外延等。外延结构210的各层可以是多晶或单晶结构。蓝宝石衬底包含但不限于镜面或微米级/纳米级图形化蓝宝石衬底中的一种，其优选方案是纳米级图形化蓝宝石。该外延结构210中的多量子阱层214包含以AlGaN/AlInGaN等材料体系形成的往复连续递进式LED芯片外延结构中的一种或几种，其优选方案是含不同Al组分的AlGaN结构。
本领域技术人员还可以根据需要对外延结构210的厚度、各层材料进行其他设置。当然，第一衬底201并不限于蓝宝石衬底，还可以为GaN衬底、AlN衬底、Ga2O3衬底、SiC衬底、Si衬底、ZnO单晶衬底，以及带有预沉积AlN膜的耐高温金属衬底中的任一种。
进一步的，在外延结构210中形成至少一个通孔202，如图12所示。
在该步骤中，例如采用光刻和干法刻蚀技术在外延结构210上同步形成均匀阵列分布的多个通孔202。其中，多个通孔202自外延结构的第一表面201a延伸至N型半导体层214上。通过设置通孔202增加了侧壁面积，利于提取更多的水平方向的深紫外光。
在一些具体实施例中，可以对通孔202的侧壁进行粗化处理，以进一步提高水平方向的深紫外光的提取效率，例如通孔202的侧壁具有三角形、圆形、梯形或具有凸起或凹陷特征的规则设计中的一种，侧壁图形的特征尺寸在数微米到数百微米之间。通孔202自身孔的图形为圆台、正多边形棱台或其他多边形棱台中的一种或多种组合方案。
本领域技术人员可以根据需要对通孔202的数量进行设置。
进一步的，在各通孔202中分别形成导电部220，如图13所示。
在该步骤中，例如采用光刻和物理气相沉积技术在通孔202中形成与N型半导体层214相连的导电部220，该导电部220分别与P型半导体层、多量子阱层215隔开。之后对导电部220进行退火，以使导电部220与N型半导体层214之间形成良好的欧姆接触。
在本实施例中，沿外延结构210的第二表面201b向第一表面201a的方向，导电部220包括V、Ti、Cr、Al、Ni、Au、Pt金属层中的一种或组合，导电部220的总厚度为100nm～2um。退火在N2氛围下进行，其工艺温度为800～1100℃，该退火过程持续30s～2min。
进一步的，在外延结构210中形成多个接触孔210a，如图14所示。
在该步骤中，例如采用高精度光刻(步进式光刻或纳米压印技术)在P型半导体层上形成多孔结构的掩膜，然后例如采用精细刻蚀技术(低损伤ICP/RIE刻蚀技术或ALE原子层刻蚀技术)经掩膜的各孔去除部分P型半导体层以形成多个接触孔210a。其中，多个接触孔210a自外延结构210的第一表面201a向第二表面201b延伸，多个接触孔210a穿过p-GaN层217且底部位于p-AlGaN层216中。多个接触孔210a的底部距离多量子阱层215顶部之间的距离在10nm～50nm之间。当然，在将多个接触孔210a的底部距离多量子阱层215顶部之间的距离控制在10nm～50nm之间的前提下，本领域技术人员也可以将多个接触孔110a的底部设置在P型GaN层217中。
在本实施例中，各接触孔210a的特征尺寸在数十纳米至数微米之间，例如500～800nm，多个接触孔210a呈均匀三方或四方阵列分布。
进一步的，在多个接触孔210a中形成金属纳米层230，如图15所示。所示。
在该步骤中，例如采用旋涂或喷涂技术将金属纳米颗粒涂覆在各所述接触孔内210a，位于接触孔210a外的金属纳米颗粒在后续步骤中会随着多孔结构的掩膜一起去除。其中，各金属纳米层230是由金属纳米颗粒组成的，金属纳米颗粒的尺寸在数十纳米到数百纳米范围之间，例如为10nm。各金属纳米层230与P型半导体层接触，以使深紫外LED芯片的多量子阱层215中的载流子借助局域表面等离激元模式共振发光。
在本实施例中，金属纳米颗粒的材料包括：金、银、铝中的至少一种。在一些优选的实施例中，各金属纳米颗粒的表面被介质层包裹，其中，介质层的材料包括：SiO2、SiNX、TiO2、Al2O3中的至少一种。
进一步的，在各接触孔210a内形成硅纳米层240，如图16所示，其中，硅纳米层240作为空穴补偿层。
在该步骤中，例如采用PVD、CVD或溅射法在各接触孔210a内形成相应的硅纳米层240，各硅纳米层240覆盖金属纳米层230并与P型半导体层接触，且各个硅纳米层均为P型掺杂，之后去除多孔结构掩膜。其中，硅纳米层240是由硅纳米颗粒组成的，纳米颗粒的尺寸在数十纳米到数百纳米范围之间，硅纳米层240的厚度在数纳米至数十纳米之间，例如10nm。
进一步的，形成覆盖P型半导体层和硅纳米层240的反射镜层250，如图17所示。
在该步骤中，例如先对半导体层结构进行退火，然后例如采用光刻、湿法腐蚀和溅射工艺在P型半导体层和硅纳米层240上形成反射镜层250。其中，通孔202对应的区域被保护，未被反射镜层250覆盖，或者说在此步骤中，通孔202的开口延伸到反射镜层250。
在本实施例中，该反射镜层250对深紫外光具有较高的反射率，其厚度为0.1nm～100nm。其中，退火在空气或氧气氛围下进行，其工艺温度为350～700℃，该退火过程持续3min～10min。在一些具体的实施例中，反射镜层250的材料包括Al、Mg、Rh中的一种或多种组合。
进一步的，形成覆盖反射镜层250的金属阻挡层260，如图17所示。
在该步骤中，例如采用光刻、湿法腐蚀和溅射工艺在反射镜层250上形成金属阻挡层260，其中，通孔202对应的区域被保护，未被金属阻挡层260覆盖，或者说在此步骤中，通孔202的开口延伸到金属阻挡层260。
在本实施例中，该金属阻挡层260为金属材料，厚度为200nm。在一些具体的实施例中，金属阻挡层260的材料为TiW或TiPt或TiNi。该金属阻挡层260的作用为防止反射镜层260被氧化，并且防止金属之间的扩散。
进一步的，在金属阻挡层260上形成绝缘层204，如图18所示。
在该步骤中，例如采用溅射、反应等离子体沉积(reactive plasma deposition，RPD)、原子层沉积(atomic layer deposition，ALD)工艺中的一种或多种组合形成覆盖半导体结构的绝缘层204，该绝缘层204的部分位于金属阻挡层260上，部分填充在通孔202中，其中，填充在通孔202中的绝缘层204覆盖导电部220。
在本实施例中，绝缘层204的材料为SiO2、SiNx、Al2O3、AlN、MgF2、HfO2中的至少一种，厚度为30nm～5um。在其他一些实施例中，绝缘层104还可以采用高导热介质材料，例如包括BN、AlN、BeO、金刚石薄膜中的至少一种，厚度为100nm～5um。
进一步的，形成穿过绝缘层204的N导电通道205，如图18所示。
在该步骤中，例如采用光刻与干法刻蚀工艺形成N导电通道205，其中，N导电通道205暴露各导电部220的表面。
进一步的，在绝缘层204上形成第一键合层271，如图19所示。
在本实施例中，第一键合层206经N导电通道205与各导电部220相连。
在一些具体的实施例中，沿外延结构的第二表面201b向第一表面201a的方向，第一键合层206包括依次堆叠的Ti粘附层以及Cu、Sn二元合金层。其中，Ti粘附层的厚度为200nm，Cu、Sn二元合金层的厚度分别为1um、200nm。
进一步的，在第二衬底301上形成第二键合层302，如图20所示，之后将第一键合层206与第二键合层302键合，如图21所示。
在本实施例中，第二衬底301为硅衬底。沿外延结构210的第二表面201b向第一表面201a的方向，第二键合层302包括依次堆叠的Cu、Sn二元合金以及Ti粘附层。
在键合步骤中，利用CuSn液相瞬态键合工艺，在260℃条件下将第一键合层206与第二键合层302键合。
进一步的，去除第一衬底201、缓冲层211、AlN层212以及AlN/AlGaN超晶格层213，如图22所示。
在该步骤中，例如先利用波长为266nm的紫外激光，采用50um小光斑，将AlN/AlGaN超晶格层213进行剥离分解，进而实现第一衬底201和外延结构210的剥离分解，然后用稀盐酸清洗去除AlN、AlGaN材料分解形成的Al、Ga金属，从而暴露N型半导体层214的表面。
进一步的，粗化外延结构210的表面，如图23所示。
在该步骤中，利用6mol/L浓度的KOH溶液，在70℃条件下处理N型半导体层214使其形成粗化表面，利用二次微纳结构增加轴向的深紫外出光。
进一步的，刻蚀部分N型半导体层214、多量子阱层215、P型半导体层、金属纳米层230、硅纳米层240以及反射镜层250以形成暴露部分金属阻挡层260的凹槽203，如图24所示。
在该步骤中，利用光刻和干法刻蚀工艺形成凹槽203，该凹槽203对应于第二衬底301的边缘，作为P电极区与芯片走道区。优选的，进一步粗化凹槽203的侧壁。
进一步的，形成覆盖外延结构210表面和侧壁、金属纳米层230、硅纳米层240、反射镜层250的侧壁，以及部分金属阻挡层260表面的钝化层207，如图25所示。其中，钝化层207的材料包括但不限于SiO2，厚度包括但不限于200nm。
进一步的，在凹槽203中形成与金属阻挡层260相连的P电极270。
在该步骤中，例如采用光刻、湿法腐蚀和电子束蒸发工艺，在凹槽203中的金属阻挡层260上制备P电极270，P电极270的材料例如为CrPtAu。其中，第二衬底301作为N电极。
根据本发明第二实施例的制造方法，形成的深紫外LED芯片为垂直通孔结构，第二实施例的深紫外LED芯片具体结构参照图11至图25的描述，此处不再赘述。
根据本发明实施例提供的深紫外LED芯片及其制造方法，通过在底部靠近多量子阱层的多个接触孔中形成与P型半导体层接触的介质层包裹的金属纳米层，以使多量子阱层中的载流子借助局域表面等离激元模式共振发光；同时采用P型的硅纳米层补偿空穴，从而提升了深紫外LED芯片的内量子效率。
多个接触孔采用高精度光刻和精细刻蚀技术形成在P型半导体层中，使得各个接触孔的特征尺寸在数十纳米至数微米之间，接触孔底部距离量子阱层顶部的间距控制在数十纳米范围内，达到了提高刻蚀深度均匀性与刻蚀深度精度的目的，结合旋涂或喷涂技术将金属纳米颗粒形成在多个接触孔内，提高了金属纳米颗粒的尺寸均匀性，获得了局域表面等离激元模式共振发光的效果，提高了深紫外LED芯片的内量子效率。
进一步的，在金属纳米颗粒的表面包裹介质层，使得金属纳米颗粒与介质层形成核壳结构，一方面增强了电绝缘性能，另一方面半导体-介质-金属介电常数差异加大，更有利于增加SPR共振强度。
在多个接触孔内还形成了P型掺杂的纳米硅纳米层，作为空穴补偿层，对P型半导体层进行空穴补偿，且由于纳米硅纳米层的纳米硅颗粒之间具有间隔的空隙，从而在保证补偿P型半导体层获得较高的空穴浓度、增加空穴-电子复合率的同时，深紫外光还可以通过纳米硅颗粒之间的空隙出射/入射，实现了减少对深紫外光的吸收的目的，进而改善了内量子效率低的问题，增加了深紫外LED芯片的电光转化效率。
此外，利用高密度的多接触孔图形改善了深紫外LED芯片的电流注入与分布，使得深紫外LED芯片的发光效率获得显著增强。
采用Al、Mg、Rh中的至少一种作为深紫外光的反射镜层，在反射镜层的作用下，使得紫外光重新被反射，从而增加深紫外LED芯片整体的出光效率。与此同时，该反射镜层还能实现电流扩展的作用。
通过设置通孔与凹槽结构，增加了外延结构侧壁的面积，从而增加了水平方向的光提取效率。
因此，本发明实施例提供的深紫外LED芯片在保证P型半导体层获得较高的空穴浓度、较好的欧姆接触效果的同时，减少了深紫外LED芯片内部结构对深紫外光的吸收，并且利用局域表面等离激元模式共振发光增加深紫外LED芯片的内量子效率和电光转化效率，最终使深紫外LED芯片的性能获得增强。
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (40)

1.一种深紫外LED芯片，其中，包括：
外延结构，具有相对的第一表面和第二表面，所述外延结构包括P型半导体层、N型半导体层以及所述P型半导体层与所述N型半导体层所夹的多量子阱层，所述P型半导体层暴露于所述外延结构的第一表面；
多个接触孔，自所述外延结构的第一表面向第二表面延伸，各所述接触孔的底部位于所述P型半导体层中；以及
多个金属纳米层，位于相应的所述接触孔中，所述金属纳米层与所述P型半导体层接触。
2.根据权利要求1所述的深紫外LED芯片，其中，所述多量子阱层中的载流子借助局域表面等离激元模式共振发光。
3.根据权利要求1所述的深紫外LED芯片，其中，各所述接触孔的底部与所述多量子阱层顶部之间的距离在10nm～50nm之间。
4.根据权利要求1所述的深紫外LED芯片，其中，所述多个接触孔呈均匀的三方阵列分布或四方阵列分布。
5.根据权利要求1所述的深紫外LED芯片，其中，各所述接触孔的特征尺寸在数十纳米到数微米的范围之间。
6.根据权利要求1所述的深紫外LED芯片，其中，各所述金属纳米层是由金属纳米颗粒组成的，所述金属纳米颗粒的尺寸在数十纳米到数百纳米的范围之间。
7.根据权利要求6所述的深紫外LED芯片，其中，所述金属纳米颗粒的材料包括：金、银、铝中的至少一种。
8.根据权利要求6所述的深紫外LED芯片，其中，所述金属纳米颗粒的表面被介质层包裹。
9.根据权利要求8所述的深紫外LED芯片，其中，所述介质层的材料包括：SiO2、SiNX、TiO2、Al2O3中的至少一种。
10.根据权利要求1所述的深紫外LED芯片，其中，还包括多个P型的硅纳米层，位于相应的所述接触孔中，
所述硅纳米层覆盖所述金属纳米层，并与所述P型半导体层接触。
11.根据权利要求10所述的深紫外LED芯片，其中，各所述硅纳米层是由硅纳米颗粒组成的，所述硅纳米颗粒的尺寸在数十纳米到数百纳米范围之间，所述硅纳米层的厚度范围在数纳米至数十纳米之间。
12.根据权利要求10所述的深紫外LED芯片，其中，还包括反射镜层，所述反射镜层覆盖所述P型半导体层与各所述硅纳米层。
13.根据权利要求12所述的深紫外LED芯片，其中，还包括金属阻挡层，所述金属阻挡层覆盖所述反射镜层。
14.根据权利要求13所述的深紫外LED芯片，其中，还包括：
衬底，与所述外延结构的第二表面接触；
至少一个通孔，自所述金属阻挡层延伸至所述N型半导体层上并露出所述N型半导体层；
至少一个导电部，位于相应所述通孔中并与暴露出的所述N型半导体层接触，各所述导电部分别与所述P型半导体层、所述多量子阱层、所述金属纳米层、所述硅纳米层、所述反射镜层和所述金属阻挡层隔开；
绝缘层，位于所述金属阻挡层上，并填充在各所述通孔中，所述绝缘层具有露出所述导电部表面的N导电通道和露出所述金属阻挡层表面的P导电通道；
N电极，位于所述绝缘层上，部分所述N电极穿过所述N导电通道与所述导电部相连；以及
P电极，位于所述绝缘层上，部分所述P电极穿过所述P导电通道与所述金属阻挡层相连，
其中，所述N电极与所述P电极分隔。
15.根据权利要求14所述的深紫外LED芯片，其中，还包括至少一个凹槽，位于所述衬底的边缘，自所述金属阻挡层延伸至所述N型半导体层上，所述绝缘层还覆盖所述凹槽的侧壁及所述N型半导体层。
16.根据权利要求15所述的深紫外LED芯片，其中，所述外延结构还包括位于所述衬底上的缓冲层、AlN层、AlN/AlGaN超晶格层，
其中，沿所述外延结构的第二表面向第一表面的方向，所述缓冲层、所述AlN层、所述AlN/AlGaN超晶格层、所述N型半导体层、所述多量子阱层以及所述P型半导体层依次堆叠。
17.根据权利要求13所述的深紫外LED芯片，其中，还包括：
至少一个通孔，自所述金属阻挡层延伸至所述N型半导体层上并露出所述N型半导体层；
至少一个导电部，位于相应所述通孔中并与所述N型半导体层接触，各所述导电部分别与所述P型半导体层、所述多量子阱层、各所述金属纳米层、各所述硅纳米层、所述反射镜层和所述金属阻挡层隔开；
绝缘层，覆盖所述金属阻挡层，并填充在各所述通孔中，所述绝缘层具有露出所述导电部表面的N导电通道；
第一键合层，覆盖所述绝缘层，并穿过所述N导电通道与所述导电部相连；
第二键合层，位于衬底上，并与所述第一键合层相连，所述衬底作为N电极；
至少一个凹槽，位于所述衬底的边缘，自所述外延结构的第二表面延伸至所述金属阻挡层上；以及
P电极，位于所述凹槽中，并与所述金属阻挡层相连。
18.根据权利要求17所述的深紫外LED芯片，还包括钝化层，所述钝化层覆盖所述外延结构的第二表面及所述凹槽的侧壁。
19.一种深紫外LED芯片的制造方法，其中，包括：
在第一衬底上形成外延结构，所述外延结构具有相对的第一表面和第二表面，所述第二表面与所述第一衬底相连，所述外延结构包括P型半导体层、N型半导体层以及所述P型半导体层与所述N型半导体层所夹的多量子阱层，所述P型半导体层暴露于所述外延结构的第一表面；
形成多个接触孔，所述多个接触孔自所述外延结构的第一表面向第二表面延伸，各所述多个接触孔的底部位于所述P型半导体层中；以及
在各所述接触孔中形成金属纳米层，各所述金属纳米层与所述P型半导体层接触。
20.根据权利要求19所述的制造方法，其中，所述多量子阱层中的载流子借助局域表面等离激元模式共振发光。
21.根据权利要求19所述的制造方法，其中，所述形成多个接触孔的步骤包括：
采用步进式光刻或纳米压印技术中的一种在所述P型半导体层上形成多孔结构的掩膜；以及
采用低损伤ICP/RIE刻蚀技术或ALE原子层刻蚀技术中的一种经所述掩膜的各孔去除部分所述P型半导体层以形成所述多个接触孔。
22.根据权利要求19所述的制造方法，其中，各所述接触孔的底部与所述多量子阱层顶部之间的距离在10nm～50nm之间。
23.根据权利要求19所述的制造方法，其中，所述多个接触孔呈均匀的三方阵列分布或四方阵列分布。
24.根据权利要求19所述的制造方法，其中，各所述接触孔的特征尺寸在数十纳米到数微米的范围之间。
25.根据权利要求19所述的制造方法，其中，所述在各所述接触孔中形成金属纳米层的步骤包括：采用旋涂或喷涂技术将金属纳米颗粒涂覆在各所述接触孔内，
其中，各所述金属纳米层是由所述金属纳米颗粒组成的，所述金属纳米颗粒的尺寸在数十纳米到数百纳米范围之间。
26.根据权利要求25所述的制造方法，其中，所述金属纳米颗粒的材料包括：金、银、铝中的至少一种。
27.根据权利要求25所述的制造方法，其中，各所述金属纳米颗粒的表面被介质层包裹。
28.根据权利要求27所述的制造方法，其中，所述介质层的材料包括：SiO2、SiNX、TiO2、Al2O3中的至少一种。
29.根据权利要求19所述的制造方法，其中，还包括在各所述接触孔内形成硅纳米层，
所述硅纳米层覆盖所述金属纳米层，并与所述P型半导体层接触。
30.根据权利要求29所述的制造方法，其中，各所述硅纳米层是由硅纳米颗粒组成的，所述硅纳米颗粒的尺寸在数十纳米到数百纳米的范围之间，所述硅纳米层的厚度范围在数纳米至数十纳米之间。
31.根据权利要求29所述的制造方法，其中，还包括形成覆盖所述P型半导体层和所述硅纳米层的反射镜层。
32.根据权利要求31所述的制造方法，其中，还包括形成覆盖所述反射镜层的金属阻挡层。
33.根据权利要求32所述的制造方法，其中，在形成所述反射镜层之前，还包括：
在所述外延结构中形成至少一个通孔，各所述通孔自所述外延结构的第一表面延伸至所述N型半导体层上；以及
在各所述通孔中形成至少一个导电部，各所述导电部与暴露出的所述N型半导体层接触，并分别与所述P型半导体层、所述多量子阱层、各所述金属纳米层、各所述硅纳米层、所述反射镜层和所述金属阻挡层隔开。
34.根据权利要求33所述的制造方法，其中，在形成所述金属阻挡层之后，各所述通孔的开口延伸至所述金属阻挡层，所述制造方法还包括：
在所述金属阻挡层上形成绝缘层，部分所述绝缘层填充在各所述通孔中，并覆盖所述导电部。
35.根据权利要求34所述的制造方法，其中，还包括：
形成穿过所述绝缘层的P导电通道与N导电通道，所述P导电通道暴露部分所述金属阻挡层，所述N导电通道暴露所述导电部；以及
在所述绝缘层上形成P电极与N电极，所述P电极经所述P导电通道与所述金属阻挡层相连，所述N电极经所述N导电通道与所述导电部相连，
其中，所述N电极与所述P电极分隔。
36.根据权利要求35所述的制造方法，其中，还包括在所述外延结构的边缘形成凹槽，所述凹部的底面为所述N型半导体层，
所述通孔与所述凹槽在同一刻蚀步骤中形成。
37.根据权利要求36所述的制造方法，其中，所述外延结构还包括位于所述第一衬底上的缓冲层、AlN层、AlN/AlGaN超晶格层，
其中，沿所述外延结构的第二表面向第一表面的方向，所述缓冲层、所述AlN层、所述AlN/AlGaN超晶格层，所述N型半导体层、所述多量子阱层以及所述P型半导体层依次堆叠。
38.根据权利要求34所述的制造方法，其中，还包括：
形成穿过所述绝缘层的N导电通道，所述N导电通道暴露所述导电部；
在所述绝缘层上形成第一键合层，部分所述第一键合层填充在所述N导电通道中并与所述导电部相连；
在第二衬底上形成第二键合层；以及
将所述第一键合层与所述第二键合层键合，
其中，所述第二衬底作为N电极。
39.根据权利要求38所述的制造方法，其中，所述外延结构还包括：缓冲层、AlN层、AlN/AlGaN超晶格层，所述缓冲层位于所述第一衬底上，沿所述外延结构的第二表面向第一表面的方向，缓冲层、所述AlN层、所述AlN/AlGaN超晶格层依次堆叠，
所述制造方法还包括：
去除所述第一衬底、所述缓冲层、所述AlN层以及所述AlN/AlGaN超晶格层；
刻蚀剩余所述外延结构、所述金属纳米层、所述硅纳米层以及所述反射镜层以形成暴露部分所述金属阻挡层的凹槽，所述凹槽位于所述第二衬底的边缘上；以及
在所述凹槽中形成与金属阻挡层相连的P电极。
40.根据权利要求39所述的制造方法，其中，还包括形成覆盖所述N型半导体层的表面和侧壁、所述金属纳米层、所述硅纳米层以及所述反射镜层的侧壁的钝化层。
CN202110651719.1A 2021-06-11 2021-06-11 深紫外led芯片及其制造方法 Active CN113594312B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110651719.1A CN113594312B (zh) 2021-06-11 2021-06-11 深紫外led芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110651719.1A CN113594312B (zh) 2021-06-11 2021-06-11 深紫外led芯片及其制造方法

Publications (2)

Publication Number Publication Date
CN113594312A true CN113594312A (zh) 2021-11-02
CN113594312B CN113594312B (zh) 2023-10-24

Family

ID=78243625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110651719.1A Active CN113594312B (zh) 2021-06-11 2021-06-11 深紫外led芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN113594312B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102810609A (zh) * 2012-08-16 2012-12-05 厦门市三安光电科技有限公司 一种紫外半导体发光器件及其制造方法
CN104810455A (zh) * 2015-04-30 2015-07-29 南京大学 紫外半导体发光器件及其制造方法
US20180122994A1 (en) * 2016-05-20 2018-05-03 Xiamen Sanan Optoelectronics Technology Co., Ltd. Flip-chip Light Emitting Diode Chip and Fabrication Method
CN109904253A (zh) * 2019-02-18 2019-06-18 武汉大学 等离激元增强的硅基光热电效应光电转换器及其制作方法
CN110447113A (zh) * 2017-03-24 2019-11-12 威斯康星州男校友研究基金会 具有多层p型触点的III-V族氮化物基发光器件
US20200006596A1 (en) * 2016-12-23 2020-01-02 South China University Of Technology Broadband efficient gan-based led chip based on surface plasmon effect and manufacturing method therefor
CN112510126A (zh) * 2020-11-17 2021-03-16 杭州士兰明芯科技有限公司 深紫外发光二极管及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102810609A (zh) * 2012-08-16 2012-12-05 厦门市三安光电科技有限公司 一种紫外半导体发光器件及其制造方法
CN104810455A (zh) * 2015-04-30 2015-07-29 南京大学 紫外半导体发光器件及其制造方法
US20180122994A1 (en) * 2016-05-20 2018-05-03 Xiamen Sanan Optoelectronics Technology Co., Ltd. Flip-chip Light Emitting Diode Chip and Fabrication Method
US20200006596A1 (en) * 2016-12-23 2020-01-02 South China University Of Technology Broadband efficient gan-based led chip based on surface plasmon effect and manufacturing method therefor
CN110447113A (zh) * 2017-03-24 2019-11-12 威斯康星州男校友研究基金会 具有多层p型触点的III-V族氮化物基发光器件
CN109904253A (zh) * 2019-02-18 2019-06-18 武汉大学 等离激元增强的硅基光热电效应光电转换器及其制作方法
CN112510126A (zh) * 2020-11-17 2021-03-16 杭州士兰明芯科技有限公司 深紫外发光二极管及其制造方法

Also Published As

Publication number Publication date
CN113594312B (zh) 2023-10-24

Similar Documents

Publication Publication Date Title
US9231161B2 (en) Nanowire LED structure and method for manufacturing the same
EP2426743B1 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
KR100670928B1 (ko) ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
KR100999739B1 (ko) 발광소자 및 그 제조방법
US7888144B2 (en) Light-emitting device and method for making the same
US20060154389A1 (en) Light emitting diode with conducting metal substrate
US20100096651A1 (en) III-Nitride Semiconductor Light Emitting Device
US20100219437A1 (en) Nitride semiconductor light emitting diode
US8513696B2 (en) Lateral thermal dissipation LED and fabrication method thereof
JP5845557B2 (ja) 半導体発光素子の製造方法
EP3011607A1 (en) Insulating layer for planarization and definition of the active region of a nanowire device
CN211182232U (zh) 一种倒装紫外发光二极管芯片
KR101008268B1 (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
KR101203137B1 (ko) ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
CN113594312B (zh) 深紫外led芯片及其制造方法
CN113594311B (zh) 深紫外led芯片及其制造方法
CN115000810A (zh) 垂直腔面发射激光器及其制备方法
CN113594310B (zh) 深紫外led芯片及其制造方法
US20120112163A1 (en) LIGHT-EMITTING DIODE DEVICE STRUCTURE WITH SixNy LAYER
CN115347091A (zh) 一种发光二极管及其制造方法
CN113410363B (zh) Micro LED芯片结构及其制备方法、显示装置
CN114824010A (zh) 一种发光二极管及其制造方法
CN114975713A (zh) 一种发光二极管的制造方法及发光二极管
CN114937722A (zh) 一种发光二极管及其制造方法
CN116565075A (zh) 一种深紫外发光二极管的制备方法和深紫外发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant