CN113571417A - FinFET氧化栅制备方法和氧化栅结构 - Google Patents

FinFET氧化栅制备方法和氧化栅结构 Download PDF

Info

Publication number
CN113571417A
CN113571417A CN202110568338.7A CN202110568338A CN113571417A CN 113571417 A CN113571417 A CN 113571417A CN 202110568338 A CN202110568338 A CN 202110568338A CN 113571417 A CN113571417 A CN 113571417A
Authority
CN
China
Prior art keywords
thickness
finfet
gate
oxide layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110568338.7A
Other languages
English (en)
Inventor
姚周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202110568338.7A priority Critical patent/CN113571417A/zh
Publication of CN113571417A publication Critical patent/CN113571417A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种FinFET氧化栅制备方法，其特征在于，包括:按现有制程形成FinFET氧化栅形貌，IO区域氧化栅预清洁；形成第一厚度a的第一氧化层；形成第二厚度b的第二氧化层；形成第三厚度c的氮化层；形成第五厚度e的第三氧化层同时消耗部分所述氮化层使其厚度变为第四厚度d；预填充假栅极非晶硅。本发明在FinFET栅极介电层制作流程中引入氮化硅层，以减少传统栅氧制作过程中对鳍基底硅的消耗，保证了鳍线宽稳定的同时等效介电常数也有所增加，另外沉积氮化硅的方法为原子层沉积，保证了较好的阶梯覆盖性。形成的多层均匀的栅极介电层，可以提高FinFET IO区域器件电性稳定性和器件可靠性。

Description

FinFET氧化栅制备方法和氧化栅结构
技术领域
本发明涉及集成电路领域，特别是涉及一种FinFET氧化栅制备方法。本发明还涉及一种FinFET氧化栅结构。
背景技术
FinFET全称Fin Field-Effect Transistor，即叫鳍式场效应晶体管，是一种新的互补式金氧半导体晶体管。FinFET命名根据晶体管的形状与鱼鳍的相似性。FinFET源自于传统标准的晶体管—场效应晶体管(Field-Effect Transistor，FET)，在FinFET的架构中，闸门成类似鱼鳍的叉状3D架构，可于电路的两侧控制电路的接通与断开。FinFET技术有增加晶体管密度和电气性能增加的优点，FinFET已经成为流行和成熟的先进CMOS技术。
N7 FinFET工艺流程中，Fin CD为7nm,IO区域gate-ox(thicker gate ox)如要用传统的ISSG OX；生长约35A厚度的oxide则需要shrink Fin CD为3.5nm,通用的N7 FinFETIO gate-ox制备方法是ISSG 15A+ALD OX20A(原子层沉积)+DPN(掺氮制程)。
DPN通常采用的AMAT最新的DPN3机型，对于Planar MOS,有比较好的掺氮均匀性，到FinFET制程上，由于gate-ox围绕在Fin上，此时DPN Process掺氮均匀性变得非常差，会发生过厚或薄低情况Fin top N dose high、Fin sidewall N dose low，参考图1所示，顶部过厚侧壁过薄，IO区域器件电性稳定性和器件可靠性变的非常具有挑战性。同时后续core区做IO gate-ox remove时也会压缩DGO-RM Certas制程窗口。
发明内容
在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明要解决的技术问题是提供一种能提高FinFET氧化栅掺氮均匀度的FinFET氧化栅制备方法。
本发明还提供了一种由所述FinFET氧化栅制备方法制作的FinFET氧化栅结构。
为解决上述技术问题，本发明提供的FinFET氧化栅制备方法，包括以下步骤:
S1,按现有制程形成FinFET氧化栅形貌，IO区域氧化栅预清洁；
S2，形成第一厚度a的第一氧化层；
S3，形成第二厚度b的第二氧化层；
S4，形成第三厚度c的氮化层；
S5，形成第五厚度e的第三氧化层同时消耗部分所述氮化层使其厚度变为第四厚度d；
S6，预填充假栅极非晶硅。
可选择的，进一步所述的FinFET氧化栅制备方法，c＝(d+e)；示例性的，a＝b＝c＝(d+e)。
可选择的，进一步所述的FinFET氧化栅制备方法，所述第一氧化层是ISSG氧化层。
可选择的，进一步所述的FinFET氧化栅制备方法，所述第二氧化层是ALD氧化层。
可选择的，进一步所述的FinFET氧化栅制备方法，所述氮化层是ALD氮化硅层。
可选择的，进一步所述的FinFET氧化栅制备方法，所述第三氧化层是ISSG氧化层。
可选择的，进一步所述的FinFET氧化栅制备方法，所述第一厚度a为15埃，所述第二厚度b为15埃，所述第三厚度c为15埃，所述第四厚度d为10埃，所述第五厚度e为5埃。
为解决上述技术问题，本发明提供一种上述任意一项所述FinFET氧化栅制备方法制作的FinFET氧化栅结构，预填充假栅极非晶下自内向外依次形成有第一厚度a的第一氧化层、第二厚度b的第二氧化层、第四厚度d的氮化层和第五厚度e的第三氧化层。
可选择的，进一步所述的FinFET氧化栅制备方法，c＝(d+e)，示例性的，a＝b＝c＝(d+e)。
可选择的，进一步所述的FinFET氧化栅制备方法，所述第一厚度a为15埃，所述第二厚度b为15埃，所述第三厚度c为15埃，所述第四厚度d为10埃，所述第五厚度e为5埃。
本发明在FinFET栅极介电层制作流程中引入氮化硅层，以减少传统栅氧制作过程中对鳍基底硅的消耗，保证了鳍线宽稳定的同时等效介电常数也有所增加，另外沉积氮化硅的方法为原子层沉积，保证了较好的阶梯覆盖性。形成的多层均匀的栅极介电层，可以提高FinFET IO区域器件电性稳定性和器件可靠性。
附图说明
本发明附图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，对说明书中的描述进行补充。然而，本发明附图是未按比例绘制的示意图，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，本发明附图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或属性的范围。下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明制备方法流程示意图。
图2是本发明中间结构示意图一。
图3是本发明中间结构示意图二。
图4是本发明中间结构示意图三。
图5是本发明中间结构示意图四。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。
应当理解的是，当元件被称作“连接”或“结合”到另一元件时，该元件可以直接连接或结合到另一元件，或者可以存在中间元件。不同的是，当元件被称作“直接连接”或“直接结合”到另一元件时，不存在中间元件。在全部附图中，相同的附图标记始终表示相同的元件。
第一实施例；
如图1所示，本发明提供一种FinFET氧化栅制备方法，包括以下步骤:
S1,按现有制程形成FinFET氧化栅形貌，IO区域氧化栅预清洁；
S2，形成第一厚度a的第一氧化层；
S3，形成第二厚度b的第二氧化层；
S4，形成第三厚度c的氮化层；
S5，形成第五厚度e的第三氧化层同时消耗部分所述氮化层使其厚度变为第四厚度d；
S6，预填充假栅极非晶硅。
此外，还应当理解的是，尽管在这里可以使用术语“第一”、“第二”等来描述不同的元件、参数、组件、区域、层和/或部分，但是这些元件、参数、组件、区域、层和/或部分不应当受这些术语的限制。这些术语仅是用来将一个元件、参数、组件、区域、层或部分与另一个元件、参数、组件、区域、层或部分区分开来。因此，在不脱离根据本发明的示例性实施例的教导的情况下，以下所讨论的第一元件、参数、组件、区域、层或部分也可以被称作第二元件、参数、组件、区域、层或部分。
第二实施例；
继续参考图1所示，本发明提供一种FinFET氧化栅制备方法，包括以下步骤:
S1,按现有制程形成FinFET氧化栅形貌，IO区域氧化栅预清洁；
S2，形成第一厚度a的第一氧化层；
S3，形成第二厚度b的第二氧化层；
S4，形成第三厚度c的氮化层；
S5，形成第五厚度e的第三氧化层同时消耗部分所述氮化层使其厚度变为第四厚度d；
S6，预填充假栅极非晶硅。
其中，c＝(d+e)，示例性的，a＝b＝c＝(d+e)，所述第一氧化层是ISSG氧化层，所述第二氧化层是ALD氧化层，所述氮化层是ALD氮化硅层，所述第三氧化层是ISSG氧化层。
这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
第三实施例；
继续参考图1所示，本发明提供一种FinFET氧化栅制备方法，包括以下步骤:
S1,按现有制程形成FinFET氧化栅形貌，IO区域氧化栅预清洁；
S2，参考图2所示，形成第一厚度a的第一氧化层；
S3，参考图3所示，形成第二厚度b的第二氧化层；
S4，参考图4、图5所示，形成第三厚度c的氮化层；S4，形成第三厚度c的氮化层；
S5，形成第五厚度e的第三氧化层同时消耗部分所述氮化层使其厚度变为第四厚度d；
S6，预填充假栅极非晶硅。
其中，c＝(d+e)，所述第一氧化层是ISSG氧化层，所述第二氧化层是ALD氧化层，所述氮化层是ALD氮化硅层，所述第三氧化层是ISSG氧化层；示例性的，a＝b＝c＝(d+e)，例如：所述第一厚度a为15埃，所述第二厚度b为15埃，所述第三厚度c为15埃，所述第四厚度d为10埃，所述第五厚度e为5埃。
第四实施例；
本发明提供一种利用第一实施例～第三实施例任意一项所述FinFET氧化栅制备方法制作的FinFET氧化栅结构，预填充假栅极非晶下自内向外依次形成有第一厚度a的第一氧化层、第二厚度b的第二氧化层、第四厚度d的氮化层和第五厚度e的第三氧化层；其中，c＝(d+e)，示例性的，a＝b＝c＝(d+e)。
除非另有定义，否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思，而不以理想的或过于正式的含义加以解释。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (9)

1.一种FinFET氧化栅制备方法，其特征在于，包括以下步骤:
S1, 按现有制程形成FinFET氧化栅形貌，IO区域氧化栅预清洁；
S2，形成第一厚度a的第一氧化层；
S3，形成第二厚度b的第二氧化层；
S4，形成第三厚度c的氮化层；
S5，形成第五厚度e的第三氧化层同时消耗部分所述氮化层使其厚度变为第四厚度d；
S6，预填充假栅极非晶硅。
2.如权利要求1所述的FinFET氧化栅制备方法，其特征在于:c=（d+e）。
3.如权利要求1所述的FinFET氧化栅制备方法，其特征在于:所述第一氧化层是ISSG氧化层。
4.如权利要求1所述的FinFET氧化栅制备方法，其特征在于:所述第二氧化层是ALD氧化层。
5.如权利要求1所述的FinFET氧化栅制备方法，其特征在于: 所述氮化层是ALD氮化硅层。
6.如权利要求1所述的FinFET氧化栅制备方法，其特征在于: 所述第三氧化层是ISSG氧化层。
7.如权利要求1所述的FinFET氧化栅制备方法，其特征在于: 所述第一厚度a为15埃，所述第二厚度b为15埃，所述第三厚度c为15埃，所述第四厚度d为10埃，所述第五厚度e为5埃。
8.一种利用权利要求1-7任意一项所述FinFET氧化栅制备方法制作的FinFET氧化栅结构，其特征在于:
预填充假栅极非晶硅下自内向外依次形成有第一厚度a的第一氧化层、第二厚度b的第二氧化层、第四厚度d的氮化层和第五厚度e的第三氧化层。
9.如权利要求8所述的FinFET氧化栅结构，其特征在于:c=（d+e）。
CN202110568338.7A 2021-05-25 2021-05-25 FinFET氧化栅制备方法和氧化栅结构 Pending CN113571417A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110568338.7A CN113571417A (zh) 2021-05-25 2021-05-25 FinFET氧化栅制备方法和氧化栅结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110568338.7A CN113571417A (zh) 2021-05-25 2021-05-25 FinFET氧化栅制备方法和氧化栅结构

Publications (1)

Publication Number Publication Date
CN113571417A true CN113571417A (zh) 2021-10-29

Family

ID=78161556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110568338.7A Pending CN113571417A (zh) 2021-05-25 2021-05-25 FinFET氧化栅制备方法和氧化栅结构

Country Status (1)

Country Link
CN (1) CN113571417A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826365A (zh) * 2015-01-08 2016-08-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN106409885A (zh) * 2015-07-30 2017-02-15 台湾积体电路制造股份有限公司 Finfet栅极氧化物的形成方法
KR20170043683A (ko) * 2015-10-13 2017-04-24 에스케이하이닉스 주식회사 반도체장치 제조 방법
US10153210B1 (en) * 2017-06-09 2018-12-11 United Microelectronics Corp. Semiconductor device and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826365A (zh) * 2015-01-08 2016-08-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN106409885A (zh) * 2015-07-30 2017-02-15 台湾积体电路制造股份有限公司 Finfet栅极氧化物的形成方法
KR20170043683A (ko) * 2015-10-13 2017-04-24 에스케이하이닉스 주식회사 반도체장치 제조 방법
US10153210B1 (en) * 2017-06-09 2018-12-11 United Microelectronics Corp. Semiconductor device and method for fabricating the same

Similar Documents

Publication Publication Date Title
US9721952B2 (en) Semiconductor devices having gate patterns in trenches with widened openings
US9012286B2 (en) Methods of forming FinFET semiconductor devices so as to tune the threshold voltage of such devices
US10319858B2 (en) Semiconductor devices having lower and upper fins and method for fabricating the same
CN101421850A (zh) 多介质finfet结构和方法
CN106409909A (zh) 制造集成电路器件的方法
US9318575B2 (en) Semiconductor device and method for fabricating the same
US6563160B2 (en) High dielectric constant materials forming components of DRAM such as deep-trench capacitors and gate dielectric (insulators) for support circuits
DE112011106052T5 (de) Verfahren zur Integration von dielektrischen Multigate-Transistoren in einen Tri-Gate-Prozess (FINFET)
US7759238B2 (en) Method for fabricating semiconductor device capable of adjusting the thickness of gate oxide layer
US20190355832A1 (en) Ic product comprising an insulating gate separation structure positioned between end surfaces of adjacent gate structures
US20130082333A1 (en) Multi-gate field-effect transistors with variable fin heights
WO2014051762A1 (en) Trench confined epitaxially grown device layer(s)
US8580634B1 (en) Methods of forming 3-D semiconductor devices with a nanowire gate structure wherein the nanowire gate structure is formed prior to source/drain formation
US20110079828A1 (en) Metal gate fet having reduced threshold voltage roll-off
US11282930B2 (en) Contact architecture for capacitance reduction and satisfactory contact resistance
US20110291192A1 (en) Increasing body dopant uniformity in multi-gate transistor devices
CN100511704C (zh) 半导体衬底、半导体装置和其制造方法
CN110310926B (zh) 解决sram单元器件金属硅化物缺陷形成的方法
KR20160061976A (ko) 최대화된 컴플라이언스 및 자유 표면 완화를 갖는 Ge 및 III-V족 채널 반도체 소자들
CN113571417A (zh) FinFET氧化栅制备方法和氧化栅结构
CN103531540B (zh) 半导体器件制造方法
US8836037B2 (en) Structure and method to form input/output devices
US11211474B2 (en) Gate oxide for nanosheet transistor devices
US7811892B2 (en) Multi-step annealing process
CN107369648B (zh) 一种双栅氧化层制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination