CN113553028B - 基于概率比特电路的问题求解优化方法及系统 - Google Patents

基于概率比特电路的问题求解优化方法及系统 Download PDF

Info

Publication number
CN113553028B
CN113553028B CN202110821974.6A CN202110821974A CN113553028B CN 113553028 B CN113553028 B CN 113553028B CN 202110821974 A CN202110821974 A CN 202110821974A CN 113553028 B CN113553028 B CN 113553028B
Authority
CN
China
Prior art keywords
probability
probability bit
column
bit
hamiltonian
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110821974.6A
Other languages
English (en)
Other versions
CN113553028A (zh
Inventor
王开友
兰修凯
李予才
曹易
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN202110821974.6A priority Critical patent/CN113553028B/zh
Publication of CN113553028A publication Critical patent/CN113553028A/zh
Priority to US17/812,583 priority patent/US20230024744A1/en
Application granted granted Critical
Publication of CN113553028B publication Critical patent/CN113553028B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00—Computing arrangements based on specific mathematical models
    • G06N7/01—Probabilistic graphical models, e.g. probabilistic networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00—Computing arrangements based on specific mathematical models
    • G06N7/02—Computing arrangements based on specific mathematical models using fuzzy logic
    • G06N7/023—Learning or tuning the parameters of a fuzzy system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • Evolutionary Computation (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Probability & Statistics with Applications (AREA)
  • Automation & Control Theory (AREA)
  • Fuzzy Systems (AREA)
  • Computing Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Biology (AREA)
  • Operations Research (AREA)
  • Databases & Information Systems (AREA)
  • Hall/Mr Elements (AREA)
  • Error Detection And Correction (AREA)

Abstract

本公开提供了一种基于概率比特电路的问题求解优化方法及系统。其中，该方法包括：对目标求解问题进行建模转换以获取对应的哈密顿量关系；根据哈密顿量关系，获取概率比特电路的列哈密顿量；以及基于对概率比特电路的行翻转操作，对列哈密顿量进行并行退火迭代处理，以获得更新概率比特组态，实现问题求解优化。因此，相对于现有技术中传统数字计算机的问题求解，本公开实施例的方法通过基于概率比特电路的翻转操作，实现并行概率退火处理的大规模运行，从而实现对问题求解过程的优化，使得问题求解更为精确、快速且问题求解的适用范围更广。

Description

基于概率比特电路的问题求解优化方法及系统
技术领域
本公开涉及概率计算技术领域，具体涉及一种基于概率比特电路的问题求解优化方法及系统。
背景技术
在现有技术中，传统数字计算机可以利用确定性算法产生的伪随机数实现对于搜索、优化、采样等问题的求解。然而，伪随机数由于具有周期性、相干性以及生成的大量数字分布不均匀等缺陷，导致传统数字计算机对搜索、优化、采样等问题的求解精度受到严重影响，使得精准问题求解难以实现。为此，需要提供作为实现上述问题精确求解的有效解决方案。
发明内容
(一)要解决的技术问题
为解决现有技术中利用传统数字计算机难以实现精确问题求解的技术问题，本公开提供了一种基于概率比特电路的问题求解优化方法及系统，以期实现对问题求解的优化，达到更为精确地问题求解的效果。
(二)技术方案
本公开的一方面提供了一种基于概率比特电路的问题求解优化方法，其中，包括：对目标求解问题进行建模转换以获取对应的哈密顿量关系；根据哈密顿量关系，获取概率比特电路的列哈密顿量；以及基于对概率比特电路的行翻转操作，对列哈密顿量进行并行退火迭代处理，以获得更新概率比特组态，实现问题求解优化。
根据本公开的实施例，在根据哈密顿量关系，获取概率比特电路的列哈密顿量中，包括：将哈密顿量关系应用到概率比特电路的多个概率比特单元列中，其中列哈密顿量为哈密顿量关系的并行退火迭代分支。
根据本公开的实施例，在对目标求解问题进行建模转换以获取对应的哈密顿量关系中，包括：通过建模转换将目标求解问题转换为目标数学问题；将目标数学问题的节点映射到概率比特电路的概率比特单元列，根据预设哈密顿量关系和概率比特单元列的组态确定列哈密顿量；根据哈密顿量关系确定概率比特单元列中概率比特单元之间的相互依赖关系。
根据本公开的实施例，在基于对概率比特电路的行翻转操作，对列哈密顿量进行并行退火迭代处理，以获得更新概率比特组态中，包括：在退火迭代开始前，基于对概率比特电路的行翻转操作对概率比特电路的阵列初始化，以读取初始概率比特单元状态；在并行的多列哈密顿量中确定量值最小的列哈密顿量对应的组态；针对组态执行概率比特电路的并行退火迭代处理。
根据本公开的实施例，在基于对概率比特电路的翻转操作对概率比特电路的阵列初始化中，包括：对概率比特电路的阵列进行50％概率的翻转操作，其中，概率比特电路的阵列为基于自旋轨道矩器件的概率比特单元阵列。
根据本公开的实施例，在针对组态执行概率比特电路的并行退火迭代处理中，包括：根据量值最小的列哈密顿量对应的组态和概率比特单元列之间的相互依赖关系，确定组态对应的行写入概率；基于概率电路的行翻转操作，根据行写入概率对概率比特电路的概率比特单元行依次执行写入操作，以迭代对应概率比特单元列的组态。
根据本公开的实施例，该方法还包括：读取并行退火迭代处理中每次迭代后的概率比特电路阵列中的更新概率比特单元状态；根据更新概率比特单元状态确定更新列哈密顿量。
根据本公开的实施例，在对列哈密顿量进行并行退火迭代处理，以确定概率比特组态中，包括：当更新列哈密顿量的最小量值为固定值或波动值时，确定更新列哈密顿量对应的概率比特组态；当更新列哈密顿量的最小量值为非固定值或非波动值时，对更新列哈密顿量进行并行退火迭代处理。
本公开的另一方面提供了一种基于概率比特电路的问题求解优化系统，应用于实现上述的方法，其中，包括概率比特电路、多路复用器、模数转换器、处理器、数模转换器以及多路分配器，概率比特电路用于进行并行概率运算；多路复用器用于输出从概率比特电路读取的多个信号；模数转换器用于将多路复用器输出的多个信号转换为数字信号；处理器用于对模数转换器转换的数字信号进行处理以确定列哈密顿量，以及用于确定列哈密顿量对应的行概率比特的翻转概率值；数模转换器用于将处理器获取的翻转概率值转换为模拟信号；多路分配器用于跟进数模转换器转换的模拟信号进行概率比特的读写操作。
根据本公开的实施例，概率比特电路包括多个概率比特单元和多条控制线，多个概率比特单元中每个概率比特单元包括：自旋轨道矩磁隧道结，用于在多条控制线被施加不同电压时，实现磁化翻转。
(三)有益效果
本公开的一方面提供了一种基于概率比特电路的问题求解优化方法及系统。其中，该方法包括：对目标求解问题进行建模转换以获取对应的哈密顿量关系；根据哈密顿量关系，获取概率比特电路的列哈密顿量；以及基于对概率比特电路的行翻转操作，对列哈密顿量进行并行退火迭代处理，以获得更新概率比特组态，实现问题求解优化。因此，相对于现有技术中传统数字计算机的问题求解，本公开实施例的方法通过基于概率比特电路的翻转操作，实现并行概率退火处理的大规模运行，从而实现对问题求解过程的优化，使得问题求解更为精确、快速且问题求解的适用范围更广。
附图说明
图1示意性示出了根据本公开实施例的基于概率比特电路的问题求解优化方法的一流程图；
图2示意性示出了根据本公开实施例的基于概率比特电路的问题求解优化方法的一应用流程图；
图3示意性示出了根据本公开实施例的概率比特电路的组成图；
图4示意性示出了根据本公开实施例的概率比特单元的组成图；
图5示意性示出了根据本公开实施例的基于概率比特电路的问题求解优化系统的组成图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。
还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。
并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序或是制造方法上的顺序，这些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把他们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把他们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的代替特征来代替。并且，在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。
类似地，应当理解，为了精简本公开并帮助理解各个公开方面的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。
为解决现有技术中利用传统数字计算机难以实现精确问题求解的技术问题，本公开提供了一种基于概率比特电路的问题求解优化方法及系统，以期实现对问题求解的优化，达到更为精确地问题求解的效果。
本公开的一方面提供了一种基于概率比特电路的问题求解优化方法，其中，包括步骤S101-步骤S103。
在步骤S101中，对目标求解问题进行建模转换以获取对应的哈密顿量关系；
在步骤S102中，根据哈密顿量关系，获取概率比特电路的列哈密顿量；以及
在步骤S103中，基于对概率比特电路的行翻转操作，对列哈密顿量进行并行退火迭代处理，以获得更新概率比特组态，实现问题求解优化。
在本公开的实施例中，目标求解问题可以是组合优化问题或者反向计算问题等需要进行快速求解的实际问题，其中组合优化问题包括旅行商问题、最大割/最小割问题、图着色问题、背包问题、顶点覆盖问题、最小生成树等问题，反向计算问题包括整数因式分解、布尔可满足问题、可逆逻辑等问题。
为使得上述的目标求解问题转换为处理器可以处理操作的数学问题，对上述的目标求解问题执行建模转换操作，从而根据该目标求解问题对应数学问题确定哈密顿量关系。其中，哈密顿量关系为上述数学问题的节点状态与概率比特电路的阵列的哈密顿量的对应关系。
根据上述哈密顿量关系，可以基于概率比特电路的翻转操作所体现的概率性翻转特性，对列哈密顿量进行退火迭代处理。
其中，该概率比特电路是基于自旋微纳器件的器件单元(即概率比特单元)实现的概率比特单元阵列所形成的电路。自旋微纳器件是利用器件内在磁性翻转的随机性产生真随机数，没有伪随机数的上述周期性、相干性以及生成的大量数字分布不均匀等缺陷。其中，自旋轨道矩(Spin-orbit Torque，简称SOT)器件作为典型的自旋微纳器件之一，具有速度快、功耗低、耐久度高、稳定性好等优势，其确定性磁翻转可以用于实现逻辑存储功能。但是，目前尚没有存在任何SOT器件在概率计算技术领域中的对其概率性翻转特性的应用。此外，传统数字计算机的随机存储器是以电荷或电流对数据实现存储，在断电后数据会丢失；而自旋微纳器件利用磁性存储数据，具有非易失性。
对根据上述概率比特电路所确定的列单元的列哈密顿量进行并行退火迭代，可以获取更新的该概率比特电路所对应概率比特组态。其中，该概率比特组态即上述目标求解问题的最终求解。利用概率比特电路的并行退火迭代可以不断减小哈密顿量，从而可以得到或接近问题的最优解，使得整个问题求解过程更加快速有效。
因此，相对于现有技术中传统数字计算机的问题求解，本公开实施例的方法通过基于概率比特电路的翻转操作，实现并行概率退火处理的大规模运行，从而实现对问题求解过程的优化，使得问题求解更为精确、快速且问题求解的适用范围更广。
如图1所示，根据本公开的实施例，在步骤S101对目标求解问题进行建模转换以获取对应的哈密顿量关系中，包括：
通过建模转换将目标求解问题转换为目标数学问题；
将目标数学问题的节点映射到概率比特电路的概率比特单元列，根据预设哈密顿量关系和概率比特单元列的组态确定列哈密顿量；
根据哈密顿量关系确定概率比特单元列中概率比特单元之间的相互依赖关系。
如图2所示，在步骤S201中，在运行退火算法前，先将实际问题(即目标求解问题)进行建模转换为数学问题(即目标数学问题)。
之后，根据预设的与目标数学问题对应节点x1，x2，...，xM相关的哈密顿量关系式H(x1，x2，...，xM)，将该节点映射到概率比特电路的阵列中每一列概率比特单元(即p-bit单元，如m1j，m2j，...，mMj，j＝1，2，..，N)中，每列p-bit单元(即概率比特单元列)的组态{m1j，m2j，...，mMj}代表问题的一组备选解，根据上述哈密顿量关系和概率比特单元列的组态确定列哈密顿量H(m1j，m2j，...，mMj)。
因此，通过将目标数学问题的节点映射到p-bit单元阵列之后，可以利用p-bit单元阵列对上述目标数学问题进行求解，被映射的p-bit单元的状态mi即为节点的状态xi，通过p-bit单元的写入可以更新目标数学问题的节点状态。
其中，不同的目标求解问题有着不同的哈密顿量关系式。比如，对于有M个顶点的最大割问题(Max-Cut)，需要M个节点一组映射到每列p-bit单元中：
其中，yi＝2xi-1，M个节点x1，x2，...，xM分别对应于每单元列的M个p-bit单元(或者x1对应阵列第一行m1j，x2对应阵列第二行m2j，以此类推)。
进一步地，对于有m个城市的旅行商问题(TSP)，需要m2＝M个节点一组映射到每列p-bit中：
其中，xvj代表M个节点，x11对应阵列第一行m1j，x12对应阵列第二行m2j，以此类推。
可见，以上公式(1)、(2)中出现的Wij和Wuv为权重矩阵的矩阵元，A和B为系数。
如图3和图4所示，概率比特电路中由多个基本单元排列组合并连接构成，每个基本单元为一个基本概率比特单元310，即p-bit单元。其中，概率比特单元310由3个晶体管①-③和1个自旋轨道矩磁隧道结SOT-MTJ构成。此外，该概率比特单元310的晶体管和自旋轨道矩磁隧道结SOT-MTJ通过多条平行或垂直的电路连线a-f实现连接，具体体现为：
连线a，与晶体管①的栅极连接，用于控制晶体管①的栅极电压输入；
连线b，与晶体管②的栅极连接，用于控制晶体管②的栅极电压输入；
连线c，分别连接晶体管①和晶体管②的源极，用于控制晶体管①和晶体管②的源极电压输入；
连线d，与晶体管③的栅极连接，用于控制晶体管③的栅极电压输入；
连线e，连接上述晶体管③和自旋轨道矩磁隧道结SOT-MTJ的接地端，实现器件接地；
连线f，与晶体管③的源极连接，用于控制晶体管③的源极电压输入。
其中，在实体结构中，连线a-e可以相互平行，连线f可以与连线a-e中任一连线均垂直。
此外，自旋轨道矩磁隧道结SOT-MTJ包括至少一个输入端和至少一个接地端，对每个输入端施加电压脉冲，可以调节图形化电极的电流密度梯度，电流密度梯度用于确定自旋轨道矩磁隧道结SOT-MTJ的磁化翻转概率。
在本公开实施例中的自旋轨道矩磁隧道结SOT-MTJ中，包括参考层和自由层，其中，参考层和自由层分别各自包含至少一层铁磁层，该铁磁层的材料可以是Co、CoFeB等铁磁体材料中至少之一。参考层和自由层之间还包括绝缘层，绝缘层的材料可以是MgO、Al2O3、BN等绝缘体材料中至少之一。其中，参考层位于器件结构顶层。顶层的参考层的磁化方向利用人工反铁磁结构或者反铁磁层的交换偏置作用固定，而底层的铁磁层为自由层，自由层的磁化方向可以被底层重金属层的电流调控。其中，该重金属层为本公开实施例的自旋轨道矩器件中的图形化电极，设置于器件的自由层表面上。
在本公开实施例中，磁化方向翻转概率指的是一个统计结果，例如，当自旋轨道矩磁隧道结SOT-MTJ的至少两个输入端的输入电压VA＝10V、VB＝5V时，对单个隧道结施加同步脉冲达100000次，则该隧道结中大约有50000次翻转为状态“1”。类似地，当电压VA＝10V，VB＝5V时，如果对100000个相同的自旋轨道矩磁隧道结SOT-MTJ各施加一次同步脉冲，则大约50000个自旋轨道矩磁隧道结SOT-MTJ的状态为“1”。其中，VA和VB可以理解为上述自旋轨道矩磁隧道结SOT-MTJ的输入端的输入电压脉冲。
因此，当对本公开实施例的概率比特单元进行操控时，打开晶体管①和晶体管②，使输入端的电流能进入概率比特单元中。由于底层电极(即自旋轨道矩磁隧道结SOT-MTJ)为Y形结构，改变晶体管①和晶体管②的相对电流输入大小，可以调节中心处的电流密度梯度大小，进而控制自由层磁化翻转的概率。比如晶体管①输入电流I1＝5mA，晶体管②输入电流I2＝1-10mA，中心处左右两边的电流密度出现差异，且电流密度梯度满足读取时，打开晶体管③，当两个磁性层磁化方向相同，隧道结为低阻态，代表“0”，而当两个磁性层的磁化方向相反时，隧道结为高阻态，代表“1”。
因此，基于本公开的上述自旋轨道矩磁隧道结SOT-MTJ，通过控制隧道结面内电流密度梯度可以实现概率比特的调节，为概率计算提供了高速、低功耗、体积小、非易失性的可控方案。
如图3和图4所示，M×N个由面内电流密度梯度调控的自旋轨道矩概率比特单元310被组成单元阵列并连接成上述的概率比特电路。此电路的特征包括：
(1)由于每行p-bit单元310(mi1，mi2，...，miN，i＝1，2，...，M)的晶体管①和晶体管②以及接地端通过电路平行相连，因此每行p-bit单元310的写入电信号相同，即每行p-bit单元310会同时被写入，且写入概率相同；
(2)不同p-bit单元310的晶体管③的栅极之间用电路平行连接，而源极垂直连接，因此可以控制p-bit单元310的单独读取(因为晶体管必须栅极和源极同时通电时才能打开，假设需要读取p-bit单元mij，只需第i行和第j列的相应电路通电，其他电路不通电，这时只有mij的晶体管③栅极和源极间有偏压，是打开的)。
如图1所示，根据本公开的实施例，在步骤S102根据哈密顿量关系，获取概率比特电路的列哈密顿量中，包括：
将哈密顿量关系应用到概率比特电路的多个概率比特单元列中，其中列哈密顿量为哈密顿量关系的并行退火迭代分支。
在如图3所示的一个M×N的p-bit单元阵列中，每列p-bit单元(m1j，m2j，...，mMj，j＝1，2，..，N)的组态{m1j，m2j，...，mMj}代表了问题的一个解，由于每行的p-bit写入概率相同，同一次迭代后的N列结果可以视为此次迭代的N次平行计算。因此，相对于以往的方法中每次迭代时只有一次平行计算，本公开实施例中的上述问题求解优化方法可以利用电路实现一次迭代中的N次并行计算，实现最高N倍的收敛加速，使得整个问题求解过程更快。
根据本公开的实施例，在步骤S103基于对概率比特电路的行翻转操作，对多列哈密顿量进行并行退火迭代处理，以获得更新概率比特组态，实现问题求解优化中，包括：
在退火迭代开始前，基于对概率比特电路的翻转操作对概率比特电路的阵列初始化，以读取概率比特单元状态；
在并行的列哈密顿量中确定量值最小的列哈密顿量对应的组态；
针对组态执行概率比特电路的并行退火迭代处理。
根据本公开的实施例，在基于对概率比特电路的翻转操作对概率比特电路的阵列初始化中，包括：对概率比特电路的阵列进行50％概率的翻转操作，其中，概率比特电路的阵列为基于自旋轨道矩器件的概率比特单元阵列。
如图2所示，在步骤S202中，概率比特电路为基于上述自旋轨道矩器件的概率比特单元所构成的阵列，在进行概率比特电路的退火迭代处理过程之前，需要对整个概率比特电路进行阵列初始化，以提高退火算法的求解精度。
对概率比特单元接着整个M×N的阵列都进行50％概率的翻转操作使阵列初始化，并读取阵列中每个p-bit单元此时的状态(即初始概率比特单元状态)。阵列初始化之后，依据前述的哈密顿量关系，通过读取的概率比特单元状态，可以确定该概率比特电路中每列p-bit单元所对应的哈密顿量(即列哈密顿量)。
如前述所言，在步骤S202中，读取上述概率比特单元电路的阵列中全部p-bit单元的概率比特单元状态，分别获取每一列的p-bit单元组态对应的哈密顿量Hj(m1j，m2j，...，mMi)，即列哈密顿量。
如图2所示，在步骤S203-S205中，基于上述的列哈密顿量Hj(m1j，m2j，...，mMj)，可以筛选其中列哈密顿量值最小的一列的概率比特单元列的组态(比如第a列m1a，m2a，...，mMa)执行退火算法，开始迭代处理。
其中，在如图3所示的一个M×N的p-bit单元阵列中，每列p-bit单元(m1j，m2j，...，mMj，j＝1，2，...，N)的组态{m1j，m2j，...，mMj}代表了问题的一个解，由于每行的p-bit写入概率相同，同一次迭代后的N列结果可以视为此次迭代的N次平行计算。
因此，相对于以往的方法中每次迭代时只有一次平行计算，本公开实施例中的上述问题求解优化方法可以利用电路实现一次迭代中的N次并行计算，实现最高N倍的收敛加速，使得整个问题求解过程更快。
根据本公开的实施例，在针对组态执行概率比特电路的并行退火迭代处理中，包括：
根据量值最小的列哈密顿量对应的组态和概率比特单元列之间的相互依赖关系，确定组态对应的行写入概率；
基于概率电路的行翻转操作，根据行写入概率对概率比特电路的概率比特单元行依次执行写入操作，以迭代对应概率比特单元列的组态。
如图2所示，在步骤S203-S205中，选取概率比特电路的阵列中的若干行，利用第a列p-bit单元的组态{m1a，m2a，...，mMa}计算哈密顿量的偏导数从而得到对应的p-bit单元间的依赖关系Iia＝-I0θia，其中I0＞0为依赖关系强度系数。
根据上述依赖关系，可以得到每行p-bit单元的写入概率Pi∝Iia，即行写入概率。
根据计算得到的行写入概率，依次对每行p-bit单元进行写入操作，具体的写入顺序不限。其中，由于异步更新的限制，同时写入的单元行数少于M行。此外，在行写入操作过程中，每次写入后需要立即读取第a列p-bit单元的组态{m1a’，m2a’，...，mMa’}，并重新确定其他未更新行p-bit单元的写入概率直到M行全部写入一次。此时，一次迭代结束。
在本公开的实施例中，同步更新指的是M行可以同时写入，异步更新即M行p-bit至少分两次写入，每次写入的行数随机、顺序随机，但是第二次更新的概率要利用第一次更新后的p-bit单元状态进行获取。例如每次迭代进行两次异步更新，第一次写入随机的行，写入概率利用上一次迭代中哈密顿量最小一列的列单元组态计算/>第二次写入剩下的/>行，写入概率利用同一列当前的组态计算/>
根据本公开的实施例，该方法还包括：
读取并行退火迭代处理中每次迭代后的概率比特电路阵列中的更新概率比特单元状态；
根据更新概率比特单元状态确定更新列哈密顿量。
如图2所示，在步骤S203-S205中，如前述所言，在每次退火迭代完成之后，读取前述该退火迭代处理过程中迭代处理之后的概率比特电路阵列的概率比特单元状态，将该概率比特单元状态作为更新概率比特单元状态，即新的组态。如前述步骤S102的类似操作，根据该更新概率比特单元状态获得对应每列的概率比特单元的新的列哈密顿量，即更新列哈密顿量。最后，根据该更新列哈密顿量，判断是否继续进行下一次的迭代过程，或者直接输出上述更新列哈密顿量对应的概率比特组态作为求解结果。
如图1所示，根据本公开的实施例，在步骤S103对列哈密顿量进行并行退火迭代处理，以确定概率比特组态中，包括：
当更新列哈密顿量的最小量值为固定值或波动值时，确定更新列哈密顿量对应的概率比特组态；
当更新列哈密顿量的最小量值为非固定值或非波动值时，对更新列哈密顿量进行并行退火迭代处理。
如图2所示，在步骤S205中，多次迭代后的更新列哈密顿量的最小量值若为固定值或波动值，则说明该更新列哈密顿量对应概率比特组态为满意的优化结果。相反，说明该更新列哈密顿量对应概率比特组态为不满意的优化结果。其中，判断是否达到满意的优化结果，需要判断经过至少一次退火迭代处理之后获取的量值最小的更新列哈密顿量是否达到最低值不变(即固定值)或者在小范围内波动(即波动值)。
当优化结果为满意时，则说明更新列哈密顿量对应的概率比特组态属于本公开实施例的问题求解优化方法所需要的求解结果。否则，则需要给予该更新列哈密顿量重新进行步骤S203，继续循环进行退火迭代过程，直至达到满意的优化结果。
此外，求解结束后，最佳结果(即哈密顿量最低的结果)可能不是出现在最后一次迭代中，比如100次迭代，哈密顿量最低的结果可能在第98次时出现。
如图2所示，在步骤S206中，在优化结果满意的情况下，结束并记录本次求解过程中历史最低的列哈密顿量对应的概率比特组态，此组态即为该优化方法求解问题的最终结果。
因此，本公开实施例的上述基于概率比特电路的问题求解优化方法，基于自旋轨道矩器件的概率翻转特性，重新设计了可以运行大规模并行概率退火算法的全电控自旋轨道矩概率比特电路，能够实现至多N倍的哈密顿量收敛速度，求解过程更快。相对于现有技术中因退火算法的随机性，有时需要多次求解才能得到问题的最优化结果的情况，本公开实施例的上述方法利用大规模并行概率退火电路可以实现N次并行求解，因此，可以增加求解出最优化结果的几率，求解结果更加准确有效。
此外，本公开实施例的上述方法可应用于快速求解旅行商问题、最大割/最小割问题、图着色问题、背包问题、顶点覆盖问题、最小生成树等组合优化问题，以及应用于快速求解整数因式分解、布尔可满足问题、可逆逻辑等反向计算问题，即适用求解的目标求解问题更加广泛，具有极高的商业和科研应用价值。
本公开的另一方面提供了一种基于概率比特电路的问题求解优化系统500，应用于实现上述的方法，其中，包括概率比特电路300、多路复用器MUX、模数转换器ADC、处理器510、数模转换器DAC以及多路分配器DEMUX。概率比特电路300用于进行并行概率运算；多路复用器MUX用于输出从概率比特电路读取的多个信号；模数转换器ADC用于将多路复用器输出的多个信号转换为数字信号；处理器510用于对模数转换器转换的数字信号进行处理以确定列哈密顿量，以及用于确定列哈密顿量对应的行概率比特的翻转概率值；数模转换器DAC用于将处理器获取的翻转概率值转换为模拟信号；多路分配器DEMUX用于跟进数模转换器转换的模拟信号进行概率比特的渎写操作。
根据本公开的实施例，概率比特电路300包括多个概率比特单元和多条控制线，多个概率比特单元中每个概率比特单元包括自旋轨道矩磁隧道结，于在多条控制线被施加不同电信号时，实现概率可控的磁化翻转。
可见，本公开实施例的上述基于概率比特电路的问题求解优化系统500可以实现运行大规模并行退火算法。其中概率比特电路300用来进行概率运算；从概率比特电路300中读取的多个信号，由多路复用器MUX选择控制某些信号输出；模数转换器ADC将多路复用器MUX输出的模拟信号转换为数字信号；处理器510利用概率比特电路300中的读取信号计算哈密顿量，并且选择每次迭代中最小的列哈密顿量用以计算翻转概率；数模转换器DAC将处理器510计算出的概率值由数字信号转换为模拟信号；最后多路分配器DEMUX把输入信号送达到概率比特电路300的指定端，控制概率比特的读和写。
具体地，上述本公开实施例的上述基于概率比特电路的问题求解优化系统500所实现的问题求解优化过程可以参照上述方法的介绍，在此不作赘述。此外，关于该问题求解优化系统中的概率比特电路300的具体结构组成、作用等技术细节已在前文作详细公开，此处也不作赘述。
至此，已经结合附图对本公开实施例进行了详细描述。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种基于概率比特电路的问题求解优化方法，其中，包括：
对目标求解问题进行建模转换以获取对应的哈密顿量关系，包括：通过建模转换将所述目标求解问题转换为目标数学问题；将所述目标数学问题的节点映射到所述概率比特电路的概率比特单元列，根据预设哈密顿量关系和所述概率比特单元列的组态确定列哈密顿量；根据所述哈密顿量关系确定所述概率比特单元列中所述概率比特单元之间的相互依赖关系；
根据所述哈密顿量关系，获取所述概率比特电路的列哈密顿量；以及
基于对所述概率比特电路的行翻转操作，对所述列哈密顿量进行并行退火迭代处理，以获得更新概率比特组态，实现所述问题求解优化，包括：在退火迭代开始前，基于对所述概率比特电路的行翻转操作对所述概率比特电路的阵列初始化，以读取初始概率比特单元状态；在并行的列哈密顿量中确定量值最小的列哈密顿量对应的组态；针对所述组态执行所述概率比特电路的并行退火迭代处理；
其中，在所述针对所述组态执行所述概率比特电路的并行退火迭代处理中，包括：根据所述量值最小的列哈密顿量对应的组态和所述概率比特单元列之间的相互依赖关系，确定所述组态对应的行写入概率；基于所述概率电路的行翻转操作，根据所述行写入概率对所述概率比特电路的概率比特单元行依次执行写入操作，以迭代对应概率比特单元列的组态。
2.根据权利要求1所述的方法，其中，在所述根据所述哈密顿量关系，获取所述概率比特电路的列哈密顿量中，包括：
将所述哈密顿量关系应用到所述概率比特电路的多个概率比特单元列中，其中所述列哈密顿量为所述哈密顿量关系的并行退火迭代分支。
3.根据权利要求1所述的方法，其中，在所述基于对所述概率比特电路的翻转操作对所述概率比特电路的阵列初始化中，包括：
对所述概率比特电路的阵列进行50％概率的翻转操作，其中，所述概率比特电路的阵列为基于自旋轨道矩器件的概率比特单元阵列。
4.根据权利要求1所述的方法，其中，还包括：读取所述并行退火迭代处理中每次迭代后的所述概率比特电路阵列中的更新概率比特单元状态；
根据所述更新概率比特单元状态确定更新列哈密顿量。
5.根据权利要求4所述的方法，其中，在所述对所述列哈密顿量进行并行退火迭代处理，以确定概率比特组态中，包括：
当所述更新列哈密顿量的最小量值为固定值或波动值时，确定所述更新列哈密顿量对应的概率比特组态；
当所述更新列哈密顿量的最小量值为非固定值或非波动值时，对所述更新列哈密顿量进行并行退火迭代处理。
6.一种基于概率比特电路的问题求解优化系统，应用于实现权利要求1-5中任一项所述的方法，其中，包括：
概率比特电路，用于进行并行概率运算；
多路复用器，用于输出从所述概率比特电路读取的多个信号；
模数转换器，用于将所述多路复用器输出的多个信号转换为数字信号；
处理器，用于对所述模数转换器转换的数字信号进行处理以确定列哈密顿量，以及用于确定所述列哈密顿量对应的行概率比特的翻转概率值；
数模转换器，用于将所述处理器获取的翻转概率值转换为模拟信号；
多路分配器，用于跟进所述数模转换器转换的模拟信号进行概率比特的读写操作。
7.根据权利要求6所述的系统，其中，所述概率比特电路包括多个概率比特单元和多条控制线，所述多个概率比特单元中每个概率比特单元包括：
自旋轨道矩磁隧道结，用于在所述多条控制线被施加不同电压时，实现磁化翻转。
CN202110821974.6A 2021-07-20 2021-07-20 基于概率比特电路的问题求解优化方法及系统 Active CN113553028B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110821974.6A CN113553028B (zh) 2021-07-20 2021-07-20 基于概率比特电路的问题求解优化方法及系统
US17/812,583 US20230024744A1 (en) 2021-07-20 2022-07-14 Method and system for optimizing problem-solving based on probabilistic bit circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110821974.6A CN113553028B (zh) 2021-07-20 2021-07-20 基于概率比特电路的问题求解优化方法及系统

Publications (2)

Publication Number Publication Date
CN113553028A CN113553028A (zh) 2021-10-26
CN113553028B true CN113553028B (zh) 2024-03-12

Family

ID=78103648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110821974.6A Active CN113553028B (zh) 2021-07-20 2021-07-20 基于概率比特电路的问题求解优化方法及系统

Country Status (2)

Country Link
US (1) US20230024744A1 (zh)
CN (1) CN113553028B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113889163B (zh) * 2021-12-07 2022-03-01 北京芯可鉴科技有限公司 翻转概率可控的随机磁隧道结器件及应用方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101473299A (zh) * 2006-04-20 2009-07-01 惠普开发有限公司 基于光的自鉴别量子随机数发生器
CN108734299A (zh) * 2017-04-19 2018-11-02 埃森哲环球解决方案有限公司 量子计算机器学习模块
WO2020151129A1 (zh) * 2019-01-25 2020-07-30 合肥本源量子计算科技有限责任公司 量子机器学习框架构建方法、装置、量子计算机及计算机存储介质
CN112182494A (zh) * 2020-09-27 2021-01-05 中国人民解放军战略支援部队信息工程大学 基于Grover量子计算搜索算法的整数分解优化方法及系统
CN112819170A (zh) * 2021-01-22 2021-05-18 北京百度网讯科技有限公司 控制脉冲生成方法、装置、系统、设备及存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101473299A (zh) * 2006-04-20 2009-07-01 惠普开发有限公司 基于光的自鉴别量子随机数发生器
CN108734299A (zh) * 2017-04-19 2018-11-02 埃森哲环球解决方案有限公司 量子计算机器学习模块
WO2020151129A1 (zh) * 2019-01-25 2020-07-30 合肥本源量子计算科技有限责任公司 量子机器学习框架构建方法、装置、量子计算机及计算机存储介质
CN112182494A (zh) * 2020-09-27 2021-01-05 中国人民解放军战略支援部队信息工程大学 基于Grover量子计算搜索算法的整数分解优化方法及系统
CN112819170A (zh) * 2021-01-22 2021-05-18 北京百度网讯科技有限公司 控制脉冲生成方法、装置、系统、设备及存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
新型超导量子比特及量子物理问题的研究;赵士平等;《物理学报》;20181130;第67卷(第22期);第158-173页 *

Also Published As

Publication number Publication date
US20230024744A1 (en) 2023-01-26
CN113553028A (zh) 2021-10-26

Similar Documents

Publication Publication Date Title
US20200311512A1 (en) Realization of binary neural networks in nand memory arrays
TWI757645B (zh) 用於記憶體內乘法及累加運算的電路及其方法
US11328204B2 (en) Realization of binary neural networks in NAND memory arrays
Umesh et al. A survey of spintronic architectures for processing-in-memory and neural networks
US11568200B2 (en) Accelerating sparse matrix multiplication in storage class memory-based convolutional neural network inference
Yin et al. Vesti: Energy-efficient in-memory computing accelerator for deep neural networks
US20170330617A1 (en) Resistive memory accelerator
US11151439B2 (en) Computing in-memory system and method based on skyrmion racetrack memory
US20200160158A1 (en) Neural Network Circuit
CN112181895B (zh) 可重构架构、加速器、电路部署和计算数据流方法
US20220108158A1 (en) Ultralow power inference engine with external magnetic field programming assistance
Samiee et al. Low-energy acceleration of binarized convolutional neural networks using a spin hall effect based logic-in-memory architecture
CN113553028B (zh) 基于概率比特电路的问题求解优化方法及系统
Zhao et al. NAND-SPIN-based processing-in-MRAM architecture for convolutional neural network acceleration
US20170168775A1 (en) Methods and Apparatuses for Performing Multiplication
Hong et al. In-memory annealing unit (IMAU): energy-efficient (2000 TOPS/W) combinatorial optimizer for solving travelling salesman problem
CN108154227B (zh) 一种使用模拟计算的神经网络芯片
US11556311B2 (en) Reconfigurable input precision in-memory computing
CN108154226A (zh) 一种使用模拟计算的神经网络芯片
TWI771014B (zh) 記憶體電路及其操作方法
Kim et al. An energy-efficient processing-in-memory architecture for long short term memory in spin orbit torque mram
Luo et al. SpinCIM: Spin orbit torque memory for ternary neural networks based on the computing-in-memory architecture
CN114627937A (zh) 基于非易失存储器件的存内计算电路和方法
Jung et al. MRAM In-memory computing macro for AI computing
Zhang et al. On-Device Continual Learning With STT-Assisted-SOT MRAM Based In-Memory Computing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant