CN113552603A - 一种基于导航接收机时钟链路的匹配及谐波抑制系统及方法 - Google Patents

Abstract

本发明涉及一种基于导航接收机时钟链路的匹配及谐波抑制系统及方法，包括TCXO、电平转换电路、组合滤波电路、clockbuffer时钟驱动电路、射频、ADC、信号处理端；通过TCXO输出削峰正弦波，通过电平转换电路进行电平转换，通过组合滤波电路进行滤波，通过调压电路将信号调整至LVCMOS电平，输出至clockbuffer时钟驱动电路，输出10路时钟信号，10路时钟信号分别通过组合滤波电路进行滤波衰减，8路时钟信号输出至射频，1路时钟信号输出至信号处理端，经过组合滤波电路，将同步时钟信号输出至采样ADC，完成时钟链路的处理。本发明提高了TCXO时钟输出信号的质量和减少本振信号的谐波。

Description

一种基于导航接收机时钟链路的匹配及谐波抑制系统及方法

技术领域

本发明涉及全球卫星导航系统接收机中时钟源的传输链路中时钟信号的阻抗匹配以及谐波抑制系统和方法，来提升接收机的捕获效果。

背景技术

当前全球卫星导航系统发展迅速，北斗三号全面组网成功，助力全球导航定位系统发展，目前全球卫星导航系统主要分为北斗(BDS)、GPS、伽利略、格洛纳斯在内的四大卫星导航系统。而目前高精度的卫星接收机板卡的定位精度和其时钟信号质量密切相关，板载高精度时钟主要有TCXO(温补晶振)、OCXO(恒温晶振)，OCXO虽然精度更高，但是体积较大，难以集成在基带板卡上，所以目前常用的为TCXO晶振。

目前射频和基带芯片的时钟输入要求基本为大于0.8Vpp，所以为了提高精度同时降低功耗，目前TCXO输出多为削峰正弦波(Clippedsin)，而削峰正弦波的输出则会增加输出的谐波分量，同时TCXO输出的占空比因为晶振厂商生产工艺和PCB设计干扰影响，占空比难以达到完美的50％，所以会产生偶次谐波，结合以上原因影响，TCXO输出的5次谐波内能量增加，会干扰到基带捕获效果，最终影响定位精度，而目前高精度定位接收机的时钟源缺乏对有效处理，时钟链路大多数都是通过10nF电容连接至时钟接收端。

发明内容

针对现有技术的不足，本发明提供了一种基于导航接收机时钟链路的匹配及谐波抑制系统及方法，来提升接收机的捕获效果。

本发明通过低相噪TCXO输出削峰正弦波，通过π型滤波电路、磁珠以及三端电容器组成的组合滤波电路进行滤波，然后通过调压电路，将信号调整至LVCMOS电平输出至时钟驱动clockbuffer芯片5PB1216和5PB1214，通过时钟驱动芯片输出10路时钟信号，然后通过组合滤波电路进行滤波衰减，其中8路输出至射频芯片MAX2771，1路输出至ZYNQXC7Z035，通过XC7Z035PLL倍频输出，经过组合滤波电路，将同步时钟信号输出至采样ADC AD9268，至此完成整个高精度导航接收机的时钟链路的处理。

术语解释：

1、LVCMOS电平，是一种常用的电平标准、是一种平方波，LVTTL也是点评标准的一种，由于LVTTL输出不能驱动CMOS输入，所以对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。

2、clockbuffer芯片，是一种时钟驱动芯片，5PB1216(14)是一个高性能的TCXO/LVCMOS时钟扇形缓冲区系列，每个输出都具有单独的OE引脚。CLKIN引脚可以接受平方波(LVCMOS)或剪切正弦波(如TCXO剪切正弦波输出)作为输入。有3种不同的风扇输出版本：1:3、1:4和1:6。5PB1216(14)具有业界领先的低抖动和极低的电流消耗。主要应用于射频和基带外围时钟分布电路。

本发明的技术方案为：

一种基于导航接收机时钟链路的匹配及谐波抑制系统，包括TCXO、电平转换电路、组合滤波电路、clockbuffer时钟驱动电路、射频、ADC、信号处理端；

通过TCXO输出削峰正弦波，削峰正弦波通过电平转换电路进行电平转换，并通过组合滤波电路进行滤波，再通过调压电路将信号调整至LVCMOS电平输出至clockbuffer时钟驱动电路，输出10路时钟信号，10路时钟信号分别通过组合滤波电路进行滤波衰减，输出的其中8路时钟信号输出至射频，1路时钟信号输出至信号处理端，从信号处理端倍频输出后经过组合滤波电路，将同步时钟信号输出至采样ADC，完成整个高精度导航接收机的时钟链路的处理。

根据本发明优选的，TCXO的型号为RPT5032A，射频的型号为MAX2771，信号处理端的型号为ZYNQ XC7Z035，ADC的型号为AD9628。

根据本发明优选的，电平转换电路包括电源3V3_CB、电阻R4、电阻R5；

电阻R4一端连接电源3V3_CB，另一端连接电阻R5的一端，电阻R5另一端与地网络GND_CB连接，电阻R4与电阻R5相连端耦合直流信号(1.65DC)。

根据本发明优选的，组合滤波电路包括T型滤波电路和π型电路；T型滤波电路包括磁珠和三端多层陶瓷电容器；π型电路连接T型滤波电路；

通过π型电路对信号进行衰减处理，同时进行阻抗匹配，调整负载功率和抑制信号反射，通过磁珠抑制衰减时钟脉冲信号中的高次谐波，同时连接三端多层陶瓷电容器。

根据本发明优选的，在π型电路中，通过平衡式π电路衰减公式如式(Ⅰ)、式(Ⅱ)所示：

式(Ⅰ)、式(Ⅱ)中，Z是指特性阻抗，k是指衰减系数，代入式(Ⅰ)、式(Ⅱ)，求取电阻R1、电阻R2、电阻R3；π型电路包括电阻R1、电阻R2、电阻R3；

功率衰减通过式(Ⅲ)得到：

式(Ⅲ)中，S₁₁为信号输入反射系数，即输入回波损耗；S₁₂为信号反向传输系数；S₂₁为正向传输系数，也就是插损；S₂₂为输出反射系数，也就是输出回波损；A为衰减系数，S₁′₁为接入π衰减电路后的S₁₁参数，S₁′₂为接入π衰减电路后的S₁₂参数，S′₂₁为接入π衰减电路后的S₂₁参数，S′₂₂即为S₂₂参数；S′为接入π衰减电路后的功率衰减结果；RL是指负载阻抗，RS为信号源阻抗；

通过π型电路连接磁珠U1，通过磁珠U1连接三端电容器Z1，通过磁珠U1减弱信号的EMI干扰的同时，与三端电容器Z1串联构成T型滤波器电路进行信号滤波，当电感和电容并联时，谐振频率为：

L为电路磁珠等效电感大小，C为电路中三端电容器等效电容大小。

根据本发明优选的，clockbuffer时钟驱动电路中，晶振产生的时钟信号CLK_B1通过组合滤波电路输入至clockbuffer芯片，3V3_CB为clockbuffer芯片提供3.3V电源，clockbuffer芯片的OE端通过4.7K上拉电阻接至3V3_CB，使clockbuffer芯片输出时钟信号，时钟信号的输出端通过组合滤波电路分别连接XTAL_RF1、XTAL_RF2、XTAL_RF3、XTAL_RF4，为射端MAX2771提供时钟信号，时钟信号通过连接组滤波电路连接clockbuffer芯片。

根据本发明优选的，通过组合滤波电路后将滤波后的时钟信号输入至clockbuffer时钟驱动电路中的clockbuffer芯片，通过clockbuffer芯片输出10路16.369MHz时钟信号，10路时钟信号输出通过组合滤波电路后，其中8路时钟信号输出至射频，1路时钟信号输出至信号处理端，通过射频进行下变频混频，将下变频的模拟I中频信号输出至ADC，其中ADC的采样时钟通过信号处理端将clockbuffer芯片输出时钟信号进行PLL倍频至65.476MHz，将倍频后的信号通过三端多层陶瓷电容器进行滤波，由ADC将模拟I中频信号转换为12位数字I中频信号后传递至信号处理端，最终由信号处理端进行信号的捕获跟踪或者中频信号的传输处理。

进一步优选的，clockbuffer芯片的型号为5PB1214或5PB1216。

上述基于导航接收机时钟链路的匹配及谐波抑制系统的工作方法，包括步骤如下：

(1)通过低相噪TCXO输出削峰正弦波；

(2)削峰正弦波通过电平转换电路进行电平转换，并通过组合滤波电路进行滤波，生成时钟信号；

(3)通过调压电路将步骤(2)生成的时钟信号调整至LVCMOS电平输出至clockbuffer时钟驱动电路，输出10路时钟信号；

(4)步骤(3)输出的10路时钟信号通过组合滤波电路进行滤波衰减；

(5)经过滤波衰减的10路时钟信号，8路时钟信号发送到射频，1路时钟信号发送到信号处理端；

(6)从信号处理端倍频输出后经过组合滤波电路，将同步时钟信号输出至采样ADC，完成整个高精度导航接收机的时钟链路的处理。

本发明的有益效果为：

1、与传统TCXO输出的削峰正弦波(Clippedsin)相比，选用增加组合滤波电路的TCXO替代传统输出削峰正弦波TCXO来实现时钟信号的传输，提高了TCXO时钟输出信号的质量和减少本振信号的谐波。虽然会衰减一定功率，但是会把其他高次谐波衰减至不影响信号处理的水平。

2、本发明在XC7Z035 PLL倍频时钟环路输出使用三端多层陶瓷电容器进行谐波，降低高次谐波对ADC采样的影响。为导航接收机提供一个高精度的时钟链路。

3、本发明不仅可以用于卫星导航中的基带通信领域，对其它通信领域的数据传输也同样适用，本发明结构简单，实现方便，能够实现多层次、大规模的应用。

附图说明

图1为基于导航接收机时钟链路的匹配及谐波抑制系统的结构示意图；

图2为组合滤波电路示意图；

图3(a)为单三端多层陶瓷电容器对插损的影响的示意图；

图3(b)为磁珠三端多层陶瓷电容器组合滤波对插损的影响的示意图；

图4为clockbuffer时钟驱动电路示意图；

图5为基于导航接收机时钟链路的匹配及谐波抑制方法的流程示意图；

图6为射频时钟输入组合滤波前频谱波形示意图；

图7为射频时钟输入组合滤波后频谱波形示意图；

图8为实际采集数字中频未滤波数据频域波形示意图；

图9为实际采集数字中频滤波后数据频域波形示意图。

具体实施方式

下面结合说明书附图和实施例对本发明作进一步限定，但不限于此。

实施例1

一种基于导航接收机时钟链路的匹配及谐波抑制系统，实现提升时钟优化进而提升接收机的捕获效果，如图1所示，包括TCXO、电平转换电路、组合滤波电路、clockbuffer时钟驱动电路、射频、ADC、信号处理端；

通过TCXO输出削峰正弦波，削峰正弦波通过电平转换电路进行电平转换，并通过组合滤波电路进行滤波，再通过调压电路将信号调整至LVCMOS电平输出至clockbuffer时钟驱动电路，输出10路时钟信号，10路时钟信号分别通过组合滤波电路进行滤波衰减，输出的其中8路时钟信号输出至射频，1路时钟信号输出至信号处理端，从信号处理端倍频输出后经过组合滤波电路，将同步时钟信号输出至采样ADC，完成整个高精度导航接收机的时钟链路的处理。

实施例2

根据实施例1所述的一种基于导航接收机时钟链路的匹配及谐波抑制系统。

TCXO的型号为RPT5032A，其相位噪声小于-160dBc/Hz，相位抖动小于0.13ps，频率稳定度最低可达0.05ppm；射频的型号为MAX2771，信号处理端的型号为ZYNQ XC7Z035，ADC的型号为AD9628。

电平转换电路包括电源3V3_CB、电阻R4、电阻R5；

电阻R4(1kΩ)一端连接电源3V3_CB(3.3V)，另一端连接电阻R5(1kΩ)的一端，电阻R5另一端与地网络GND_CB连接，电阻R4与电阻R5相连端耦合直流信号(1.65DC)。

组合滤波电路包括T型滤波电路和π型电路；T型滤波电路包括磁珠和三端多层陶瓷电容器；π型电路连接T型滤波电路；

TCXORPT5032A输出的电平为0.8Vpp(Clipped sin)，通过LVCMOS-3.3调压电路，其中通过电阻R4(1kΩ)一端连接电源3V3_CB(3.3V)一端连接R5(1kΩ)，R5另一端与地网络GND_CB相连，R4与R5相连端耦合1.65DC(直流)信号，输出至组合滤波电路，组合滤波电路如图2所示，其中，3V3_CB为组合滤波电路提供3.3V电源，电容C1和C2作为滤波电容连接GND_CB到地，起到滤波作用，同时使得电源和地之间为低阻抗，电源接近理想电压源。CLK_B1和TG2520SMN的OUT端通过连接的电容C3，再连接由电阻R1、R2、R3组成的π型电路进行滤波。之后连接三端电容器Z1和磁珠U1组成的T型滤波电路。T型滤波电路和π型滤波电路构成组合滤波电路。其中电阻R5和R4通过连接3V3_CB组成调压电路，把0.8vpp时钟信号加入直流偏置。

通过π型电路对信号进行衰减处理，同时进行阻抗匹配，调整负载功率和抑制信号反射，通过磁珠抑制衰减时钟脉冲信号中的高次谐波，同时连接三端多层陶瓷电容器。但由于三端多层陶瓷电容器的插入损耗在2次谐波到5次谐波之间频率变化较小，为了避免这个问题，采用磁珠和三端多层陶瓷电容器结合构成阻抗匹配的T型滤波电路。

在π型电路中，通过平衡式π电路衰减公式如式(Ⅰ)、式(Ⅱ)所示：

式(Ⅰ)、式(Ⅱ)中，Z是指特性阻抗，k是指衰减系数，代入式(Ⅰ)、式(Ⅱ)，求取电阻R1、电阻R2、电阻R3；π型电路包括电阻R1、电阻R2、电阻R3；

已知特性阻抗Z为10kΩ，衰减系数k为1.3，代入式(Ⅰ)、式(Ⅱ)得到：R2＝2.65K，R1＝R3＝76.6K，0.8VPP信号衰减至0.6VPP：

功率衰减通过式(Ⅲ)得到：

功率衰减为4.5dB通过式(Ⅲ)得到：S₁₁反射损耗降低为原来的A平方分一：

式(Ⅲ)中，S₁₁为信号输入反射系数，即输入回波损耗；S₁₂为信号反向传输系数；S₂₁为正向传输系数，也就是插损；S₂₂为输出反射系数，也就是输出回波损；A为衰减系数，S′₁₁为接入π衰减电路后的S₁₁参数，S′₁₂为接入π衰减电路后的S₁₂参数，S′₂₁为接入π衰减电路后的S₂₁参数，S′₂₂即为S₂₂参数；S′为接入π衰减电路后的功率衰减结果；

S₁₁反射损耗S11为：S11＝20logτ＝20logS₁₁＝-72dB

假设RL＝10KΩ，RS＝10.05KΩ；RL是指负载阻抗，RS为信号源阻抗；

由此可得4.5dB的衰减可以让反射损耗降低25.9dB；

通过π型电路连接磁珠U1(BLM03AG100SN1)，通过磁珠U1连接三端电容器Z1(NFM21CC221R1H3D)，通过磁珠U1减弱信号的EMI干扰的同时，与三端电容器Z1串联构成T型滤波器电路进行信号滤波，当电感和电容并联时，谐振频率为：

L为电路磁珠等效电感大小，C为电路中三端电容器等效电容大小。磁珠主要用来抑制衰减时钟脉冲信号中的高次谐波。

通过测试对比(图3(a)和图3(b))可以得出结论：当使用三端电容器进行滤波时，二次谐波的输入损耗在2.2dB/dec，在五次谐波输入损耗降低至1.4dB/dec，当使用磁珠和三端电容器构成的T型滤波器电路对高次谐波的衰减可以达到7dB/dec，相比较可以从2dB/dec衰减到7dB/dec，在时钟五次谐波衰减量可达28.3dB，谐波抑制效果明显。

clockbuffer时钟驱动电路如图4所示，图4中，接收输入时钟信号，晶振产生的时钟信号CLK_B1通过组合滤波电路输入至clockbuffer(5PB1214),3V3_CB为clockbuffer提供3.3V电源，R1和R2电阻连接3V3_CB组成调压电路，把0.8vpp时钟信号CLK_B1加入直流偏置。CLOCKBUFFER的OE端通过4.7K上拉电阻接至3V3_CB，使能clockbuffer时钟输出信号，时钟信号的输出端通过组合滤波电路分别连接XTAL_RF(1-4)，为MAX2771提供时钟信号。时钟信号通过连接组滤波电路连接clockbuffer时钟驱动芯片5PB1216(14)。3V3_CB为VDD提供3.3V电源，其中通过连接C59和C71接地，起到滤波作用。

clockbuffer时钟驱动电路中，晶振产生的时钟信号CLK_B1通过组合滤波电路输入至clockbuffer芯片(5PB1214)，3V3_CB为clockbuffer芯片提供3.3V电源，clockbuffer芯片的OE端通过4.7K上拉电阻接至3V3_CB，使clockbuffer芯片输出时钟信号，时钟信号的输出端通过组合滤波电路分别连接XTAL_RF1、XTAL_RF2、XTAL_RF3、XTAL_RF4，为射端MAX2771提供时钟信号，时钟信号通过连接组滤波电路连接clockbuffer芯片。

通过组合滤波电路后将滤波后的时钟信号输入至clockbuffer时钟驱动电路中的clockbuffer芯片，通过clockbuffer芯片输出10路16.369MHz时钟信号，10路时钟信号输出通过组合滤波电路后，其中8路时钟信号输出至射频，1路时钟信号输出至信号处理端，通过射频进行下变频混频，将下变频的模拟I中频信号输出至ADC，其中ADC的采样时钟通过信号处理端将clockbuffer芯片输出时钟信号进行PLL倍频至65.476MHz，将倍频后的信号通过三端多层陶瓷电容器进行滤波，由ADC将模拟I中频信号转换为12位数字I中频信号后传递至信号处理端，最终由信号处理端进行信号的捕获跟踪或者中频信号的传输处理。

clockbuffer芯片的型号为5PB1214或5PB1216。

与传统TCXO输出的削峰正弦波(Clippedsin)相比，选用增加组合滤波电路的TCXO替代传统输出削峰正弦波TCXO来实现时钟信号的传输，提高了TCXO时钟输出信号的质量和减少本振信号的谐波。虽然会衰减一定功率，但是会把其他高次谐波衰减至不影响信号处理的水平。同时，同时本发明在XC7Z035 PLL倍频时钟环路输出使用三端多层陶瓷电容器进行谐波，降低高次谐波对ADC采样的影响。为导航接收机提供一个高精度的时钟链路。

图6为射频时钟输入组合滤波前频谱波形示意图；图6中，横坐标为信号频率，纵坐标为信号的功率，对于五次谐波时钟信号功率由-4dBm。图7为射频时钟输入组合滤波后频谱波形示意图；图7中，射频时钟输入组合滤波后的频谱波形，横坐标为信号频率，纵坐标为信号的功率，对于五次谐波时钟信号功率由-20dBm。五次谐波抑制达到16dB，相较于图6组合滤波前的效果，滤除高次谐波非常明显。

通过实际测试，图8为实际采集数字中频未滤波数据频域波形示意图；图8中，(a)为未滤波时中频数据频域示意图，其中横坐标为频率，纵坐标为频率幅度。(b)为未滤波时中频数据时域示意图，其中横坐标为时间，纵坐标为振幅。(c)为未滤波时中频数据的ADC量化图，横坐标为频率谱线信号，纵坐标为量化值。图8可以看到未滤波前射频输入端的时钟信号频谱中，时钟信号的高次谐波明显，11次谐波的功率仍然可以达到-11dBm，导航信号通过射频进行下变频后由ADC转换的数字信号(测试仅使用了其中高3位进行模数转换)进行频域转换后如图8所示。

图9为实际采集数字中频滤波后数据频域波形示意图；图9中，(a)为滤波后中频数据频域示意图，其中横坐标为频率，纵坐标为频率幅度。(b)为滤波后中频数据时域示意图，其中横坐标为时间，纵坐标为振幅。(c)为滤波后中频数据的ADC量化图，横坐标为频率谱线信号，纵坐标为量化值。在中频中心频点3.996MHz的附近产生了较多频率分量值，通过组合滤波后数字中频信号频域转换后如图9所示，频率分量值基本被滤除，最后捕获跟踪后观测信号的载噪比，时钟链路未优化前，捕获跟踪到卫星信号的平均载噪比为43.46dB(表1)，表1为实际捕获跟踪后卫星载噪比(时钟链路未滤波)；时钟链路未优化后捕获跟踪到卫星信号的平均载噪比为45.46dB(表2)，提升了2dB，表2为实际捕获跟踪后卫星载噪比(时钟链路滤波后)，本发明不仅可以用于卫星导航中的基带通信领域，对其它通信领域的数据传输也同样适用，本发明结构简单，实现方便，能够实现多层次、大规模的应用。

表1

表2

实施例3

实施例1或2基于导航接收机时钟链路的匹配及谐波抑制系统的工作方法，如图5所示，包括步骤如下：

(1)通过低相噪TCXO输出削峰正弦波；

(2)削峰正弦波通过电平转换电路进行电平转换，并通过组合滤波电路进行滤波，生成时钟信号；

(3)通过调压电路将步骤(2)生成的时钟信号调整至LVCMOS电平输出至clockbuffer时钟驱动电路，输出10路时钟信号；

(4)步骤(3)输出的10路时钟信号通过组合滤波电路进行滤波衰减；

(5)经过滤波衰减的10路时钟信号，8路时钟信号发送到射频，1路时钟信号发送到信号处理端；

(6)从信号处理端倍频输出后经过组合滤波电路，将同步时钟信号输出至采样ADC，完成整个高精度导航接收机的时钟链路的处理。

本发明的保护范围，并不仅限于上述实施例的记载，所有基于本发明发明思想的技术方法，皆在本发明保护范围内。新型发明思想的技术方法，皆在本发明保护范围内。

Claims (9)

1.一种基于导航接收机时钟链路的匹配及谐波抑制系统，其特征在于，包括TCXO、电平转换电路、组合滤波电路、clockbuffer时钟驱动电路、射频、ADC、信号处理端；

通过TCXO输出削峰正弦波，削峰正弦波通过电平转换电路进行电平转换，并通过组合滤波电路进行滤波，再通过调压电路将信号调整至LVCMOS电平输出至clockbuffer时钟驱动电路，输出10路时钟信号，10路时钟信号分别通过组合滤波电路进行滤波衰减，输出的其中8路时钟信号输出至射频，1路时钟信号输出至信号处理端，从信号处理端倍频输出后经过组合滤波电路，将同步时钟信号输出至采样ADC，完成整个高精度导航接收机的时钟链路的处理。

2.根据权利要求1所述的一种基于导航接收机时钟链路的匹配及谐波抑制系统，其特征在于，电平转换电路包括电源3V3_CB、电阻R4、电阻R5；

电阻R4一端连接电源3V3_CB，另一端连接电阻R5的一端，电阻R5另一端与地网络GND_CB连接，电阻R4与电阻R5相连端耦合直流信号。

3.根据权利要求1所述的一种基于导航接收机时钟链路的匹配及谐波抑制系统，其特征在于，组合滤波电路包括T型滤波电路和π型电路；T型滤波电路包括磁珠和三端多层陶瓷电容器；π型电路连接T型滤波电路；

通过π型电路对信号进行衰减处理，同时进行阻抗匹配，调整负载功率和抑制信号反射，通过磁珠抑制衰减时钟脉冲信号中的高次谐波，同时连接三端多层陶瓷电容器。

4.根据权利要求3所述的一种基于导航接收机时钟链路的匹配及谐波抑制系统，其特征在于，在π型电路中，通过平衡式π电路衰减公式如式(Ⅰ)、式(Ⅱ)所示：

式(Ⅰ)、式(Ⅱ)中，Z是指特性阻抗，k是指衰减系数，代入式(Ⅰ)、式(Ⅱ)，求取电阻R1、电阻R2、电阻R3；π型电路包括电阻R1、电阻R2、电阻R3；

功率衰减通过式(Ⅲ)得到：

式(Ⅲ)中，S₁₁为信号输入反射系数，即输入回波损耗；S₁₂为信号反向传输系数；S₂₁为正向传输系数，也就是插损；S₂₂为输出反射系数，也就是输出回波损；A为衰减系数，S′₁₁为接入π衰减电路后的S₁₁参数，S′₁₂为接入π衰减电路后的S₁₂参数，S′₂₁为接入π衰减电路后的S₂₁参数，S′₂₂即为S₂₂参数；S′为接入π衰减电路后的功率衰减结果；RL是指负载阻抗，RS为信号源阻抗；

通过π型电路连接磁珠U1，通过磁珠U1连接三端电容器Z1，通过磁珠U1减弱信号的EMI干扰的同时，与三端电容器Z1串联构成T型滤波器电路进行信号滤波，当电感和电容并联时，谐振频率为：

L为电路磁珠等效电感大小，C为电路中三端电容器等效电容大小。

5.根据权利要求1所述的一种基于导航接收机时钟链路的匹配及谐波抑制系统，其特征在于，clockbuffer时钟驱动电路中，晶振产生的时钟信号CLK_B1通过组合滤波电路输入至clockbuffer芯片，3V3_CB为clockbuffer芯片提供3.3V电源，clockbuffer芯片的OE端通过4.7K上拉电阻接至3V3_CB，使clockbuffer芯片输出时钟信号，时钟信号的输出端通过组合滤波电路分别连接XTAL_RF1、XTAL_RF2、XTAL_RF3、XTAL_RF4，为射端MAX2771提供时钟信号，时钟信号通过连接组滤波电路连接clockbuffer芯片。

6.根据权利要求1所述的一种基于导航接收机时钟链路的匹配及谐波抑制系统，其特征在于，通过组合滤波电路后将滤波后的时钟信号输入至clockbuffer时钟驱动电路中的clockbuffer芯片，通过clockbuffer芯片输出10路16.369MHz时钟信号，10路时钟信号输出通过组合滤波电路后，其中8路时钟信号输出至射频，1路时钟信号输出至信号处理端，通过射频进行下变频混频，将下变频的模拟I中频信号输出至ADC，其中ADC的采样时钟通过信号处理端将clockbuffer芯片输出时钟信号进行PLL倍频至65.476MHz，将倍频后的信号通过三端多层陶瓷电容器进行滤波，由ADC将模拟I中频信号转换为12位数字I中频信号后传递至信号处理端，最终由信号处理端进行信号的捕获跟踪或者中频信号的传输处理。

7.根据权利要求1所述的一种基于导航接收机时钟链路的匹配及谐波抑制系统，其特征在于，TCXO的型号为RPT5032A，射频的型号为MAX2771，信号处理端的型号为ZYNQXC7Z035，ADC的型号为AD9628。

8.根据权利要求5所述的一种基于导航接收机时钟链路的匹配及谐波抑制系统，其特征在于，clockbuffer芯片的型号为5PB1214或5PB1216。

9.权利要求1-8任一所述的基于导航接收机时钟链路的匹配及谐波抑制系统的工作方法，其特征在于，包括步骤如下：

(1)通过低相噪TCXO输出削峰正弦波；

(2)削峰正弦波通过电平转换电路进行电平转换，并通过组合滤波电路进行滤波，生成时钟信号；

(3)通过调压电路将步骤(2)生成的时钟信号调整至LVCMOS电平输出至clockbuffer时钟驱动电路，输出10路时钟信号；

(4)步骤(3)输出的10路时钟信号通过组合滤波电路进行滤波衰减；

(5)经过滤波衰减的10路时钟信号，8路时钟信号发送到射频，1路时钟信号发送到信号处理端；

(6)从信号处理端倍频输出后经过组合滤波电路，将同步时钟信号输出至采样ADC，完成整个高精度导航接收机的时钟链路的处理。

Images