CN113552598A - 一种基于fpga的gps测距码生成系统 - Google Patents

一种基于fpga的gps测距码生成系统 Download PDF

Info

Publication number
CN113552598A
CN113552598A CN202010340452.XA CN202010340452A CN113552598A CN 113552598 A CN113552598 A CN 113552598A CN 202010340452 A CN202010340452 A CN 202010340452A CN 113552598 A CN113552598 A CN 113552598A
Authority
CN
China
Prior art keywords
code
code generation
logic block
frequency
ranging code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010340452.XA
Other languages
English (en)
Inventor
赵俊明
铁俊波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Anzeyou Technology Co ltd
Original Assignee
Chengdu Anzeyou Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Anzeyou Technology Co ltd filed Critical Chengdu Anzeyou Technology Co ltd
Priority to CN202010340452.XA priority Critical patent/CN113552598A/zh
Publication of CN113552598A publication Critical patent/CN113552598A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13—Receivers
    • G01S19/23—Testing, monitoring, correcting or calibrating of receiver elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)

Abstract

本发明提供一种基于FPGA的GPS测距码生成系统，涉及GPS信号模拟源技术领域，系统包括上位机软件、复位值生成模块、伪随机码生成模块及测距码输出模块：上位机软件向复位值生成模块、伪随机码生成模块及测距码输出模块输入配置信息以控制测距码的生成；复位值生成模块根据配置信息生成复位值并输出给伪随机码生成模块；伪随机码生成模块根据配置信息和复位值生成伪随机码并输出给测距码输出模块；测距码输出模块根据配置信息对伪随机码进行处理得到测距码；本发明解决了现有技术中的GPS信号模拟源使用FPGA仅能构造一组移位寄存器，不能生成所有GPS频点测距码，增加了用户购买不同频点的GPS信号模拟源的成本的技术问题。

Description

一种基于FPGA的GPS测距码生成系统
技术领域
本发明涉及GPS信号模拟源技术领域，特别是涉及一种基于FPGA的GPS测距码生成系统。
背景技术
GPS信号模拟源可以模拟载体在任意位置、时间和运动状态下接收到的GPS卫星信号，并且可以精确地控制模拟信号中的各项误差，广泛地应用于GPS接收机等终端设备的测试与评估。GPS信号包括载波、测距码和导航电文，其中测距码用于完成扩频通信和伪距测量，是GPS信号中的重要组成部分。GPS信号的载波频率包括L1频、L2频和L5频，L1频的测距码由G1和G2移位寄存器生成，L2频的测距码由CM和CL移位寄存器生成，L5频的测距码由XA、XBI和XBQ移位寄存器生成。虽然上述三个频点的测距码都是采用移位寄存器方式生成，但所使用的移位寄存器个数、级数、反馈方式和输出方式等多个方面有着较大的差异，即三个频点的移位寄存器并不通用，要生成所有频点的测距码需要三组不同的移位寄存器。
当前，GPS信号模拟源系统一般使用FPGA构造移位寄存器来生成测距码，基于成本、FPGA芯片容量等因素的考虑，所述FPGA中一般只实现某频点的移位寄存器，由于不同频点的测距码无法用同一组移位寄存器来生成，因此GPS信号模拟源一般只能输出某个频点的GPS信号，限制了GPS信号模拟源的应用场景，用户购买需要不同频点的GPS信号模拟源，增加了成本。因此，提出一种能够生成任意频点测距码的方法具有十分重要的意义。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于FPGA的GPS测距码生成系统，解决了现有技术中的GPS信号模拟源使用FPGA仅能构造一组移位寄存器，不能生成所有GPS频点测距码，增加了用户购买不同频点的GPS信号模拟源的成本的技术问题。
本发明提供一种基于FPGA的GPS测距码生成系统，所述系统包括上位机软件、复位值生成模块、伪随机码生成模块及测距码输出模块：
上位机软件向复位值生成模块、伪随机码生成模块及测距码输出模块输入配置信息以控制测距码的生成；
所述复位值生成模块根据配置信息生成复位值并输出给伪随机码生成模块；
所述伪随机码生成模块根据配置信息和复位值生成伪随机码并输出给测距码输出模块；
所述测距码输出模块根据配置信息对伪随机码进行处理得到测距码。
于本发明的一实施例中，所述配置信息用于控制测距码输出模块生成不同卫星、不同频点的GPS测距码，配置信息包括：生成测距码所属频点L和卫星编号PRN，其中，L为2位二进制数，L取值包括0、1、2和3，分别表示不生成测距码、生成的测距码属于L1频、L2频和L5频。
于本发明的一实施例中，所述复位值生成模块包括第一译码器和复位值存储器，
所述第一译码器根据配置信息生成读使能信号与地址信号并输出到复位值存储器；
所述复位值存储器用于存储CM、CL、XBI和XBQ移位寄存器的复位值，并根据读使能信号与地址信号查找对应的复位值。
于本发明的一实施例中，所述伪随机码生成模块包括第二译码器、移位寄存器反馈结构信息存储器、移位寄存器输出结构信息存储器及码生成逻辑块；
所述第二译码器根据配置信息生成读使能信号、地址信号及逻辑块使能信号；
所述移位寄存器反馈结构信息存储器用于接收读使能信号和地址信号，并生成移位寄存器的反馈结构信息；
所述移位寄存器输出结构信息存储器用于接收读使能信号和地址信号，并生成移位寄存器的输出结构信息；
所述码生成逻辑块用于接收移位寄存器的反馈结构信息、输出结构信息及复位值，并生成伪随机码。
于本发明的一实施例中，所述逻辑块使能信号为3个，所述第二译码器根据配置信息中的L，分别将3个1位逻辑块使能信号置1，以使能多个码生成逻辑块：
1)当L为0时，不使能任何码生成逻辑块；
2)当L为1时，使能码生成逻辑块1和码生成逻辑块2；
3)当L为2时，使能码生成逻辑块1和码生成逻辑块2；
4)当L为3时，使能码生成逻辑块1、码生成逻辑块2和码生成逻辑块3。
于本发明的一实施例中，所述码生成逻辑块包括1组寄存器和使能控制逻辑，每组寄存器均包含32个寄存器和相关的组合逻辑；码生成逻辑块根据配置信息中的L构造不同的移位寄存器：
1)当L为1时，使用码生成逻辑块1构造L1频的G1移位寄存器，使用码生成逻辑块2构造逻辑块构造L1频的G2移位寄存器；
2)当L为2时，使用码生成逻辑块1构造L2频的CM移位寄存器，使用码生成逻辑块2构造L2频的CL移位寄存器；
3)当L为3时，使用码生成逻辑块1构造L5频的XA移位寄存器，使用码生成逻辑块2构造L5频的XBI移位寄存器，使用码生成逻辑块3构造L5频的XBQ移位寄存器。
于本发明的一实施例中，所述测距码输出模块包含第三译码器、L1频测距码输出逻辑、L2频测距码输出逻辑和L5频测距码输出逻辑；所述第三译码器根据配置信息中的L生成使能信号、使能测距码输出逻辑：
1)当L为0时，不使能测距码输出逻辑；
2)当L为1时，使能L1频测距码输出逻辑；
3)当L为2时，使能L2频测距码输出逻辑；
4)当L为3时，使能L5频测距码输出逻辑。
于本发明的一实施例中，所述测距码的生成过程为：
1)所述L1频测距码输出逻辑包含1个异或逻辑门，将所述生成逻辑块1和码生成逻辑块2输出的伪随机码进行异或运算，得到L1频测距码；
2)所述L2频测距码输出逻辑包含1个码片选择器，交替地选择码生成逻辑块1和码生成逻辑块2输出的伪随机码，得到L2频测距码；
3)所述L5频测距码输出逻辑包含2个异或逻辑门，第1个异或逻辑门将码生成逻辑块1和码生成逻辑块2输出的伪随机码进行异或运算，得到L5频的XI测距码；第2个异或逻辑门将码生成逻辑块1和码生成逻辑块3输出的伪随机码进行异或运算，得到L5频的XQ测距码并输出。
如上所述，本发明具有以下有益效果：
本发明所述的一种基于FPGA的GPS信号模拟源测距码生成系统，通过将存储器与寄存器逻辑块相结合，实现了生成GPS L1频、L2频和L5频测距码所需的任一组移位寄存器，从而生成任意GPS卫星的任意频点的测距码：L1频、L2频和L5频，有效提升了GPS信号模拟源的性能。
附图说明
图1显示为本发明公开的系统结构示意图。
图2显示为本发明公开的复位值生成模块的结构示意图。
图3显示为本发明公开的移位寄存器的存储模型图。
图4显示为本发明公开的伪随机码生成模块的结构示意图。
图5显示为本发明公开的移位寄存器反馈结构信息存储器的存储模型图。
图6显示为本发明公开的移位寄存器输出结构信息存储器的存储模型图。
图7显示为本发明公开的测距码输出模块的结构示意图。
图8显示为本发明公开的L1频测距码输出逻辑结构示意图。
图9显示为本发明公开的L2频测距码输出逻辑结构示意图。
图10显示为本发明公开的L5频测距码输出逻辑结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
下面将结合附图对本发明进行更加详细地说明，在本具体实施方式中给出的是使用本发明生成GPS 1号卫星的L5频测距码的具体实施方式，是本发明的一般性、代表性使用方式，其余卫星或其他频点的测距码均可参考本具体实施方式实现。
请参阅图1，本发明提供一种基于FPGA的GPS测距码生成系统，所述系统包括上位机软件、复位值生成模块、伪随机码生成模块及测距码输出模块：
上位机软件向复位值生成模块、伪随机码生成模块及测距码输出模块输入配置信息以控制测距码的生成；
所述复位值生成模块根据配置信息生成复位值并输出给伪随机码生成模块；
所述伪随机码生成模块根据配置信息和复位值生成伪随机码并输出给测距码输出模块；
所述测距码输出模块根据配置信息对伪随机码进行处理得到测距码。
本实施例中，上位机为基于ARM处理器的嵌入式系统，该嵌入式系统使用串口将所述配置信息发送给FPGA。
基于以上实施例，所述配置信息用于控制测距码输出模块生成不同卫星、不同频点的GPS测距码，配置信息包括：生成测距码所属频点L和卫星编号PRN，其中，L为2位二进制数，L取值包括0、1、2和3，分别表示不生成测距码、生成的测距码属于L1频、L2频和L5频；
具体的，PRN为6位二进制数，用于表示生成的测距码所属的GPS卫星编号，其取值范围是{1，2，3，…，PRNmax}。
请参阅图2，基于以上实施例，所述复位值生成模块包括第一译码器和复位值存储器，
所述第一译码器根据配置信息生成1位读使能信号与8位地址信号并输出到复位值存储器；具体的，
1)当L为1时，读使能信号置1且输出的地址信号全为0；
2)当L为2或3时，读使能信号置1且输出地址信号根据配置信息计算得到，地址信号的第8位和第7位等于配置信息中的L，地址信号的第6位至第1位等于配置信息中的PRN。
所述复位值存储器用于存储CM、CL、XBI和XBQ移位寄存器的复位值，并根据使能信号与地址信号查找对应的复位值；
所述复位值存储器的宽度为64位，深度为PRN的最大值乘以2。
请参阅图3，CM、CL、XBI和XBQ移位寄存器的复位值均为32位，所述复位值存储器的每一个地址存储同一颗卫星的CM和CL移位寄存器复位值或XBI和XBQ移位寄存器复位值，
具体的，
1)所述复位值存储器接收到的读使能信号为1、地址信号全为0时，向所述伪随机码生成模块输出的复位值全为1；
2)接收到的读使能信号为1、地址信号的最高两位为2时，将对应地址存储的CM和CL移位寄存器复位值输出到所述伪随机码生成模块；
3)接收到的读使能信号为1、地址信号的最高两位为3时，将对应地址存储的XBI和XBQ移位寄存器复位值输出到所述伪随机码生成模块。
在本实施例中，L的取值为3，因此第一译码器输出到复位值存储器的读使能信号置1，地址信号为十六进制数C1，且最高两位为3，复位值存储器将属于GPS 1号卫星的XBI和XBQ移位寄存器复位值输出到所述伪随机码生成模块。
请参阅图4，基于以上实施例，所述伪随机码生成模块包括第二译码器、移位寄存器反馈结构信息存储器、移位寄存器输出结构信息存储器及码生成逻辑块；
所述第二译码器根据配置信息生成1位读使能信号、8位地址信号及逻辑块使能信号；
所述移位寄存器反馈结构信息存储器用于接收读使能信号和地址信号，并生成移位寄存器的反馈结构信息；
所述移位寄存器输出结构信息存储器用于接收读使能信号和地址信号，并生成移位寄存器的输出结构信息；
所述码生成逻辑块用于接收移位寄存器的反馈结构信息、移位寄存器的输出结构信息及复位值，并生成伪随机码；
当码生成逻辑块使能信号为1时，码生成逻辑块根据收到的移位寄存器的反馈结构信息、移位寄存器的输出结构信息及复位值生成伪随机码。
具体的，所述移位寄存器的反馈结构信息为32行、32列的矩阵，用F(i,j)表示该矩阵第i行、第j列的元素；
所述移位寄存器的输出结构信息为1行、32列的矩阵，用K(1,j)表示该矩阵第1行、第j列的元素。
本实施例中，为生成GPS 1号卫星的L5频测距码，需要使用XA、XBI和XBQ移位寄存器的反馈结构信息和输出结构信息；
根据GPS L5频点的接口控制文件IS-GPS-705F，XA移位寄存器的反馈结构信息可以表示为公式(1)：
Figure BDA0002468349830000061
XBI和XBQ移位寄存器的反馈结构信息相同，可以表示为公式(2)：
Figure BDA0002468349830000071
XA、XBI和XBQ移位寄存器的输出结构信息相同，可以表示为公式(3)：
KXA＝KXBI＝KXBQ＝[0 0 0 0 0 0 0 0 0 0 0 0 1 01×19] (3)
请参阅图5，所述移位寄存器反馈结构信息存储器用于存储所述反馈结构信息，CL、CM移位寄存器反馈结构信息存储器相同，XBI、XBQ移位寄存器反馈结构信息存储器相同，需要存储反馈结构信息的有5个移位寄存器，分别为G1、G2、CM/CL、XA和XBI/XBQ移位寄存器，存储器的宽度为32bit、深度为160，可以存储上所述G1、G2、CM/CL、XA和XBI/XBQ移位寄存器的反馈结构信息，从低地址到高地址依次存储G1、G2、CM/CL、XA、XBI/XBQ移位寄存器的反馈结构信息。
请参阅图6，所述移位寄存器输出结构信息存储器用于存储所述移位寄存器的输出结构信息，CL、CM移位寄存器的输出结构信息相同，XA、XBI与XBQ移位寄存器的输出结构信息相同，不同卫星的G2移位寄存器的输出结构信息不同，需要保存移位寄存器的输出结构信息的移位寄存器包括G1、G2、CM/CL、XA/XBI/XBQ，存储器的其宽度为32bit、深度为(PRNmax+3)，所述存储器可以存储上述的移位寄存器的输出结构信息，从低地址到高地址依次存储G1移位寄存器的输出结构信息、G2移位寄存器的输出结构信息、CM/CL移位寄存器的输出结构信息和XA/XBI/XBQ移位寄存器的输出结构信息。
基于以上实施例，所述逻辑块使能信号为3个，分别为逻辑块使能信号1、逻辑块使能信号2、逻辑块使能信号3，所述第二译码器根据配置信息中的L，分别将3个1位逻辑块使能信号置1，以使能多个码生成逻辑块：
1)当L为0时，不使能任何码生成逻辑块；
2)当L为1时，使能码生成逻辑块1和码生成逻辑块2；
3)当L为2时，使能码生成逻辑块1和码生成逻辑块2；
4)当L为3时，使能码生成逻辑块1、码生成逻辑块2和码生成逻辑块3。
所述逻辑块使能信号1、逻辑块使能信号2及逻辑块使能信号3使其对应的码生成逻辑块处于工作状态。
基于以上实施例，所述码生成逻辑块包括1组寄存器和使能控制逻辑，每组寄存器均包含32个寄存器和相关的组合逻辑；码生成逻辑块根据配置信息中的L构造不同的移位寄存器：
1)当L为1时，使用码生成逻辑块1构造L1频的G1移位寄存器，使用码生成逻辑块1构造逻辑块构造L1频的G2移位寄存器；
2)当L为2时，使用码生成逻辑块1构造L2频的CM移位寄存器，使用码生成逻辑块2构造L2频的CL移位寄存器；
3)当L为3时，使用码生成逻辑块1构造L5频的XA移位寄存器，使用码生成逻辑块2构造L5频的XBI移位寄存器，使用码生成逻辑块3构造L5频的XBQ移位寄存器。
所述码生成逻辑块的复位方法为：
1)当L为1时，码生成逻辑块1和码生成逻辑块2均使用1作为复位值；
2)当L为2时，码生成逻辑块1和码生成逻辑块2均使用所述复位值生成模块输出的CM和CL移位寄存器复位值进行复位；
3)当L为3时，码生成逻辑块1使用1作为复位值，码生成逻辑块2和码生成逻辑块3使用所述复位值生成模块输出的XBI和XBQ移位寄存器复位值进行复位。
所述码生成逻辑块使用所述移位寄存器的反馈结构信息，可以构造G1、G2、CM、CL、XA、XBI或XBQ中的任意一种移位寄存器，其构成方法为：将寄存器组包含的32个寄存器依次编号为第1级至第32级，用sri_in(k)表示第i级寄存器在k时刻的输入，用sri_out(k)表示第i级寄存器在k时刻的输出，用sri_out(k+1)表示第i级寄存器在k+1时刻的输出，符号*表示逻辑与操作，则各级寄存器状态的变化规律满足公式(4)：
Figure BDA0002468349830000081
在本实施例中，将XA、XBI和XBQ移位寄存器的反馈结构信息，即公式(1)和公式(2)代入公式(4)，即可构造出XA、XBI和XBQ移位寄存器；
所述码生成逻辑块使用移位寄存器的输出结构信息输出伪随机码：sri_out(k)为第i级寄存器在k时刻的输出，符号*表示逻辑与操作，则该码生成逻辑块在k时刻的输出srout(k)表示为公式(5)。在本实施例中，将公式(3)代入公式(5)，即可得到XA、XBI和XBQ移位寄存器输出的伪随机码：
srout(k)＝K(i,1)*sr1_out(k)+…+K(i,j)*srj_out(k)+…+K(i,32)*sr32_out(k) (5)
基于以上实施例，所述测距码输出模块包含第三译码器、L1频测距码输出逻辑、L2频测距码输出逻辑和L5频测距码输出逻辑；所述第三译码器根据配置信息中的L生成使能信号1、使能信号2及使能信号3，使能测距码输出逻辑：
1)当L为0时，不使能测距码输出逻辑；
2)当L为1时，使能L1频测距码输出逻辑；
3)当L为2时，使能L2频测距码输出逻辑；
4)当L为3时，使能L5频测距码输出逻辑。
基于以上实施例，所述测距码的生成过程为：
1)所述L1频测距码输出逻辑包含1个异或逻辑门，将码生成逻辑块1和码生成逻辑块2输出的伪随机码1、2进行异或运算，得到L1频测距码；
2)所述L2频测距码输出逻辑包含1个码片选择器，交替地选择码生成逻辑块1和码生成逻辑块2输出的伪随机码1、2，得到L2频测距码；
3)所述L5频测距码输出逻辑包含2个异或逻辑门，第1个异或逻辑门将码生成逻辑块1和码生成逻辑块2输出的伪随机码1、2进行异或运算，得到L5频的XI测距码；第2个异或逻辑门将码生成逻辑块1和码生成逻辑块3输出的伪随机码1、3进行异或运算，得到L5频的XQ测距码并输出。
如图8所示，所述L1频测距码输出逻辑包含1个异或逻辑门，将所述伪随机码1、2进行异或运算，得到L1频测距码并输出。
如图9所示，所述L2频测距码输出逻辑包含1个码片选择器，交替地选择伪随机码1、2，得到L2频测距码并输出。
如图10所示，所述L5频测距码输出逻辑包含2个异或逻辑门，第1个异或逻辑门伪随机码1、2进行异或运算，得到L5频的XI测距码并输出；第2个异或逻辑门将伪随机码1、3进行异或运算，得到L5频的XQ测距码并输出。
综上所述，本发明能够生成任意GPS卫星的任意频点的测距码，增加了GPS信号模拟源的应用场景，降低了用户购买GPS信号模拟源的成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种基于FPGA的GPS测距码生成系统，其特征在于，所述系统包括上位机软件、复位值生成模块、伪随机码生成模块及测距码输出模块：
上位机软件向复位值生成模块、伪随机码生成模块及测距码输出模块输入配置信息以控制测距码的生成；
所述复位值生成模块根据配置信息生成复位值并输出给伪随机码生成模块；
所述伪随机码生成模块根据配置信息和复位值生成伪随机码并输出给测距码输出模块；
所述测距码输出模块根据配置信息对伪随机码进行处理得到测距码。
2.根据权利要求1所述的基于FPGA的GPS测距码生成系统，其特征在于：所述配置信息用于控制测距码输出模块生成不同卫星、不同频点的GPS测距码，配置信息包括：生成测距码所属频点L和卫星编号PRN，其中，L为2位二进制数，L取值包括0、1、2和3，分别表示不生成测距码、生成的测距码属于L1频、L2频和L5频。
3.根据权利要求1所述的基于FPGA的GPS测距码生成系统，其特征在于：所述复位值生成模块包括第一译码器和复位值存储器，
所述第一译码器根据配置信息生成读使能信号与地址信号并输出到复位值存储器；
所述复位值存储器用于CM、CL、XBI和XBQ移位寄存器的复位值，并根据使能信号与地址信号查找对应的复位值。
4.根据权利要求1所述的基于FPGA的GPS测距码生成系统，其特征在于：所述伪随机码生成模块包括第二译码器、移位寄存器反馈结构信息存储器、移位寄存器输出结构信息存储器及码生成逻辑块；
所述第二译码器根据配置信息生成读使能信号、地址信号及逻辑块使能信号；
所述移位寄存器反馈结构信息存储器用于接收读使能信号和地址信号，并生成移位寄存器的反馈结构信息；
所述移位寄存器输出结构信息存储器用于接收读使能信号和地址信号，并生成移位寄存器的输出结构信息；
所述码生成逻辑块用于接收移位寄存器的反馈结构信息、移位寄存器的输出结构信息及复位值，并生成伪随机码。
5.根据权利要求4所述的基于FPGA的GPS测距码生成系统，其特征在于：所述逻辑块使能信号为3个，L分别将3个1位逻辑块使能信号置1，以使能多个码生成逻辑块：
1)当L为0时，不使能任何码生成逻辑块；
2)当L为1时，使能码生成逻辑块1和码生成逻辑块2；
3)当L为2时，使能码生成逻辑块1和码生成逻辑块2；
4)当L为3时，使能码生成逻辑块1、码生成逻辑块2和码生成逻辑块3。
6.根据权利要求5所述的基于FPGA的GPS测距码生成系统，其特征在于：所述码生成逻辑块包括1组寄存器和使能控制逻辑，每组寄存器均包含32个寄存器和相关的组合逻辑；码生成逻辑块根据配置信息中的L构造不同的移位寄存器：
1)当L为1时，使用码生成逻辑块1构造L1频的G1移位寄存器，使用码生成逻辑块1构造逻辑块构造L1频的G2移位寄存器；
2)当L为2时，使用码生成逻辑块1构造L2频的CM移位寄存器，使用码生成逻辑块2构造L2频的CL移位寄存器；
3)当L为3时，使用码生成逻辑块1构造L5频的XA移位寄存器，使用码生成逻辑块2构造L5频的XBI移位寄存器，使用码生成逻辑块3构造L5频的XBQ移位寄存器。
7.根据权利要求1所述的基于FPGA的GPS测距码生成系统，其特征在于：所述测距码输出模块包含第三译码器、L1频测距码输出逻辑、L2频测距码输出逻辑和L5频测距码输出逻辑；所述第三译码器根据配置信息中的L生成使能信号、使能测距码输出逻辑：
1)当L为0时，不使能测距码输出逻辑；
2)当L为1时，使能L1频点测距码输出逻辑；
3)当L为2时，使能L2频点测距码输出逻辑；
4)当L为3时，使能L5频点测距码输出逻辑。
8.根据权利要求7所述的基于FPGA的GPS测距码生成系统，其特征在于：所述测距码的生成过程为：
1)所述L1频测距码输出逻辑包含1个异或逻辑门，将所述第1码生成逻辑块和第2个码生成逻辑块输出的伪随机码进行异或运算，得到L1频测距码；
2)所述L2频测距码输出逻辑包含1个码片选择器，交替地选择第1个码生成逻辑块和第2个码生成逻辑块输出的伪随机码，得到L2频测距码；
3)所述L5频测距码输出逻辑包含2个异或逻辑门，第1个异或逻辑门将第1个码生成逻辑块和第2个码生成逻辑块输出的伪随机码进行异或运算，得到L5频的XI测距码；第2个异或逻辑门将第1个码生成逻辑块和第3个码生成逻辑块输出的伪随机码进行异或运算，得到L5频的XQ测距码并输出。
CN202010340452.XA 2020-04-26 2020-04-26 一种基于fpga的gps测距码生成系统 Pending CN113552598A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010340452.XA CN113552598A (zh) 2020-04-26 2020-04-26 一种基于fpga的gps测距码生成系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010340452.XA CN113552598A (zh) 2020-04-26 2020-04-26 一种基于fpga的gps测距码生成系统

Publications (1)

Publication Number Publication Date
CN113552598A true CN113552598A (zh) 2021-10-26

Family

ID=78129892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010340452.XA Pending CN113552598A (zh) 2020-04-26 2020-04-26 一种基于fpga的gps测距码生成系统

Country Status (1)

Country Link
CN (1) CN113552598A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498583B1 (en) * 2001-12-27 2002-12-24 Chung-Shan Institute Of Science And Technology Real time multiple simulated targets generator for mono pulse radar
CN101852858A (zh) * 2010-05-04 2010-10-06 中国人民解放军国防科学技术大学 可扩展的多频点卫星导航信号模拟器
CN102073053A (zh) * 2010-12-20 2011-05-25 东莞市泰斗微电子科技有限公司 一种多模gnss接收机伪随机噪声码发生单元
CN102571254A (zh) * 2010-12-31 2012-07-11 和芯星通科技(北京)有限公司 全球卫星导航系统的伪随机码生成器及生成方法
CN103487817A (zh) * 2013-09-18 2014-01-01 中国科学院嘉兴微电子与系统工程中心 多模多频gnss伪码生成装置
CN103809188A (zh) * 2012-11-02 2014-05-21 中兴通讯股份有限公司 显示卫星导航系统信息的方法及终端
CN104076372A (zh) * 2013-03-27 2014-10-01 北京大学 一种产生多场景多系统的卫星数字中频信号的方法及装置
CN106405575A (zh) * 2016-08-24 2017-02-15 北京华力创通科技股份有限公司 一种gps系统的p码生成器、生成系统及方法
CN107395123A (zh) * 2017-07-19 2017-11-24 中国人民解放军国防科学技术大学 一种基于gps秒脉冲的2的幂次方倍频方法
CN107957584A (zh) * 2016-10-18 2018-04-24 深圳市德赛微电子技术有限公司 一种实时多通道测距码生成装置及方法
US20190162859A1 (en) * 2017-11-29 2019-05-30 Stmicroelectronics S.R.L. Gnss receiver with pseudo-random noise code generator module
US20200049829A1 (en) * 2017-04-20 2020-02-13 Wuhan University Method and system of real-time transmission and demodulation of beidou satellite navigation signals

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498583B1 (en) * 2001-12-27 2002-12-24 Chung-Shan Institute Of Science And Technology Real time multiple simulated targets generator for mono pulse radar
CN101852858A (zh) * 2010-05-04 2010-10-06 中国人民解放军国防科学技术大学 可扩展的多频点卫星导航信号模拟器
CN102073053A (zh) * 2010-12-20 2011-05-25 东莞市泰斗微电子科技有限公司 一种多模gnss接收机伪随机噪声码发生单元
CN102571254A (zh) * 2010-12-31 2012-07-11 和芯星通科技(北京)有限公司 全球卫星导航系统的伪随机码生成器及生成方法
CN103809188A (zh) * 2012-11-02 2014-05-21 中兴通讯股份有限公司 显示卫星导航系统信息的方法及终端
CN104076372A (zh) * 2013-03-27 2014-10-01 北京大学 一种产生多场景多系统的卫星数字中频信号的方法及装置
CN103487817A (zh) * 2013-09-18 2014-01-01 中国科学院嘉兴微电子与系统工程中心 多模多频gnss伪码生成装置
CN106405575A (zh) * 2016-08-24 2017-02-15 北京华力创通科技股份有限公司 一种gps系统的p码生成器、生成系统及方法
CN107957584A (zh) * 2016-10-18 2018-04-24 深圳市德赛微电子技术有限公司 一种实时多通道测距码生成装置及方法
US20200049829A1 (en) * 2017-04-20 2020-02-13 Wuhan University Method and system of real-time transmission and demodulation of beidou satellite navigation signals
CN107395123A (zh) * 2017-07-19 2017-11-24 中国人民解放军国防科学技术大学 一种基于gps秒脉冲的2的幂次方倍频方法
US20190162859A1 (en) * 2017-11-29 2019-05-30 Stmicroelectronics S.R.L. Gnss receiver with pseudo-random noise code generator module

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
单庆晓;钟小鹏;陈建云;杨俊;: "基于FPGA的低成本GPS信号模拟器设计", 计算机测量与控制, no. 07 *
李冬霞: "北斗系统测距码与载波一致性评估与验证", 《系统仿真学报》 *
铁俊波: "初始方位信息辅助下潜航器快速传递对准算法", 《导航与控制》 *
雷雄俊;刘光斌;: "GPS伪随机序列的构成与应用分析", 光通信研究, no. 06 *

Similar Documents

Publication Publication Date Title
US11409528B2 (en) Orthogonal data transposition system and method during data transfers to/from a processing array
CN213181913U (zh) 多路地址寄存器、探针卡、可寻址测试芯片及系统
US9772902B2 (en) Error correction code for unidirectional memory
CN111563599B (zh) 一种量子线路的分解方法、装置、存储介质及电子装置
Yoshimura et al. Implementation and evaluation of FPGA-based annealing processor for Ising model by use of resource sharing
CN112114776A (zh) 一种量子乘法运算方法、装置、电子装置及存储介质
KR101818441B1 (ko) 데이터 처리 장치 및 이의 동작 방법
CN104813401A (zh) 用于动态随机存取存储器的差分向量存储
KR20100124087A (ko) 메모리 컨트롤러, 그것을 포함하는 메모리 시스템 그리고 그것의 동작 방법
US11791009B2 (en) Error correction system
KR20120095609A (ko) 반도체 메모리 시스템 및 이의 프로그램 방법
US20120290783A1 (en) Memory device and memory system including the same
CN115906720A (zh) 存储器的设计方法、装置、电子设备和存储介质
US9933998B2 (en) Methods and apparatuses for performing multiplication
CN109669669B (zh) 误码生成方法及误码生成器
RU2313125C1 (ru) Генератор случайной последовательности
EP2827516A1 (en) Scrambling code generation method, apparatus and scrambling code processing apparatus
CN113552598A (zh) 一种基于fpga的gps测距码生成系统
KR20120082230A (ko) 랜덤 코드 발생회로를 포함하는 반도체 장치 및 반도체 시스템과, 데이터 프로그래밍 방법
CN111694513A (zh) 包括循环指令存储器队列的存储器器件和方法
US11928077B2 (en) Data processing circuit, data storage device including the same, and operating method thereof
JPS60174964A (ja) 複数のビツトから成る語の連なりを生成する方法及びその装置
CN115658011B (zh) 向量乘加器的sram存内计算装置和电子设备
US7038965B2 (en) Pointer generator for stack
CN111600672A (zh) 生成扩频码的方法、装置、电子设备和非瞬时性计算机存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Zhao Junming

Inventor before: Zhao Junming

Inventor before: Jun Bo tie