CN113507610B - 一种主从系统多路并发解码jpg图像的方法及装置 - Google Patents

一种主从系统多路并发解码jpg图像的方法及装置 Download PDF

Info

Publication number
CN113507610B
CN113507610B CN202110629042.1A CN202110629042A CN113507610B CN 113507610 B CN113507610 B CN 113507610B CN 202110629042 A CN202110629042 A CN 202110629042A CN 113507610 B CN113507610 B CN 113507610B
Authority
CN
China
Prior art keywords
jpg
data
memory
jpu
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110629042.1A
Other languages
English (en)
Other versions
CN113507610A (zh
Inventor
刘科渊
赵学鸣
胡晓安
刘阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aojie Intelligent Technology Shanghai Co ltd
Original Assignee
Aojie Intelligent Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aojie Intelligent Technology Shanghai Co ltd filed Critical Aojie Intelligent Technology Shanghai Co ltd
Priority to CN202110629042.1A priority Critical patent/CN113507610B/zh
Publication of CN113507610A publication Critical patent/CN113507610A/zh
Application granted granted Critical
Publication of CN113507610B publication Critical patent/CN113507610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)

Abstract

本申请公开了一种主从系统多路并发解码JPG图像的方法。在读取JPG源数据的同时,主动分析读取的数据,完成JPG头结构和JPU主体数据的分离。主系统处理器并不是一次读入JPG的源数据到从设备的内存,而是首先只读入JPG的头信息到主系统的内存,在主系统完成JPG头信息的解码,获得JPG的参数,然后根据参数,选定从系统。然后,再把JPG源数据中的JPU主体数据部分读取到选定的从系统的内存中,利用头信息中解码出来参数配置对应从系统中的JPU,完成JPG主体部分的解码,得到YUV图像。本申请消除了现有技术中的瓶颈,提高并发处理的性能。

Description

一种主从系统多路并发解码JPG图像的方法及装置
技术领域
本申请涉及一种JPG图像的解码方法,尤其涉及一种主从系统中多路并发解码JPG图像的方法。
背景技术
在大型系统中需要应对几十路甚至几百路的JPG图像解码的需求,一种现有的解决方案是采用主从系统来实现。请参阅图1,这是一种现有的用于解码JPG图像的主从系统。一个主从系统中只有一个主系统,但可以有一个或多个从系统。主系统以通用处理器为核心,用于在JPG图像解码中对JPG头结构进行解析,从而确定对JPG主体部分解码的参数。从系统以专用JPG解码单元(JPU)为核心,使用专用的硬件设计,实现对JPG主体部分的高速解码。每个从系统中可以有一个或者多个JPU。主系统和从系统各自拥有独立的内存,主系统可以访问从系统中的全部设备,包含JPU和从系统的内存。从系统内的模块只能访问该从系统中的设备。所述内存例如为DDR SDRAM(双倍数据率同步动态随机存取存储器)。
请参阅图2,现有的主从系统解码JPG图像的方法包括如下步骤。
步骤S21:当一个JPG图像的解码请求被发送到主系统后,主系统里的通用处理器从多个从系统的多个JPU中选择一个用于处理该JPG图像的JPG源数据的JPU,该JPU被称为选定的JPU。如果同时有多个JPG图像的解码请求被发送到主系统,主系统就同时分配多个JPU分别处理。所述JPG源数据由JPG头结构和JPG主体部分构成。
步骤S22:主系统将该JPG图像的JPG源数据从数据源读取并写入到选定的JPU所在的从系统的内存中。所述数据源包括PCIE(Peripheral Component InterconnectExpress,外围组件高速互连)总线、EMMC(Embedded Multimedia Card,嵌入式多媒体卡)器件、NAND(与非门)或NOR(或非门)闪存(flash)器件、有线或无线网络等。
步骤S23:主系统中的通用处理器访问选定的JPU所在的从系统的内存,对该JPG图像的JPG头结构进行解码,获得JPG图像的具体参数。
步骤S24:主系统利用得到的JPG图像的参数,配置选定的JPU。
步骤S25:选定的JPU完成JPG主体部分的解码,得到YUV格式的原图。
现有的主从系统解码JPG图像的方法中也能实现多路并发解码JPG图像。对于每一路JPG图像解码,主系统的通用处理器都必须访问对应选定的JPU所在的从系统的内存并解析JPG头结构(步骤S23)。然而,在硬件的系统设计中,跨越不同系统的访问效率低于同系统内的访问效率。主系统的通用处理器对从系统的内存的访问效率远低于主系统的通用处理器访问主系统的内存的效率。而且,主系统的外设将JPG源数据向从系统的内存搬运的过程中(步骤S22),也与主系统的通用处理器竞争访问从系统的内存的带宽。当并发解码的JPG路数上升之后,主系统访问从系统的AXI(Advanced eXtensible Interface,高级扩展接口)总线忙碌,成为解码瓶颈,限制了JPG解码的总体效率。
当并发数量不大的时候,JPU解码的瓶颈是从系统的JPU的能力,而不是主从系统之间的传输效率,因为JPG解码中,JPG的头结构只占一小部分,并不会占用很大的带宽,因此在规模不大的主从系统中,不需要考虑带宽竞争的问题。
当规模扩大时,从系统中的JPU数量随从系统的数目增加而同步增加,其解码能力和规模变化无关。但主系统需要管理和访问的从系统数目随规模的扩大而扩大,每一路用于解析JPG头结构的带宽累计叠加,直至主从系统之间的访问带宽成为瓶颈。通过修改硬件设计,增加主从系统之间的通信能力可以解决此问题,但这个意味着更高的成本。因为一方面,更强的通信能力意味着更复杂的硬件逻辑,需要更多的投入;另一方面也意味着已经投产的设备需要全部升级才能支持更大规模的并发解码JPG图像。
因此,在现有的主从结构的JPG解码系统中,主系统访问从系统的效率因为多路JPG解码时相互竞争带宽而急剧下降,导致多路JPU解码过程均被阻塞在等待主从系统之间的数据传输上,而从系统的JPG硬件解码能力无法完全发挥,造成了解码效率整体下降。
发明内容
本申请所要解决的技术问题是提出一种能够提高并发处理效率的JPG图像的解码方法。
为解决上述技术问题,本申请提出了一种主从系统多路并发解码JPG图像的方法,包括如下步骤。步骤S31:当一个JPG图像的解码请求被发送到主系统后,主系统将JPG源数据从数据源分段读取并分段写入到主系统的内存中;所述JPG源数据由JPG头结构和JPG主体部分构成。步骤S32:每当该JPG源数据的一个分段到达主系统的内存后,主系统中的通用处理器就访问主系统的内存,读取该分段的数据,随后就按JPG头结构的格式解析已经读取的数据,并保存解析得到的JPG参数。步骤S33:判断解析过程中是否遇到JPG头结构的结束符号。如果解析过程中没有遇到JPG头结构的结束符号,则回到步骤S31继续将该JPG源数据的下一个分段从数据源读取并写入到主系统的内存中;随后所述步骤S32中,在主系统的内存中读取下一个分段的数据,与之前读取的数据拼接在一起继续按JPG头结构的格式解析;随后进入步骤S33进行判断,直到读到JPG头结构的结束符号。如果在解析的过程中遇到JPG头结构的结束符号,则认为已经完整读取到了JPG头结构,将该JPG源数据的最近读取的分段中位于JPG头结构的结束符号之后的数据作为JPG主体数据的第一部分。步骤S34:对于每一个已经解析完JPG头结构的JPG图像,主系统里的通用处理器选择一个空闲的从系统中的一个JPU,根据从该JPG头结构里解析出来的JPG参数初始化该JPU的状态,该JPU被称为选定的JPU。步骤S35:主系统的通用处理器将该JPG源数据的JPG主体数据的第一部分从主系统的内存转移到该选定的JPU所在的从系统的内存中,主系统的通用处理器或数据源的控制单元还将该JPG源数据的JPG主体数据的剩余部分从数据源读取并写入到该选定的JPU所在的从系统的内存中。步骤S36:该选定的JPU开始处理该JPG源数据的全部JPG主体数据,并在该选定的JPU所在的从系统的内存中得到YUV图像。
本申请提出了一种新的软硬件结合的多路并发JPG解码方法,在读取JPG源数据的同时,主动分析读取的数据,完成JPG头结构和JPU主体数据的分离。主系统处理器并不是一次读入JPG的源数据到从设备的内存,而是首先只读入JPG的头信息到主系统的内存,在主系统完成JPG头信息的解码,获得JPG的参数,然后根据参数,选定从系统。然后,再把JPG源数据中的JPU主体数据部分读取到选定的从系统的内存中,利用头信息中解码出来参数配置对应从系统中的JPU,完成JPG主体部分的解码,得到YUV图像。
进一步地,所述数据源包括PCIE总线、EMMC器件、NAND或NOR闪存、有线或无线网络中的任一项。
优选地,所述步骤S31和步骤S32中,每个分段的大小为512字节的整数倍。
优选地,所述步骤S31和步骤S32中,每个分段的大小为4096字节。
优选地,所述步骤S33中,所述JPG头结构的结束符号是0xFFDA,其中0x表示十六进制。
进一步地,所述步骤S35中,当该JPG源数据所在的数据源无法直接访问从系统的内存时,利用主系统的内存中的一段存储空间进行中转传输。
本申请还提出了一种主从系统多路并发解码JPG图像的装置,包括分段读写单元、分段解析单元、结束解析单元、选定JPU单元、转储主体单元和主体处理单元。所述分段读写单元用来当一个JPG图像的解码请求被发送到主系统后,主系统将JPG源数据从数据源分段读取并分段写入到主系统的内存中。所述分段解析单元用来每当该JPG源数据的一个分段到达主系统的内存后,主系统中的通用处理器就访问主系统的内存,读取该分段的数据,随后就按JPG头结构的格式解析已经读取的数据,并保存解析得到的JPG参数。所述结束解析单元用来判断所述分段解析单元的解析过程中是否遇到JPG头结构的结束符号。如果解析过程中没有遇到JPG头结构的结束符号,则回到所述分段读写单元继续将该JPG源数据的下一个分段从数据源读取并写入到主系统的内存中;随后所述分段解析单元在主系统的内存中读取下一个分段的数据,与之前读取的数据拼接在一起继续按JPG头结构的格式解析;随后进入所述结束解析单元进行判断,直到读到JPG头结构的结束符号。如果在解析的过程中遇到JPG头结构的结束符号,则认为已经完整读取到了JPG头结构,将该JPG源数据的最近一个分段中位于JPG头结构的结束符号之后的数据作为JPG主体数据的第一部分。所述选定JPU单元用来对每一个已经解析完JPG头结构的JPG图像,主系统里的通用处理器选择一个空闲的从系统中的一个JPU,根据从该JPG头结构里解析出来的JPG参数初始化该JPU的状态,该JPU被称为选定的JPU。所述转储主体单元用来将该JPG源数据的JPG主体数据的第一部分从主系统的内存转移到该选定的JPU所在的从系统的内存中,还将该JPG源数据的JPG主体数据的剩余部分从数据源读取并写入到该选定的JPU所在的从系统的内存中。所述主体处理单元用来由该选定的JPU开始处理该JPG源数据的全部JPG主体数据,并在该选定的JPU所在的从系统的内存中得到YUV图像。
本申请取得的技术效果是在不修改现有硬件(主从系统)设计的前提下,充分挖掘和发挥现有系统的潜力,大幅提高了多路并发情况下的JPG解码效率,进一步发挥现有设备的能力,节约了成本。
在本申请中,主系统的通用处理器对每一个JPG的头结构处理,是在主系统的内存中完成的,既发挥了通用处理器和主系统内存位于同一个系统中的访问速度优势,又避免了因为对从系统内存的访问而导致的AXI总线繁忙,从而消除了现有技术中的瓶颈,可以不修改硬件设计的前提下,最大程度上发挥通用处理器和各个JPU的计算能力,提高并发处理的性能,挖掘现有设备的能力,节约成本。
附图说明
图1是一种现有的用于解码JPG图像的主从系统的结构示意图。
图2是现有的主从系统解码JPG图像的方法的流程示意图。
图3是本申请提出的主从系统多路并发解码JPG图像的方法的流程示意图。
图4是本申请提出的主从系统多路并发解码JPG图像的装置的结构示意图。
图中附图标记说明:分段读写单元1、分段解析单元2、结束解析单元3、选定JPU单元4、转储主体单元5、主体处理单元6。
具体实施方式
请参阅图3,本申请提出的主从系统多路并发解码JPG图像的方法包括如下步骤。
步骤S31:当一个JPG图像的解码请求被发送到主系统后,主系统将该JPG图像的JPG源数据从数据源分段读取并分段写入(即分段转移)到主系统的内存中。所述JPG源数据由JPG头结构和JPG主体部分构成。所述数据源包括PCIE总线、EMMC器件、NAND或NOR闪存、有线或无线网络等。例如,每个分段的大小为512字节的整数倍,因为EMMC器件的块大小是512字节,一次读取的效率最高。优选地,每个分段的大小为4096字节,这与EMMC文件系统的读取数据的页缓存(page cache)大小一致,可以做到读数据效率最优。
步骤S32:每当该JPG图像的JPG源数据的一个分段到达主系统的内存后,主系统中的通用处理器就访问主系统的内存,读取该分段的数据,随后就按JPG头结构的格式解析已经读取的数据,并保存解析得到的JPG参数。
步骤S33:判断解析过程中是否遇到JPG头结构的结束符号。所述JPG头结构的结束符号是0xFFDA,其中0x表示十六进制。
如果解析过程中没有遇到JPG头结构的结束符号,则回到步骤S31继续将该JPG图像的JPG源数据的下一个分段从数据源读取并写入到主系统的内存中。随后所述步骤S32中,在主系统的内存中读取下一个分段的数据,与之前读取的分段数据拼接在一起继续按JPG头结构的格式解析。随后进入步骤S33进行判断,直到读到JPG头结构的结束符号。
如果在解析的过程中遇到JPG头结构的结束符号,则认为已经完整读取到了JPG头结构,将该JPG图像的JPG源数据的最近读取的分段(步骤S32)中位于JPG头结构的结束符号之后的数据作为该JPG图像的JPG主体数据的第一部分。
步骤S34:对于每一个已经解析完JPG头结构的JPG图像,主系统里的通用处理器选择一个空闲的从系统中的一个JPU,根据从该JPG图像的JPG头结构里解析出来的JPG参数初始化该JPU的状态,该JPU被称为选定的JPU。一个JPG图像只能由一个选定的JPU处理,多个JPG图像可以由多个选定的JPU分别处理。
步骤S35:主系统的通用处理器将该JPG图像的JPG源数据的JPG主体数据的第一部分从主系统的内存转移到该选定的JPU所在的从系统的内存中。主系统的通用处理器或者数据源的控制单元(例如直接存储器访问DMA设备)将该JPG图像的JPG源数据的JPG主体数据的剩余部分从数据源读取并写入到该选定的JPU所在的从系统的内存中,作为该JPU图像的JPG主体数据的第二部分。转移过程可以是分段的或一次性的。
步骤S36:该选定的JPU开始处理该JPG图像的JPG源数据的全部JPG主体数据(第一部分与第二部分之和),并在该选定的JPU所在的从系统的内存中得到YUV图像。
所述步骤S35中,当该JPG图像的JPG源数据所在的数据源无法直接访问从系统的内存时,利用主系统的内存中的一段存储空间进行中转传输,先通过数据源的控制单元将该JPG图像的JPG源数据的JPG主体数据的剩余部分从数据源读取并写入到中转存储空间中,再由主系统的通用处理器(或能同时访问主系统内存和从系统内存的高速DMA(DirectMemory Access,直接存储器存取)设备)从中转存储空间中读取数据并写入到从系统的内存中;以此类推,形成以乒乓缓冲为基础的流水线作业。
请参阅图4,本申请提出的主从系统多路并发解码JPG图像的装置包括分段读写单元1、分段解析单元2、结束解析单元3、选定JPU单元4、转储主体单元5和主体处理单元6。图4所示装置与图3所示方法相对应。
所述分段读写单元1用来当一个JPG图像的解码请求被发送到主系统后,主系统将该JPG图像的JPG源数据从数据源分段读取并分段写入到主系统的内存中。
所述分段解析单元2用来每当该JPG图像的JPG源数据的一个分段到达主系统的内存后,主系统中的通用处理器就访问主系统的内存,读取该分段的数据,随后就按JPG头结构的格式解析已经读取的数据,并保存解析得到的JPG参数。
所述结束解析单元3用来判断所述分段解析单元2的解析过程中是否遇到JPG头结构的结束符号。如果解析过程中没有遇到JPG头结构的结束符号,则回到所述分段读写单元1继续将该JPG图像的JPG源数据的下一个分段从数据源读取并写入到主系统的内存中。随后所述分段解析单元2在主系统的内存中读取下一个分段的数据,与之前读取的分段数据拼接在一起继续按JPG头结构的格式解析。随后进入所述结束解析单元3进行判断,直到读到JPG头结构的结束符号。如果在解析的过程中遇到JPG头结构的结束符号,则认为已经完整读取到了JPG头结构,将该JPG图像的JPG源数据的最近读取的分段中位于JPG头结构的结束符号之后的数据作为JPG主体数据的第一部分。
所述选定JPU单元4用来对每一个已经解析完JPG头结构的JPG图像,主系统里的通用处理器选择一个空闲的从系统中的一个JPU,根据从该JPG头结构里解析出来的JPG参数初始化该JPU的状态,该JPU被称为选定的JPU。
所述转储主体单元5用来将该JPG图像的JPG源数据的JPG主体数据的第一部分从主系统的内存转移到该选定的JPU所在的从系统的内存中,还将该JPG源数据的JPG主体数据的剩余部分从数据源读取并写入到该选定的JPU所在的从系统的内存中,作为该JPU图像的JPG主体数据的第二部分。
所述主体处理单元6用来由该选定的JPU开始处理该JPG源数据的全部JPG主体数据(第一部分与第二部分之和),并在该选定的JPU所在的从系统的内存中得到YUV图像。
本申请提出了一种主从系统中多路并发JPG解码方法,针对主从结构的JPG解码系统的特点,将解析JPG头结构的任务集中到主系统中单独完成,既避免了总线带宽竞争,也能充分发挥在一个系统内部各个模块直接的高效访问机制(通用处理器访问主系统的内存使用的缓存效率,远高于访问从系统的内存的缓存效率),均衡了系统负载,提高系统并行程度。
以上仅为本申请的优选实施例,并不用于限定本申请。对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (7)

1.一种主从系统多路并发解码JPG图像的方法,其特征是,包括如下步骤;
步骤S31:当一个JPG图像的解码请求被发送到主系统后,主系统将JPG源数据从数据源分段读取并分段写入到主系统的内存中;所述JPG源数据由JPG头结构和JPG主体部分构成;
步骤S32:每当该JPG源数据的一个分段到达主系统的内存后,主系统中的通用处理器就访问主系统的内存,读取该分段的数据,随后就按JPG头结构的格式解析已经读取的数据,并保存解析得到的JPG参数;
步骤S33:判断解析过程中是否遇到JPG头结构的结束符号;
如果解析过程中没有遇到JPG头结构的结束符号,则回到步骤S31继续将该JPG源数据的下一个分段从数据源读取并写入到主系统的内存中;随后所述步骤S32中,在主系统的内存中读取下一个分段的数据,与之前读取的数据拼接在一起继续按JPG头结构的格式解析;随后进入步骤S33进行判断,直到读到JPG头结构的结束符号;
如果在解析的过程中遇到JPG头结构的结束符号,则认为已经完整读取到了JPG头结构,将该JPG源数据的最近读取的分段中位于JPG头结构的结束符号之后的数据作为JPG主体数据的第一部分;
步骤S34:对于每一个已经解析完JPG头结构的JPG图像,主系统里的通用处理器选择一个空闲的从系统中的一个JPU,根据从该JPG头结构里解析出来的JPG参数初始化该JPU的状态,该JPU被称为选定的JPU;
步骤S35:主系统的通用处理器将该JPG源数据的JPG主体数据的第一部分从主系统的内存转移到该选定的JPU所在的从系统的内存中,主系统的通用处理器或数据源的控制单元还将该JPG源数据的JPG主体数据的剩余部分从数据源读取并写入到该选定的JPU所在的从系统的内存中;
步骤S36:该选定的JPU开始处理该JPG源数据的全部JPG主体数据,并在该选定的JPU所在的从系统的内存中得到YUV图像。
2.根据权利要求1所述的主从系统多路并发解码JPG图像的方法,其特征是,所述数据源包括PCIE总线、EMMC器件、NAND或NOR闪存、有线或无线网络中的任一项。
3.根据权利要求1所述的主从系统多路并发解码JPG图像的方法,其特征是,所述步骤S31和步骤S32中,每个分段的大小为512字节的整数倍。
4.根据权利要求3所述的主从系统多路并发解码JPG图像的方法,其特征是,所述步骤S31和步骤S32中,每个分段的大小为4096字节。
5.根据权利要求3所述的主从系统多路并发解码JPG图像的方法,其特征是,所述步骤S33中,所述JPG头结构的结束符号是0xFFDA,其中0x表示十六进制。
6.根据权利要求1所述的主从系统多路并发解码JPG图像的方法,其特征是,所述步骤S35中,当该JPG源数据所在的数据源无法直接访问从系统的内存时,利用主系统的内存中的一段存储空间进行中转传输。
7.一种主从系统多路并发解码JPG图像的装置,其特征是,包括分段读写单元、分段解析单元、结束解析单元、选定JPU单元、转储主体单元和主体处理单元;
所述分段读写单元用来当一个JPG图像的解码请求被发送到主系统后,主系统将JPG源数据从数据源分段读取并分段写入到主系统的内存中;
所述分段解析单元用来每当该JPG源数据的一个分段到达主系统的内存后,主系统中的通用处理器就访问主系统的内存,读取该分段的数据,随后就按JPG头结构的格式解析已经读取的数据,并保存解析得到的JPG参数;
所述结束解析单元用来判断所述分段解析单元的解析过程中是否遇到JPG头结构的结束符号;
如果解析过程中没有遇到JPG头结构的结束符号,则回到所述分段读写单元继续将该JPG源数据的下一个分段从数据源读取并写入到主系统的内存中;随后所述分段解析单元在主系统的内存中读取下一个分段的数据,与之前读取的数据拼接在一起继续按JPG头结构的格式解析;随后进入所述结束解析单元进行判断,直到读到JPG头结构的结束符号;
如果在解析的过程中遇到JPG头结构的结束符号,则认为已经完整读取到了JPG头结构,将该JPG源数据的最近读取的分段中位于JPG头结构的结束符号之后的数据作为JPG主体数据的第一部分;
所述选定JPU单元用来对每一个已经解析完JPG头结构的JPG图像,主系统里的通用处理器选择一个空闲的从系统中的一个JPU,根据从该JPG头结构里解析出来的JPG参数初始化该JPU的状态,该JPU被称为选定的JPU;
所述转储主体单元用来将该JPG源数据的JPG主体数据的第一部分从主系统的内存转移到该选定的JPU所在的从系统的内存中,还将该JPG源数据的JPG主体数据的剩余部分从数据源读取并写入到该选定的JPU所在的从系统的内存中;
所述主体处理单元用来由该选定的JPU开始处理该JPG源数据的全部JPG主体数据,并在该选定的JPU所在的从系统的内存中得到YUV图像。
CN202110629042.1A 2021-06-07 2021-06-07 一种主从系统多路并发解码jpg图像的方法及装置 Active CN113507610B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110629042.1A CN113507610B (zh) 2021-06-07 2021-06-07 一种主从系统多路并发解码jpg图像的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110629042.1A CN113507610B (zh) 2021-06-07 2021-06-07 一种主从系统多路并发解码jpg图像的方法及装置

Publications (2)

Publication Number Publication Date
CN113507610A CN113507610A (zh) 2021-10-15
CN113507610B true CN113507610B (zh) 2023-03-24

Family

ID=78008986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110629042.1A Active CN113507610B (zh) 2021-06-07 2021-06-07 一种主从系统多路并发解码jpg图像的方法及装置

Country Status (1)

Country Link
CN (1) CN113507610B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002226651A1 (en) * 2001-01-23 2002-08-06 Flash Networks Ltd. System and method for data re-compression for communication over ip
US7660352B2 (en) * 2003-04-04 2010-02-09 Sony Corporation Apparatus and method of parallel processing an MPEG-4 data stream
JP2008067002A (ja) * 2006-09-06 2008-03-21 Seiko Epson Corp 画像処理装置、及びそれを備える印刷装置
EP2192780A1 (en) * 2008-11-28 2010-06-02 Thomson Licensing Method for video decoding supported by Graphics Processing Unit
CN102685449A (zh) * 2011-03-16 2012-09-19 宫继强 一种多路视频数据传输的实现方法
CN107404654B (zh) * 2017-08-23 2020-09-18 苏州浪潮智能科技有限公司 一种jpeg图像解压缩方法、装置及平台
CN111314699A (zh) * 2020-02-28 2020-06-19 北京奇艺世纪科技有限公司 图像解码方法、装置、电子设备及存储介质

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPEG decoding algorithm optimization based on multi-core processor;Kai Su等;《2011 International Conference on Multimedia Technology》;20110825;全文 *
基于WiFi的嵌入式视频监控系统设计;卢灵等;《电视技术》;20130102(第01期);全文 *

Also Published As

Publication number Publication date
CN113507610A (zh) 2021-10-15

Similar Documents

Publication Publication Date Title
US8437190B2 (en) Interleaved flash storage system and method
US9058254B2 (en) Memory device
US20150120984A1 (en) Memory system having high data transfer efficiency and host controller
US7543114B2 (en) System and controller with reduced bus utilization time
WO2010093114A1 (ko) 고체 상태 디스크 시스템에서 버퍼 캐시의 프로그래밍 방법 및 장치
CN101036129A (zh) 用于存储器系统性能监视的存储器集线器和方法
US9411519B2 (en) Implementing enhanced performance flash memory devices
US8954644B2 (en) Apparatus and method for controlling memory
US20060236001A1 (en) Direct memory access controller
US9378125B2 (en) Semiconductor chip and method of controlling memory
US7409486B2 (en) Storage system, and storage control method
CN112368676A (zh) 处理数据的方法和设备
US7600074B2 (en) Controller of redundant arrays of independent disks and operation method thereof
CN113507610B (zh) 一种主从系统多路并发解码jpg图像的方法及装置
CN110990310B (zh) 一种设备端sd控制器、控制方法及电子设备
CN111176566B (zh) 一种支持queue命令的eMMC读写控制方法及存储介质
CN110825326A (zh) 提升ssd随机读性能的方法、装置、计算机设备及存储介质
US20100262763A1 (en) Data access method employed in multi-channel flash memory system and data access apparatus thereof
CN110007853A (zh) 一种Nandflash命令处理方法、装置、终端及存储介质
CN117667758B (zh) L3级缓存扩展装置、访问方法、访问装置、设备及介质
US8166228B2 (en) Non-volatile memory system and method for reading and storing sub-data during partially overlapping periods
JP4576323B2 (ja) データ転送装置およびデータ転送方法
CN109284231B (zh) 内存访问请求的处理方法、装置及内存控制器
CN117312201B (zh) 一种数据传输方法、装置及加速器设备、主机和存储介质
WO2023115319A1 (zh) 一种数据存储方法、存储装置及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant