CN113495867A - 用于使计算机同步的方法和系统 - Google Patents

用于使计算机同步的方法和系统 Download PDF

Info

Publication number
CN113495867A
CN113495867A CN202110371621.0A CN202110371621A CN113495867A CN 113495867 A CN113495867 A CN 113495867A CN 202110371621 A CN202110371621 A CN 202110371621A CN 113495867 A CN113495867 A CN 113495867A
Authority
CN
China
Prior art keywords
bit
computer
iteration
pair
equal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110371621.0A
Other languages
English (en)
Inventor
P·瓦拉多
M·博瓦特雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Airbus Operations SAS
Original Assignee
Airbus Operations SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Airbus Operations SAS filed Critical Airbus Operations SAS
Publication of CN113495867A publication Critical patent/CN113495867A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G06F15/17325—Synchronisation; Hardware support therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B15/00—Systems controlled by a computer
    • G05B15/02—Systems controlled by a computer electric
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D1/00—Control of position, course, altitude or attitude of land, water, air or space vehicles, e.g. using automatic pilots
    • G05D1/0055—Control of position, course, altitude or attitude of land, water, air or space vehicles, e.g. using automatic pilots with safety arrangements
    • G05D1/0077—Control of position, course, altitude or attitude of land, water, air or space vehicles, e.g. using automatic pilots with safety arrangements using redundant signals or controls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/12—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • Remote Sensing (AREA)
  • Mathematical Physics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Software Systems (AREA)
  • Hardware Redundancy (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明涉及用于使计算机同步的方法和系统。该系统包括：计算模块（2），由每个计算机（A）和（B）计算比特；交换模块（3），交换计算出的比特；信号对确定模块（4），确定包括计算出的比特的比特信号对；乘积对确定模块（5），确定比特乘积对，其指示计算机（A、B）的比特信号对中的等于1的哪个比特能够与在迭代n‑1中针对另一计算机（A、B）确定的比特信号对中的比特组合；余数对确定模块（6），确定比特余数对，其指示在迭代n中计算机（A、B）的比特信号对中的等于1的哪个比特不同于迭代n‑1中另一计算机（A、B）的比特信号对中的比特；同步信号确定模块（7），基于比特乘积对和比特余数对来确定同步信号。

Description

用于使计算机同步的方法和系统
技术领域
本发明涉及计算机的同步。本发明特别地涉及用于使两个计算机同步的方法和系统，所述两个计算机特别地旨在控制飞机（aircraft）的操纵面（control surface）。
背景技术
现代飞机，特别是运输机，包括一组飞行控制计算机，其为飞机的操纵面的致动器计算控制指令。飞行控制计算机是相异的且有冗余，使得飞行控制系统对于可能影响某些计算机的故障具有稳健性。另外，更一般性地，所述计算机中的一部分以控制模式（COM）使用，而所述计算机中的另一部分以监视模式（MON）使用。处于监视模式的计算机监视处于控制模式的计算机的操作。这样，计算机被分发为COM/MON对。
文献EP 19206101.8描述了用于飞机的飞行控制系统。该飞行控制系统包括一组飞行控制指令计算装置和一组飞机的控制致动器。这些计算装置包括两个类似的模块。一个模块对应于以控制模式操作的计算机，并且另一模块对应于以监视模式操作的计算机。必须使这两个计算机同步，以允许稳健地实施自动驾驶规则（automatic piloting laws）。
发明内容
本发明旨在通过提出用于使第一计算机和第二计算机同步的系统和方法来克服该问题。
为此，本发明涉及用于使第一计算机和第二计算机同步的方法，所述计算机中的每一个被配置成根据同一个驾驶规则来计算旨在控制飞机的操纵面致动器的控制指令，所述计算机中的每一个包括时钟，所述时钟彼此同步，第一计算机相对于第二计算机具有提前或延后，提前和延后是未知的并且在时间方面是有限的。
根据本发明，该方法包括迭代地实施的一组步骤，在每个迭代n中实施的该组步骤包括：
- 由计算模块实施的计算步骤，在于：所述计算机中的每一个计算一个比特，如果在迭代n中由所述计算机中的每一个计算出的控制指令等于在迭代n-1中计算出的控制指令，则该比特等于0，否则该比特等于1；
- 由交换模块实施的交换步骤，在于：所述计算机中的每一个交换计算出的比特；
- 由信号对确定模块实施的信号对确定步骤，在于：所述计算机中的每一个确定比特信号对，比特信号对包括由所述计算机中的每一个计算出的比特；
- 由乘积对确定模块实施的乘积对确定步骤，在于：所述计算机中的每一个确定比特乘积对，比特乘积对指示在迭代n中针对所述计算机中的一个确定的比特信号对中的等于1的哪个比特等于在迭代n-1中针对所述计算机中的另一个确定的比特信号对中的比特；
- 由余数对确定模块实施的余数对确定步骤，在于：所述计算机中的每一个确定比特余数对，比特余数对指示在迭代n中针对所述计算机中的一个确定的比特信号对中的等于1的哪个比特不同于在迭代n-1中针对所述计算机中的另一个确定的比特信号对中的比特；
- 由同步信号确定模块实施的同步信号确定步骤，在于：所述计算机中的每一个基于比特乘积对和比特余数对来确定同步信号。
因此，借助于该方法使由这两个计算机计算出的控制指令同步。
另外，计算步骤包括以下子步骤：
- 由第一计算机的第一计算子模块实施的第一计算子步骤，在于：计算第一比特，如果在迭代n中第一计算机计算出的控制指令Ia(n)等于在迭代n-1中计算出的控制指令Ia(n-1)，则第一比特等于0，否则第一比特等于1；
- 由第二计算机的第二计算子模块实施的第二计算子步骤，在于：计算第二比特，如果在迭代n中第二计算机计算出的控制指令Ib(n)等于在迭代n-1中计算出的控制指令Ib(n-1)，则第二比特等于0，否则第二比特等于1。
此外，交换步骤包括以下子步骤：
- 由第一计算机的第一传输子模块实施的第一传输子步骤，在于：将第一比特传输到第二计算机；
- 由第二计算机的第二传输子模块实施的第二传输子步骤，在于：将第二比特传输到第一计算机。
另外，信号对确定步骤包括以下子步骤：
- 由第一计算机的第一确定子模块实施的第一确定子步骤，在于：确定第一比特信号对Sa(n) =
Figure 123623DEST_PATH_IMAGE001
，其中sa0是等于在迭代n-1中计算出的第一比特的特定比特（specific bit），并且sa1是等于在迭代n-1中计算出的第二比特的相反比特（oppositebit）；
- 由第二计算机的第二确定子模块实施的第二确定子步骤，在于：确定第二比特信号对Sb(n) =
Figure 40763DEST_PATH_IMAGE002
，其中sb0是等于在迭代n-1中计算出的第二比特的特定比特，并且sb1是等于在迭代n-1中计算出的第一比特的相反比特。
根据一个特定特征，乘积对确定步骤包括以下子步骤：
- 由第一计算机的第三确定子模块实施的第三确定子步骤，在于：确定第一比特乘积对Pa(n) =
Figure 7451DEST_PATH_IMAGE003
，其中pa0是特定比特并且pa1是相反比特，
• 如果(Ra(n-1) =
Figure 402661DEST_PATH_IMAGE004
或Ra(n-1) =
Figure 217033DEST_PATH_IMAGE005
)并且Sa(n) =
Figure 39495DEST_PATH_IMAGE006
，则Pa(n) =
Figure 306529DEST_PATH_IMAGE006
，Ra(n-1)对应于在迭代n-1中确定的比特余数对，
• 如果(Ra(n-1) =
Figure 505429DEST_PATH_IMAGE007
且Sa(n) =
Figure 111991DEST_PATH_IMAGE006
)或者(Ra(n-1) =
Figure 105354DEST_PATH_IMAGE008
且Sa(n) =
Figure 859684DEST_PATH_IMAGE009
)，则Pa(n) =
Figure 596696DEST_PATH_IMAGE010
，
• 如果(Ra(n-1) =
Figure 120081DEST_PATH_IMAGE011
且Sa(n) =
Figure 736876DEST_PATH_IMAGE006
)或者(Ra(n-1) =
Figure 978501DEST_PATH_IMAGE012
且Sa(n) =
Figure 253625DEST_PATH_IMAGE013
)，则Pa(n) =
Figure 897096DEST_PATH_IMAGE014
，
• 否则，Pa(n) =
Figure 232262DEST_PATH_IMAGE005
；
- 由第二计算机的第四确定子模块实施的第四确定子步骤，在于：确定第二比特乘积对Pb(n) =
Figure 961184DEST_PATH_IMAGE015
，其中pb0是特定比特并且pb1是相反比特，
• 如果(Rb(n-1) =
Figure 977681DEST_PATH_IMAGE004
或Rb(n-1) =
Figure 475659DEST_PATH_IMAGE005
)并且Sb(n) =
Figure 247306DEST_PATH_IMAGE006
，则Pb(n) =
Figure 197944DEST_PATH_IMAGE006
，Rb(n-1)对应于在迭代n-1中确定的比特余数对，
• 如果(Rb(n-1) =
Figure 80450DEST_PATH_IMAGE007
且Sb(n) =
Figure 432934DEST_PATH_IMAGE006
)或者(Rb(n-1) =
Figure 562432DEST_PATH_IMAGE008
且Sb(n) =
Figure 367DEST_PATH_IMAGE009
)，则Pb(n) =
Figure 420984DEST_PATH_IMAGE016
，
• 如果(Rb(n-1) =
Figure 893554DEST_PATH_IMAGE017
且Sb(n) =
Figure 7003DEST_PATH_IMAGE006
)或者(Rb(n-1) =
Figure 932234DEST_PATH_IMAGE012
且Sb(n) =
Figure 94225DEST_PATH_IMAGE018
)，则Pb(n) =
Figure 155722DEST_PATH_IMAGE018
，
• 否则，Pb(n) =
Figure 440073DEST_PATH_IMAGE005
。
根据另一特定特征，余数对确定步骤包括以下子步骤：
- 由第一计算机的第五确定子模块实施的第五确定子步骤，在于：确定第一比特余数对Ra(n) =
Figure 852599DEST_PATH_IMAGE019
，其中ra0是特定比特，ra1是相反比特，并且Ra(n) = Sa(n) XOR Pa(n)；
- 由第二计算机的第六确定子模块实施的第六确定子步骤，在于：确定第二比特余数对Rb(n) =
Figure 880598DEST_PATH_IMAGE020
，其中rb0是特定比特，rb1是相反比特，并且Rb(n) = Sb(n) XOR Pb(n)。
另外，同步信号确定步骤包括以下子步骤：
- 由第一计算机的第七确定子模块实施的第七确定子步骤，在于：确定第一同步信号Oa(n)，
• 如果Pa(n) =
Figure 62181DEST_PATH_IMAGE021
，则第一同步信号Oa(n)等于迭代n-1中的第一同步信号Oa(n-1)，
• 如果Pa(n)≠
Figure 438805DEST_PATH_IMAGE021
并且如果ra0 = 0，则第一同步信号Oa(n)等于由第一计算机在迭代n-1中计算出的控制指令Ia(n-1)，
• 如果Pa(n)≠
Figure 338627DEST_PATH_IMAGE021
并且如果ra0 = 1，则第一同步信号Oa(n)等于由第一计算机在迭代n-2中计算出的控制指令Ia(n-2)；
- 由第二计算机的第八确定子模块实施的第八确定子步骤，在于：确定第二同步信号Ob(n)，
• 如果Pb(n) =
Figure 904738DEST_PATH_IMAGE021
，则第二同步信号Ob(n)等于迭代n-1中的第二同步信号Ob(n-1)，
• 如果Pb(n)≠
Figure 206406DEST_PATH_IMAGE021
并且如果rb0 = 0，则第二同步信号Ob(n)等于由第二计算机在迭代n-1中计算出的控制指令Ib(n-1)，
• 如果Pb(n)≠
Figure 566980DEST_PATH_IMAGE021
并且如果rb0 = 1，则第二同步信号Ob(n)等于由第二计算机在迭代n-2中计算出的控制指令Ib(n-2)。
本发明还涉及用于使第一计算机和第二计算机同步的系统，所述计算机中的每一个被配置成根据同一个驾驶规则来计算旨在控制飞机的操纵面致动器的控制指令，所述计算机中的每一个包括时钟，所述时钟彼此同步，第一计算机相对于第二计算机具有提前或延后，提前或延后是未知的并且在时间方面是有限的。
根据本发明，该系统包括迭代地实施的一组模块，在每个迭代n处实施的该组模块包括：
- 计算模块，其被配置成使得所述计算机中的每一个计算一个比特，如果在迭代n中由所述计算机中的每一个计算出的控制指令等于在迭代n-1中计算出的控制指令，则该比特等于0，否则该比特等于1；
- 交换模块，其被配置成使得所述计算机中的每一个交换计算出的比特；
- 信号对确定模块，其被配置成使得所述计算机中的每一个确定比特信号对，比特信号对包括由所述计算机中的每一个计算出的比特；
- 乘积对确定模块，其被配置成使得所述计算机中的每一个确定比特乘积对，比特乘积对指示在迭代n中针对所述计算机中的一个确定的比特信号对中的等于1的哪个比特等于在迭代n-1中针对所述计算机中的另一个确定的比特信号对中的比特；
- 余数对确定模块，其被配置成使得所述计算机中的每一个确定比特余数对，比特余数对指示在迭代n中针对所述计算机中的一个确定的比特信号对中的等于1的哪个比特不同于在迭代n-1中针对所述计算机中的另一个确定的比特信号对中的比特；
- 同步信号确定模块，其被配置成使得所述计算机中的每一个基于比特乘积对和比特余数对来确定同步信号。
另外，计算模块包括以下子模块：
- 第一计算机的第一计算子模块，其被配置成计算第一比特，如果在迭代n中第一计算机计算出的控制指令Ia(n)等于在迭代n-1中计算出的控制指令Ia(n-1)，则第一比特等于0，否则第一比特等于1；
- 第二计算机的第二计算子模块，其被配置成计算第二比特，如果在迭代n中第二计算机计算出的控制指令Ib(n)等于在迭代n-1中计算出的控制指令Ib(n-1)，则第二比特等于0，否则第二比特等于1。
此外，交换模块包括以下子模块：
- 第一计算机的第一传输子模块，其被配置成将第一比特传输到第二计算机；
- 第二计算机的第二传输子模块，其被配置成将第二比特传输到第一计算机。
另外，信号对确定模块包括以下子模块：
- 第一计算机的第一确定子模块，其被配置成确定第一比特信号对Sa(n) =
Figure 954099DEST_PATH_IMAGE001
，其中sa0是等于在迭代n-1中计算出的第一比特的第一特定比特，并且sa1是等于在迭代n-1中计算出的第二比特的第二相反比特；
- 第二计算机的第二确定子模块，其被配置成确定第二比特信号对Sb(n) =
Figure 261584DEST_PATH_IMAGE002
，其中sb0是等于在迭代n-1中计算出的第二比特的第二特定比特，并且sb1是等于在迭代n-1中计算出的第一比特的第一相反比特。
根据一个特定特征，乘积对确定模块包括以下子模块：
- 第一计算机的第三确定子模块，其被配置成确定第一比特乘积对Pa(n) =
Figure 152180DEST_PATH_IMAGE022
，其中pa0是特定比特并且pa1是相反比特，
• 如果(Ra(n-1) =
Figure 949234DEST_PATH_IMAGE004
或Ra(n-1) =
Figure 558070DEST_PATH_IMAGE005
)并且Sa(n) =
Figure 731563DEST_PATH_IMAGE006
，则Pa(n) =
Figure 929195DEST_PATH_IMAGE006
，Ra(n-1)对应于在迭代n-1中确定的比特余数对，
• 如果(Ra(n-1) =
Figure 897151DEST_PATH_IMAGE007
且Sa(n) =
Figure 993283DEST_PATH_IMAGE006
)或者(Ra(n-1) =
Figure 704887DEST_PATH_IMAGE008
且Sa(n) =
Figure 570074DEST_PATH_IMAGE009
)，则Pa(n) =
Figure 708932DEST_PATH_IMAGE016
，
• 如果(Ra(n-1) =
Figure 230043DEST_PATH_IMAGE017
且Sa(n) =
Figure 479759DEST_PATH_IMAGE006
)或者(Ra(n-1) =
Figure 465032DEST_PATH_IMAGE012
且Sa(n) =
Figure 774791DEST_PATH_IMAGE018
)，则Pa(n) =
Figure 845515DEST_PATH_IMAGE018
，
• 否则，Pa(n) =
Figure 898922DEST_PATH_IMAGE005
；
- 第二计算机的第四确定子模块，其被配置成确定第二比特乘积对Pb(n) =
Figure 925652DEST_PATH_IMAGE023
，其中pb0是特定比特并且pb1是相反比特，
• 如果(Rb(n-1) =
Figure 406312DEST_PATH_IMAGE004
或Rb(n-1) =
Figure 698753DEST_PATH_IMAGE005
)并且Sb(n) =
Figure 555851DEST_PATH_IMAGE006
，则Pb(n) =
Figure 250138DEST_PATH_IMAGE006
，Rb(n-1)对应于在迭代n-1中确定的比特余数对，
• 如果(Rb(n-1) =
Figure 901699DEST_PATH_IMAGE007
且Sb(n) =
Figure 884698DEST_PATH_IMAGE006
)或者(Rb(n-1) =
Figure 279907DEST_PATH_IMAGE008
且Sb(n) =
Figure 828700DEST_PATH_IMAGE009
)，则Pb(n) =
Figure 916742DEST_PATH_IMAGE016
，
• 如果(Rb(n-1) =
Figure 183775DEST_PATH_IMAGE017
且Sb(n) =
Figure 382676DEST_PATH_IMAGE006
)或者(Rb(n-1) =
Figure 972926DEST_PATH_IMAGE012
且Sb(n) =
Figure 231869DEST_PATH_IMAGE018
)，则Pb(n) =
Figure 986198DEST_PATH_IMAGE018
，
• 否则，Pb(n) =
Figure 723210DEST_PATH_IMAGE005
。
根据另一特定特征，余数对确定模块包括以下子模块：
- 第一计算机的第五确定子模块，其被配置成确定第一比特余数对Ra(n) =
Figure 246595DEST_PATH_IMAGE019
，其中ra0是特定比特，ra1是相反比特，并且Ra(n) = Sa(n) XOR Pa(n)；
- 第二计算机的第六确定子模块，其被配置成确定第二比特余数对Rb(n) =
Figure 614123DEST_PATH_IMAGE024
，其中rb0是特定比特，rb1是相反比特，并且Rb(n) = Sb(n) XOR Pb(n)。
另外，同步信号确定模块包括以下子模块：
- 第一计算机的第七确定子模块，其被配置成确定第一同步信号Oa(n)，
• 如果Pa(n) =
Figure 590169DEST_PATH_IMAGE025
，则第一同步信号Oa(n)等于迭代n-1中的第一同步信号Oa(n-1)，
• 如果Pa(n)≠
Figure 130872DEST_PATH_IMAGE021
并且如果ra0 = 0，则第一同步信号Oa(n)等于由第一计算机在迭代n-1中计算出的控制指令Ia(n-1)，
• 如果Pa(n)≠
Figure 774343DEST_PATH_IMAGE025
并且如果ra0 = 1，则第一同步信号Oa(n)等于由第一计算机在迭代n-2中计算出的控制指令Ia(n-2)；
- 第二计算机的第八确定子模块，其被配置成确定第二同步信号Ob(n)，
• 如果Pb(n) =
Figure 109509DEST_PATH_IMAGE021
，则第二同步信号Ob(n)等于迭代n-1中的第二同步信号Ob(n-1)，
• 如果Pb(n)≠
Figure 838431DEST_PATH_IMAGE021
并且如果rb0 = 0，则第二同步信号Ob(n)等于由第二计算机在迭代n-1中计算出的控制指令Ib(n-1)，
• 如果Pb(n)≠
Figure 104196DEST_PATH_IMAGE021
并且如果rb0 = 1，则第二同步信号Ob(n)等于由第二计算机在迭代n-2中计算出的控制指令Ib(n-2)。
本发明还涉及用于飞机的飞行控制系统，其包括至少一个如上所述的用于使第一计算机和第二计算机同步的系统。
本发明还涉及飞机，特别是运输机，其包括如上所述的飞行控制系统。
附图说明
在阅读参考附图提供的描述时，本发明及其特征和优点将变得更加清楚地显而易见，在附图中：
图1示出了同步系统的示意性描绘。
图2示出了同步方法的示意性描绘。
图3示意性地例示了同步系统的操作的一个示例。
图4示出了两个计算机之间的比特交换序列。
图5示出了具有包括该同步系统的机载飞行控制系统的飞机。
具体实施方式
图1示出了用于使计算机A和计算机B同步的系统1。在说明书的其余部分中，将该同步系统称为系统1。
系统1旨在机载地容纳在飞机AC上、在飞行控制系统11中，如图5所示。
计算机A、B中的每一个被配置成根据同一个驾驶规则来计算旨在控制飞机AC的操纵面致动器的控制指令。计算机A、B中的每一个包括时钟，时钟彼此同步。计算机A相对于计算机B具有提前或延后。计算机A或B相对于另一计算机B或A的提前或延后是未知的。然而，该提前或该延后在时间方面是有限的。这意味着提前或延后小于最大时间差Tsync。在本描述的下文中定义该最大时间差Tsync。
系统1包括迭代地实施的一组模块。
针对迭代n实施的该组模块至少包括：
- 计算模块CALC 2，
- 交换模块SH 3，
- 信号对确定模块DET1 4，
- 乘积对确定模块DET2 5，
- 余数对确定模块DET3 6，以及
- 同步信号确定模块DET4 7。
计算模块2被配置成使得计算机A、B中的每一个计算一个比特（或布尔值）。如果在迭代n中由计算机A、B中的每一个计算出的控制指令等于在迭代n-1中计算出的控制指令，则该比特等于0。否则，该比特等于1。
优选地，在计算控制指令之前计算该比特。
计算模块2可以包括包含在计算机A中的计算子模块CALC1 2A和包含在计算机B中的计算子模块CALC2 2B。
计算机A的计算子模块2A被配置成计算第一比特。如果在迭代n中计算机A计算出的控制指令Ia(n)等于在迭代n-1中计算出的控制指令Ia(n-1)，则第一比特等于0，否则第一比特等于1。计算机B的计算子模块2B被配置成计算第二比特。如果在迭代n中计算机B计算出的控制指令Ib(n)等于在迭代n-1中计算出的控制指令Ib(n-1)，则第二比特等于0，否则第二比特等于1。
交换模块3被配置成使得计算机A、B中的每一个交换计算出的比特。
交换模块3可以包括包含在计算机A中的传输子模块SH1 3A和包含在计算机B中的传输子模块SH2 3B。
计算机A的传输子模块3A被配置成将由计算子模块2A计算出的第一比特传输到计算机B。
计算机B的传输子模块3B被配置成将由计算子模块2B计算出的第二比特传输到计算机A。
第一比特对应于计算机A的特定比特并且对应于计算机B的相反比特。第二比特对应于计算机A的相反比特并且对应于计算机B的特定比特。
计算机A、B中的每一个的具有采样周期Tc的时钟可以具有其之间的最大时间差Tsync。图4示出了两个计算机A和B的时钟序列C(n)、C(n+1)、C(n+2)。在迭代n中，计算机A的时钟相对于计算机B的时钟延后了Tsync。该延后在迭代n+1中减小并且在迭代n+2中消失。Ls1表示从一个计算机A、B到另一计算机B、A的比特传输的最小等待时间。Ls2表示从一个计算机A、B到另一计算机B、A的比特传输的最大等待时间。为了使计算机A在迭代n中计算出的比特能够可由另一计算机B、A确切地在迭代n+1中使用，传输等待时间Ls1应大于最大时间差Tsync（Ls1>Tsync）并小于采样周期Tc与最大时间差Tsync之差（Ls2 < Tc - 2Tsync）。
另外，优选的是，选择满足以下关系的采样周期Tc：
Figure 602173DEST_PATH_IMAGE026
> 3，其中Ts对应于由两个计算机A、B采集的要同步的数据项的传输周期。Ls对应于将该数据项传送到计算机A、B中的每一个所引起的等待时间。
信号对确定模块4被配置成使得计算机A、B中的每一个确定称为“比特信号对”的比特对。比特信号对包括由计算机A、B中的每一个计算出的比特。
信号对确定模块4包括确定子模块DET11 4A和确定子模块DET12 4B。
计算机A的确定子模块4A被配置成确定第一比特信号对Sa(n) =
Figure 108241DEST_PATH_IMAGE027
，其中sa0是等于计算子模块2A在迭代n-1中计算出的第一比特的特定比特，并且sa1是等于计算子模块2B在迭代n-1中计算出的第二比特的相反比特。
计算机B的确定子模块4B被配置成确定第二比特信号对Sb(n) =
Figure 324459DEST_PATH_IMAGE028
，其中sb0是等于计算子模块2B在迭代n-1中计算出的第二比特的特定比特，并且sb1是等于计算子模块2A在迭代n-1中计算出的第一比特的相反比特。
乘积对确定模块5被配置成使得计算机A、B中的每一个确定称为“比特乘积对”的比特对。比特乘积对指示在迭代n中针对计算机A、B中的一个确定的比特信号对中的等于1的哪个比特等于在迭代n-1中针对计算机A、B中的另一个确定的比特信号对中的比特。
乘积对确定模块5可以包括确定子模块DET21 5A和确定子模块DET22 5B。
计算机A的确定子模块5A被配置成确定第一比特乘积对Pa(n) =
Figure 206964DEST_PATH_IMAGE029
，其中pa0是特定比特并且pa1是相反比特。
Pa(n)是如下确定的。
如果(Ra(n-1) =
Figure 559448DEST_PATH_IMAGE030
或Ra(n-1) =
Figure 439679DEST_PATH_IMAGE031
)并且Sa(n) =
Figure 877614DEST_PATH_IMAGE032
，则Pa(n) =
Figure 298231DEST_PATH_IMAGE032
。
如果(Ra(n-1) =
Figure 770801DEST_PATH_IMAGE033
且Sa(n) =
Figure 618671DEST_PATH_IMAGE032
)或者(Ra(n-1) =
Figure 543902DEST_PATH_IMAGE034
且Sa(n) =
Figure 955160DEST_PATH_IMAGE035
)，则Pa(n) =
Figure 282236DEST_PATH_IMAGE036
。
如果(Ra(n-1) =
Figure 566587DEST_PATH_IMAGE037
且Sa(n) =
Figure 979114DEST_PATH_IMAGE032
)或者(Ra(n-1) =
Figure 741534DEST_PATH_IMAGE038
且Sa(n) =
Figure 860799DEST_PATH_IMAGE039
)，则Pa(n) =
Figure 316051DEST_PATH_IMAGE039
。
在其他情况下，Pa(n) =
Figure 215874DEST_PATH_IMAGE031
。
Ra(n-1)对应于在迭代n-1中确定的称为“比特余数对”的比特对。在本描述的下文中解释Ra(n)的确定。
计算机B的确定子模块5B被配置成确定第二比特乘积对Pb(n) =
Figure 781985DEST_PATH_IMAGE040
，其中pb0是特定比特并且pb1是相反比特。
Pb(n)是如下确定的。
如果(Rb(n-1) =
Figure 818074DEST_PATH_IMAGE030
或Rb(n-1) =
Figure 444227DEST_PATH_IMAGE031
)并且Sb(n) =
Figure 18297DEST_PATH_IMAGE032
，则Pb(n) =
Figure 122519DEST_PATH_IMAGE032
。
如果(Rb(n-1) =
Figure 278694DEST_PATH_IMAGE033
且Sb(n) =
Figure 75749DEST_PATH_IMAGE032
)或者(Rb(n-1) =
Figure 684585DEST_PATH_IMAGE034
且Sb(n) =
Figure 795760DEST_PATH_IMAGE035
)，则Pb(n) =
Figure 806441DEST_PATH_IMAGE036
。
如果(Rb(n-1) =
Figure 774397DEST_PATH_IMAGE037
且Sb(n) =
Figure 870529DEST_PATH_IMAGE032
)或者(Rb(n-1) =
Figure 316554DEST_PATH_IMAGE038
且Sb(n) =
Figure 447321DEST_PATH_IMAGE039
)，则Pb(n) =
Figure 773129DEST_PATH_IMAGE039
。
在其他情况下，Pb(n) =
Figure 356557DEST_PATH_IMAGE031
。
Rb(n-1)对应于在迭代n-1中确定的比特余数对。在本描述的下文中解释Rb(n)的确定。
余数对确定模块6被配置成使得计算机A、B中的每一个确定称为“比特余数对”的比特对。比特余数对指示在迭代n中针对计算机A、B中的一个确定的比特信号对中的等于1的哪个比特不同于在迭代n-1中针对计算机A、B中的另一个确定的比特信号对中的比特。
余数对确定模块6可以包括确定子模块DET31 6A和确定子模块DET32 6B。
计算机A的确定子模块6A被配置成确定第一比特余数对Ra(n) =
Figure 606273DEST_PATH_IMAGE041
，其中ra0是特定比特并且ra1是相反比特。
使用以下关系来确定第一比特余数对：Ra(n) = Sa(n) XOR Pa(n)。
计算机B的确定子模块6B被配置成确定第二比特余数对Rb(n) =
Figure 591547DEST_PATH_IMAGE042
，其中rb0是特定比特并且rb1是相反比特。
使用以下关系来确定第二比特余数对：Rb(n) = Sb(n) XOR Pb(n)。
同步信号确定模块7被配置成使得计算机A、B中的每一个基于比特乘积对和比特余数对来确定同步信号。
同步信号确定模块7可以包括确定子模块DET41 7A和确定子模块DET42 7B。
计算机A的确定子模块7A被配置成确定第一同步信号Oa(n)。
如下确定第一同步信号Oa(n)。
如果Pa(n) =
Figure 901305DEST_PATH_IMAGE031
，则第一同步信号Oa(n)等于迭代n-1中的同步信号Oa(n-1)。
如果Pa(n)≠
Figure 972030DEST_PATH_IMAGE031
并且如果ra0 = 0，则第一同步信号Oa(n)等于由计算机A在迭代n-1中计算出的控制指令Ia(n-1)。
如果Pa(n)≠
Figure 963119DEST_PATH_IMAGE031
并且如果ra0 = 1，则第一同步信号Oa(n)等于由计算机A在迭代n-2中计算出的控制指令Ia(n-2)。
计算机B的确定子模块7B被配置成确定第二同步信号Ob(n)。
如下确定第二同步信号Ob(n)。
如果Pb(n) =
Figure 802899DEST_PATH_IMAGE031
，则第二同步信号Ob(n)等于迭代n-1中的第二同步信号Ob(n-1)。
如果Pb(n)≠
Figure 283559DEST_PATH_IMAGE043
并且如果rb0 = 0，则第二同步信号Ob(n)等于由计算机B在迭代n-1中计算出的控制指令Ib(n-1)。
如果Pb(n)≠
Figure 576000DEST_PATH_IMAGE043
并且如果rb0 = 1，则第二同步信号Ob(n)等于由计算机B在迭代n-2中计算出的控制指令Ib(n-2)。
此外，认为在第一迭代n = N中，在迭代N-1中如下设置以下比特对：Ra(N-1) = Sa(N-1) = Rb(N-1) = Sb(N-1) =
Figure 433098DEST_PATH_IMAGE044
。
图3例示了系统1的一个示例性实施方式。
右侧的列涉及计算机A，并且左侧的列涉及计算机B。第一行示出了示出分别由计算机A和计算机B计算出的控制指令Ia、Ib的示例的图表。要注意到，控制指令Ib相对于控制指令Ia延后了一个迭代。
最后一行示出了示出由系统1确定的同步信号Oa、Ob的图表。要注意到，这些信号Oa和Ob是同步的。
在两行图表之间示出了各种比特对的确定。
字母F意指“假”，并且对应于等于0的比特。字母T意指“真”，并且对应于等于1的比特。为免该图信息过多，未使用括号。
在迭代n = 1中（未示出），不执行同步。因此，Oa(1) = Ia(1)并且Ob(1) = Ib(1)。
在迭代n = 2中：
Ra(2) = Sa(2) = Rb(2) = Sb(2) =
Figure 314335DEST_PATH_IMAGE043
。因此不执行同步。
因此，Oa(2) = Oa(1)并且Ob(2) = Ob(1)。
在迭代n = 3中：
对于计算机A，Ia(2)不同于Ia(1)，但Ib(2)等于Ib(1)。因此，Sa(3) =
Figure 965896DEST_PATH_IMAGE045
并且Ra(2) =
Figure 11213DEST_PATH_IMAGE046
。因此，Pa(3) =
Figure 406422DEST_PATH_IMAGE047
。
因此，Oa(3) = Oa(2)。
对于计算机B，Ib(2)等于Ib(1)，但Ia(2)不同于Ia(1)。因此，Sb(3) =
Figure 955215DEST_PATH_IMAGE039
并且Rb(2) =
Figure 43257DEST_PATH_IMAGE048
。因此，Pb(3) =
Figure 247973DEST_PATH_IMAGE048
。
因此，Ob(3) = Ob(2)。
在迭代n = 4中：
对于计算机A，Ia(3)等于Ia(2)而Ib(3)不同于Ib(2)。因此，Sa(4) =
Figure 181294DEST_PATH_IMAGE049
并且Ra(3)=
Figure 850173DEST_PATH_IMAGE050
。因此，Pa(4) =
Figure 109116DEST_PATH_IMAGE039
。
因此，Oa(4) = Ia(3)。
对于计算机B，Ib(3)不同于Ib(2)而Ia(3)等于Ia(2)。因此，Sb(4) =
Figure 597866DEST_PATH_IMAGE051
并且Rb(3)=
Figure 600457DEST_PATH_IMAGE039
。因此，Pb(4) =
Figure 310793DEST_PATH_IMAGE036
。
因此，Ob(4) = Ib(3)。
在迭代n = 5中：
对于计算机A，Ia(4)等于Ia(3)并且Ib(4)等于Ib(3)。因此，Sa(5) =
Figure 475058DEST_PATH_IMAGE048
并且Ra(4)=
Figure 716683DEST_PATH_IMAGE048
。因此，Pa(5) =
Figure 257386DEST_PATH_IMAGE048
。
因此，Oa(5) = Oa(4)。
对于计算机B，Ib(4)等于Ib(3)并且Ia(4)等于Ia(3)。因此，Sb(5) =
Figure 635278DEST_PATH_IMAGE048
并且Rb(4)=
Figure 173707DEST_PATH_IMAGE048
。因此，Pb(5) =
Figure 637049DEST_PATH_IMAGE048
。
因此，Ob(5) = Ob(4)。
在迭代n = 6中：
对于计算机A，Ia(5)不同于Ia(4)，但Ib(5)等于Ib(4)。因此，Sa(6) =
Figure 981443DEST_PATH_IMAGE050
并且Ra(5) =
Figure 479420DEST_PATH_IMAGE048
。因此，Pa(6) =
Figure 985488DEST_PATH_IMAGE048
。
因此，Oa(6) = Oa(5)。
对于计算机B，Ib(5)等于Ib(4)，但Ia(5)不同于Ia(4)。因此，Sb(6) =
Figure 201706DEST_PATH_IMAGE039
并且Rb(5) =
Figure 271162DEST_PATH_IMAGE048
。因此，Pb(6) =
Figure 623645DEST_PATH_IMAGE048
。
因此，Ob(6) = Ob(5)。
在迭代n = 7中：
对于计算机A，Ia(6)不同于Ia(5)并且Ib(6)不同于Ib(5)。因此，Sa(7) =
Figure 300614DEST_PATH_IMAGE052
并且Ra(6) =
Figure 738549DEST_PATH_IMAGE050
。因此，Pa(7) =
Figure 424745DEST_PATH_IMAGE039
。
因此，Oa(7) = Ia(5)。
对于计算机B，Ib(6)不同于Ib(5)并且Ia(6)不同于Ia(5)。因此，Sb(7) =
Figure 631736DEST_PATH_IMAGE052
并且Rb(6) =
Figure 682868DEST_PATH_IMAGE053
。因此，Pb(7) =
Figure 608099DEST_PATH_IMAGE036
。
因此，Ob(7) = Ib(6)。
在迭代n = 8中：
对于计算机A，Ia(7)等于Ia(6)，但Ib(7)不同于Ib(6)。因此，Sa(8) =
Figure 832407DEST_PATH_IMAGE039
并且Ra(7) =
Figure 159483DEST_PATH_IMAGE050
。因此，Pa(8) =
Figure 443834DEST_PATH_IMAGE039
。
因此，Oa(8) = Ia(7)。
对于计算机B，Ib(7)不同于Ib(6)但Ia(7)等于Ia(6)。因此，Sb(8) =
Figure 777732DEST_PATH_IMAGE051
并且Rb(7)=
Figure 805731DEST_PATH_IMAGE039
。因此，Pb(8) =
Figure 987314DEST_PATH_IMAGE036
。
因此，Ob(8) = Ib(7)。
在迭代n = 9中：
对于计算机A，Ia(8)等于Ia(7)并且Ib(8)等于Ib(7)。因此，Sa(9) =
Figure 442566DEST_PATH_IMAGE048
并且Ra(8)=
Figure 342389DEST_PATH_IMAGE048
。因此，Pa(9) =
Figure 908499DEST_PATH_IMAGE048
。
因此，Oa(9) = Oa(8)。
对于计算机B，Ib(8)等于Ib(7)并且Ia(8)等于Ia(7)。因此，Sb(9) =
Figure 882271DEST_PATH_IMAGE048
并且Rb(8)=
Figure 508425DEST_PATH_IMAGE048
。因此，Pb(9) =
Figure 629965DEST_PATH_IMAGE048
。
因此，Ob(9) = Ob(8)。
本发明还涉及用于使计算机A和计算机B同步的方法（图2）。
所述方法包括迭代地实施的一组步骤。
在每个迭代n中实施的该组步骤包括：
- 由计算模块2实施的计算步骤E1，在于：计算机A、B中的每一个计算一个比特，如果在迭代n中由计算机A、B中的每一个计算出的控制指令等于在迭代n-1中计算出的控制指令，则该比特等于0，否则该比特等于1；
- 由交换模块3实施的交换步骤E2，在于：计算机A、B中的每一个交换计算出的比特；
- 由信号对确定模块4实施的信号对确定步骤E3，在于：计算机A、B中的每一个确定比特信号对，比特信号对包括由计算机A、B中的每一个计算出的比特；
- 由乘积对确定模块5实施的乘积对确定步骤E4，在于：计算机A、B中的每一个确定比特乘积对，比特乘积对指示在迭代n中针对计算机A、B中的一个确定的比特信号对中的等于1的哪个比特等于在迭代n-1中针对计算机A、B中的另一个确定的比特信号对中的比特；
- 由余数对确定模块6实施的余数对确定步骤E5，在于：计算机A、B中的每一个确定比特余数对，比特余数对指示在迭代n中针对计算机A、B中的一个确定的比特信号对中的等于1的哪个比特不同于在迭代n-1中针对计算机A、B中的另一个确定的比特信号对中的比特；
- 由同步信号确定模块7实施的同步信号确定步骤E6，在于：计算机A、B中的每一个基于比特乘积对和比特余数对来确定同步信号。
计算步骤E1可以包括以下子步骤：
- 由计算机A的计算子模块2A实施的计算子步骤E1A，在于：计算第一比特，如果在迭代n中计算机A计算出的控制指令Ia(n)等于在迭代n-1中计算机A计算出的控制指令Ia(n-1)，则第一比特等于0，否则第一比特等于1；
- 由计算机B的计算子模块2B实施的计算子步骤E1B，在于：计算第二比特，如果在迭代n中计算机B计算出的控制指令Ib(n)等于在迭代n-1中计算机B计算出的控制指令Ib(n-1)，则第二比特等于0，否则第二比特等于1。
交换步骤E2可以包括以下子步骤：
- 由计算机A的传输子模块3A实施的传输子步骤E2A，在于：将计算机A计算出的第一比特传输到计算机B；
- 由计算机B的传输子模块3B实施的传输子步骤E2B，在于：将计算机B计算出的第二比特传输到计算机A。
信号对确定步骤E3可以包括以下子步骤：
- 由计算机A的确定子模块4A实施的确定子步骤E3A，在于：确定第一比特信号对Sa(n) =
Figure 999766DEST_PATH_IMAGE054
，其中sa0是等于在迭代n-1中计算出的第一比特的特定比特，并且sa1是等于在迭代n-1中计算出的第二比特的相反比特；
- 由计算机B的确定子模块4B实施的确定子步骤E3B，在于：确定第二比特信号对Sb(n) =
Figure 155941DEST_PATH_IMAGE028
，其中sb0是等于在迭代n-1中计算出的第二比特的特定比特，并且sb1是等于在迭代n-1中计算出的第一比特的相反比特。
乘积对确定步骤E4可以包括以下子步骤：
- 由计算机A的确定子模块5A实施的确定子步骤E4A，在于：确定第一比特乘积对Pa(n) =
Figure 952996DEST_PATH_IMAGE055
，其中pa0是特定比特并且pa1是相反比特，
• 如果(Ra(n-1) =
Figure 748782DEST_PATH_IMAGE056
或Ra(n-1) =
Figure 656695DEST_PATH_IMAGE031
)并且Sa(n) =
Figure 667377DEST_PATH_IMAGE032
，则Pa(n) =
Figure 635333DEST_PATH_IMAGE032
，Ra(n-1)对应于在迭代n-1中确定的比特余数对，
• 如果(Ra(n-1) =
Figure 731465DEST_PATH_IMAGE033
且Sa(n) =
Figure 380752DEST_PATH_IMAGE032
)或者(Ra(n-1) =
Figure 511519DEST_PATH_IMAGE034
且Sa(n) =
Figure 650376DEST_PATH_IMAGE035
)，则Pa(n) =
Figure 968225DEST_PATH_IMAGE050
，
• 如果(Ra(n-1) =
Figure 483520DEST_PATH_IMAGE037
且Sa(n) =
Figure 468794DEST_PATH_IMAGE032
)或者(Ra(n-1) =
Figure 965503DEST_PATH_IMAGE038
且Sa(n) =
Figure 770648DEST_PATH_IMAGE049
)，则Pa(n) =
Figure 824054DEST_PATH_IMAGE039
，
• 否则，Pa(n) =
Figure 663835DEST_PATH_IMAGE031
；
- 由计算机B的确定子模块5B实施的确定子步骤E4B，在于：确定第二比特乘积对Pb(n) =
Figure 144494DEST_PATH_IMAGE040
，其中pb0是特定比特并且pb1是相反比特，
• 如果(Rb(n-1) =
Figure 640198DEST_PATH_IMAGE056
或Rb(n-1) =
Figure 231716DEST_PATH_IMAGE031
)并且Sb(n) =
Figure 191582DEST_PATH_IMAGE032
，则Pb(n) =
Figure 843143DEST_PATH_IMAGE032
，Rb(n-1)对应于在迭代n-1中确定的比特余数对，
• 如果(Rb(n-1) =
Figure 622880DEST_PATH_IMAGE033
且Sb(n) =
Figure 18090DEST_PATH_IMAGE032
)或者(Rb(n-1) =
Figure 832462DEST_PATH_IMAGE034
且Sb(n) =
Figure 841875DEST_PATH_IMAGE035
)，则Pb(n) =
Figure 108908DEST_PATH_IMAGE050
，
• 如果(Rb(n-1) =
Figure 307808DEST_PATH_IMAGE037
且Sb(n) =
Figure 976687DEST_PATH_IMAGE032
)或者(Rb(n-1) =
Figure 970051DEST_PATH_IMAGE038
且Sb(n) =
Figure 724380DEST_PATH_IMAGE049
)，则Pb(n) =
Figure 664654DEST_PATH_IMAGE039
，
• 否则，Pb(n) =
Figure 188040DEST_PATH_IMAGE031
。
余数对确定步骤E5可以包括以下子步骤：
- 由计算机A的确定子模块6A实施的确定子步骤E5A，在于：确定第一比特余数对Ra(n) =
Figure 352305DEST_PATH_IMAGE057
，其中ra0是特定比特，ra1是相反比特，并且Ra(n) = Sa(n) XOR Pa(n)；
- 由计算机B的确定子模块6B实施的确定子步骤E5B，在于：确定第二比特余数对Rb(n) =
Figure 593930DEST_PATH_IMAGE042
，其中rb0是特定比特，rb1是相反比特，并且Rb(n) = Sb(n) XOR Pb(n)。
同步信号确定步骤E6可以包括以下子步骤：
- 由计算机A的确定子模块7A实施的确定子步骤E6A，在于：确定第一同步信号Oa(n)，
• 如果Pa(n) =
Figure 134633DEST_PATH_IMAGE031
，则第一同步信号Oa(n)等于迭代n-1中的第一同步信号Oa(n-1)，
• 如果Pa(n)≠
Figure 512525DEST_PATH_IMAGE031
并且如果ra0 = 0，则第一同步信号Oa(n)等于由计算机A在迭代n-1中计算出的控制指令Ia(n-1)，
• 如果Pa(n)≠
Figure 300221DEST_PATH_IMAGE031
并且如果ra0 = 1，则第一同步信号Oa(n)等于由计算机A在迭代n-2中计算出的控制指令Ia(n-2)；
- 由计算机B的确定子模块7B实施的确定子步骤E6B，在于：确定第二同步信号Ob(n)，
• 如果Pb(n) =
Figure 763563DEST_PATH_IMAGE031
，则第二同步信号Ob(n)等于迭代n-1中的第二同步信号Ob(n-1)，
• 如果Pb(n)≠
Figure 107957DEST_PATH_IMAGE031
并且如果rb0 = 0，则第二同步信号Ob(n)等于由计算机B在迭代n-1中计算出的控制指令Ib(n-1)，
• 如果Pb(n)≠
Figure 340355DEST_PATH_IMAGE031
并且如果rb0 = 1，则第二同步信号Ob(n)等于由计算机B在迭代n-2中计算出的控制指令Ib(n-2)。

Claims (16)

1.用于使第一计算机（A）和第二计算机（B）同步的方法，所述计算机（A、B）中的每一个被配置成根据同一个驾驶规则来计算旨在控制飞机（AC）的操纵面致动器的控制指令，所述计算机（A、B）中的每一个包括时钟，所述时钟彼此同步，第一计算机（A）相对于第二计算机（B）具有提前或延后，提前或延后是未知的并且在时间方面是有限的；
其特征在于，其包括迭代地实施的一组步骤，在每个迭代n中实施的该组步骤包括：
- 由计算模块（2）实施的计算步骤（E1），在于：所述计算机（A、B）中的每一个计算一个比特，如果在迭代n中由所述计算机（A、B）中的每一个计算出的控制指令等于在迭代n-1中计算出的控制指令，则该比特等于0，否则该比特等于1；
- 由交换模块（3）实施的交换步骤（E2），在于：所述计算机（A、B）中的每一个交换计算出的比特；
- 由信号对确定模块（4）实施的信号对确定步骤（E3），在于：所述计算机（A、B）中的每一个确定比特信号对，比特信号对包括由所述计算机（A、B）中的每一个计算出的比特；
- 由乘积对确定模块（5）实施的乘积对确定步骤（E4），在于：所述计算机（A、B）中的每一个确定比特乘积对，比特乘积对指示在迭代n中针对所述计算机（A、B）中的一个确定的比特信号对中的等于1的哪个比特等于在迭代n-1中针对所述计算机（A、B）中的另一个确定的比特信号对中的比特；
- 由余数对确定模块（6）实施的余数对确定步骤（E5），在于：所述计算机（A、B）中的每一个确定比特余数对，比特余数对指示在迭代n中针对所述计算机（A、B）中的一个确定的比特信号对中的等于1的哪个比特不同于在迭代n-1中针对所述计算机（A、B）中的另一个确定的比特信号对中的比特；
- 由同步信号确定模块（7）实施的同步信号确定步骤（E6），在于：所述计算机（A、B）中的每一个基于比特乘积对和比特余数对来确定同步信号。
2.根据权利要求1所述的方法，
其特征在于，计算步骤（E1）包括以下子步骤：
- 由第一计算机（A）的第一计算子模块（2A）实施的第一计算子步骤（E1A），在于：计算第一比特，如果在迭代n中第一计算机（A）计算出的控制指令Ia(n)等于在迭代n-1中计算出的控制指令Ia(n-1)，则第一比特等于0，否则第一比特等于1；
- 由第二计算机（B）的第二计算子模块（2B）实施的第二计算子步骤（E1B），在于：计算第二比特，如果在迭代n中第二计算机（B）计算出的控制指令Ib(n)等于在迭代n-1中计算出的控制指令Ib(n-1)，则第二比特等于0，否则第二比特等于1。
3.根据权利要求1和2中的任一项所述的方法，
其特征在于，交换步骤（E2）包括以下子步骤：
- 由第一计算机（A）的第一传输子模块（3A）实施的第一传输子步骤（E2A），在于：将第一比特传输到第二计算机（B）；
- 由第二计算机（B）的第二传输子模块（3B）实施的第二传输子步骤（E2B），在于：将第二比特传输到第一计算机（A）。
4.根据权利要求1至3中的任一项所述的方法，
其特征在于，信号对确定步骤（E3）包括以下子步骤：
- 由第一计算机（A）的第一确定子模块（4A）实施的第一确定子步骤（E3A），在于：确定第一比特信号对Sa(n) =
Figure DEST_PATH_IMAGE001
，其中sa0是等于在迭代n-1中计算出的第一比特的特定比特，并且sa1是等于在迭代n-1中计算出的第二比特的相反比特；
- 由第二计算机（B）的第二确定子模块（4B）实施的第二确定子步骤（E3B），在于：确定第二比特信号对Sb(n) =
Figure 277294DEST_PATH_IMAGE002
，其中sb0是等于在迭代n-1中计算出的第二比特的特定比特，并且sb1是等于在迭代n-1中计算出的第一比特的相反比特。
5.根据权利要求1至4中的任一项所述的方法，
其特征在于，乘积对确定步骤（E4）包括以下子步骤：
- 由第一计算机（A）的第三确定子模块（5A）实施的第三确定子步骤（E4A），在于：确定第一比特乘积对Pa(n) =
Figure DEST_PATH_IMAGE003
，其中pa0是特定比特并且pa1是相反比特，
• 如果(Ra(n-1) =
Figure 988899DEST_PATH_IMAGE004
或Ra(n-1) =
Figure DEST_PATH_IMAGE005
)并且Sa(n) =
Figure 650824DEST_PATH_IMAGE006
，则Pa(n) =
Figure 789681DEST_PATH_IMAGE006
，Ra(n-1)对应于在迭代n-1中确定的比特余数对，
• 如果(Ra(n-1) =
Figure DEST_PATH_IMAGE007
且Sa(n) =
Figure 373109DEST_PATH_IMAGE006
)或者(Ra(n-1) =
Figure 622825DEST_PATH_IMAGE008
且Sa(n) =
Figure DEST_PATH_IMAGE009
)，则Pa(n)=
Figure 139257DEST_PATH_IMAGE010
，
• 如果(Ra(n-1) =
Figure DEST_PATH_IMAGE011
且Sa(n) =
Figure 449016DEST_PATH_IMAGE006
)或者(Ra(n-1) =
Figure 519740DEST_PATH_IMAGE012
且Sa(n) =
Figure DEST_PATH_IMAGE013
)，则Pa(n)=
Figure 573147DEST_PATH_IMAGE013
，
• 否则，Pa(n) =
Figure 412927DEST_PATH_IMAGE014
；
- 由第二计算机（B）的第四确定子模块（5B）实施的第四确定子步骤（E4B），在于：确定第二比特乘积对Pb(n) =
Figure DEST_PATH_IMAGE015
，其中pb0是特定比特并且pb1是相反比特，
• 如果(Rb(n-1) =
Figure 159166DEST_PATH_IMAGE004
或Rb(n-1) =
Figure 451607DEST_PATH_IMAGE016
)并且Sb(n) =
Figure 308704DEST_PATH_IMAGE006
，则Pb(n) =
Figure 2991DEST_PATH_IMAGE006
，Rb(n-1)对应于在迭代n-1中确定的比特余数对，
• 如果(Rb(n-1) =
Figure DEST_PATH_IMAGE017
且Sb(n) =
Figure 202022DEST_PATH_IMAGE006
)或者(Rb(n-1) =
Figure 247339DEST_PATH_IMAGE008
且Sb(n) =
Figure 642548DEST_PATH_IMAGE018
)，则Pb(n)=
Figure DEST_PATH_IMAGE019
，
• 如果(Rb(n-1) =
Figure 191341DEST_PATH_IMAGE020
且Sb(n) =
Figure 279383DEST_PATH_IMAGE006
)或者(Rb(n-1) =
Figure 77574DEST_PATH_IMAGE012
且Sb(n) =
Figure 276474DEST_PATH_IMAGE021
)，则Pb(n)=
Figure 679774DEST_PATH_IMAGE021
，
• 否则，Pb(n) =
Figure DEST_PATH_IMAGE022
。
6.根据权利要求1至5中的任一项所述的方法，
其特征在于，余数对确定步骤（E5）包括以下子步骤：
- 由第一计算机（A）的第五确定子模块（6A）实施的第五确定子步骤（E5A），在于：确定第一比特余数对Ra(n) =
Figure 469875DEST_PATH_IMAGE023
，其中ra0是特定比特，ra1是相反比特，并且Ra(n) = Sa(n)XOR Pa(n)；
- 由第二计算机（B）的第六确定子模块（6B）实施的第六确定子步骤（E5B），在于：确定第二比特余数对Rb(n) =
Figure DEST_PATH_IMAGE024
，其中rb0是特定比特，rb1是相反比特，并且Rb(n) = Sb(n)XOR Pb(n)。
7.根据权利要求1至6中的任一项所述的方法，
其特征在于，同步信号确定步骤（E6）包括以下子步骤：
- 由第一计算机（A）的第七确定子模块（7A）实施的第七确定子步骤（E6A），在于：确定第一同步信号Oa(n)，
• 如果Pa(n) =
Figure 224205DEST_PATH_IMAGE022
，则第一同步信号Oa(n)等于迭代n-1中的第一同步信号Oa(n-1)，
• 如果Pa(n)≠
Figure 961217DEST_PATH_IMAGE022
并且如果ra0 = 0，则第一同步信号Oa(n)等于由第一计算机（A）在迭代n-1中计算出的控制指令Ia(n-1)，
• 如果Pa(n)≠
Figure 15760DEST_PATH_IMAGE022
并且如果ra0 = 1，则第一同步信号Oa(n)等于由第一计算机（A）在迭代n-2中计算出的控制指令Ia(n-2)；
- 由第二计算机（B）的第八确定子模块（7B）实施的第八确定子步骤（E6B），在于：确定第二同步信号Ob(n)，
• 如果Pb(n) =
Figure 445605DEST_PATH_IMAGE022
，则第二同步信号Ob(n)等于迭代n-1中的第二同步信号Ob(n-1)，
• 如果Pb(n)≠
Figure 421651DEST_PATH_IMAGE022
并且如果rb0 = 0，则第二同步信号Ob(n)等于由第二计算机（B）在迭代n-1中计算出的控制指令Ib(n-1)，
• 如果Pb(n)≠
Figure 962354DEST_PATH_IMAGE022
并且如果rb0 = 1，则第二同步信号Ob(n)等于由第二计算机（B）在迭代n-2中计算出的控制指令Ib(n-2)。
8.用于使第一计算机（A）和第二计算机（B）同步的系统（1），所述计算机（A、B）中的每一个被配置成根据同一个驾驶规则来计算旨在控制飞机（AC）的操纵面致动器的控制指令，所述计算机（A、B）中的每一个包括时钟，所述时钟彼此同步，第一计算机（A）相对于第二计算机（B）具有提前或延后，提前或延后是未知的并且在时间方面是有限的；
其特征在于，系统（1）包括迭代地实施的一组模块，在每个迭代n处实施的该组模块包括：
- 计算模块（2），其被配置成使得所述计算机（A、B）中的每一个计算一个比特，如果在迭代n中由所述计算机（A、B）中的每一个计算出的控制指令等于在迭代n-1中计算出的控制指令，则该比特等于0，否则该比特等于1；
- 交换模块（3），其被配置成使得所述计算机（A、B）中的每一个交换计算出的比特；
- 信号对确定模块（4），其被配置成使得所述计算机（A、B）中的每一个确定比特信号对，比特信号对包括由所述计算机（A、B）中的每一个计算出的比特；
- 乘积对确定模块（5），其被配置成使得所述计算机（A、B）中的每一个确定比特乘积对，比特乘积对指示在迭代n中针对所述计算机（A、B）中的一个确定的比特信号对中的等于1的哪个比特等于在迭代n-1中针对所述计算机（A、B）中的另一个确定的比特信号对中的比特；
- 余数对确定模块（6），其被配置成使得所述计算机（A、B）中的每一个确定比特余数对，比特余数对指示在迭代n中针对所述计算机（A、B）中的一个确定的比特信号对中的等于1的哪个比特不同于在迭代n-1中针对所述计算机（A、B）中的另一个确定的比特信号对中的比特；
- 同步信号确定模块（7），其被配置成使得所述计算机（A、B）中的每一个基于比特乘积对和比特余数对来确定同步信号。
9.根据权利要求8所述的系统，
其特征在于，计算模块（2）包括以下子模块：
- 第一计算机（A）的第一计算子模块（2A），其被配置成计算第一比特，如果在迭代n中第一计算机（A）计算出的控制指令Ia(n)等于在迭代n-1中计算出的控制指令Ia(n-1)，则第一比特等于0，否则第一比特等于1；
- 第二计算机（B）的第二计算子模块（2B），其被配置成计算第二比特，如果在迭代n中第二计算机（B）计算出的控制指令Ib(n)等于在迭代n-1中计算出的控制指令Ib(n-1)，则第二比特等于0，否则第二比特等于1。
10.根据权利要求8和9中的任一项所述的系统，
其特征在于，交换模块（3）包括以下子模块：
- 第一计算机（A）的第一传输子模块（3A），其被配置成将第一比特传输到第二计算机（B）；
- 第二计算机（B）的第二传输子模块（3B），其被配置成将第二比特传输到第一计算机（A）。
11.根据权利要求8至10中的任一项所述的系统，
其特征在于，信号对确定模块（4）包括以下子模块：
- 第一计算机（A）的第一确定子模块（4A），其被配置成确定第一比特信号对Sa(n) =
Figure 605825DEST_PATH_IMAGE025
，其中sa0是等于在迭代n-1中计算出的第一比特的第一特定比特，并且sa1是等于在迭代n-1中计算出的第二比特的第二相反比特；
- 第二计算机（B）的第二确定子模块（4B），其被配置成确定第二比特信号对Sb(n) =
Figure 940991DEST_PATH_IMAGE026
，其中sb0是等于在迭代n-1中计算出的第二比特的第二特定比特，并且sb1是等于在迭代n-1中计算出的第一比特的第一相反比特。
12.根据权利要求8至11中的任一项所述的方法，
其特征在于，乘积对确定模块（5）包括以下子模块：
- 第一计算机（A）的第三确定子模块（5A），其被配置成确定第一比特乘积对Pa(n) =
Figure DEST_PATH_IMAGE027
，其中pa0是特定比特并且pa1是相反比特，
• 如果(Ra(n-1) =
Figure 184759DEST_PATH_IMAGE004
或Ra(n-1) =
Figure 263574DEST_PATH_IMAGE028
)并且Sa(n) =
Figure 761551DEST_PATH_IMAGE006
，则Pa(n) =
Figure 267619DEST_PATH_IMAGE006
，Ra(n-1)对应于在迭代n-1中确定的比特余数对，
• 如果(Ra(n-1) =
Figure 483837DEST_PATH_IMAGE017
且Sa(n) =
Figure 163080DEST_PATH_IMAGE006
)或者(Ra(n-1) =
Figure 515564DEST_PATH_IMAGE008
且Sa(n) =
Figure 458112DEST_PATH_IMAGE018
)，则Pa(n)=
Figure 896046DEST_PATH_IMAGE019
，
• 如果(Ra(n-1) =
Figure 316664DEST_PATH_IMAGE020
且Sa(n) =
Figure 789233DEST_PATH_IMAGE006
)或者(Ra(n-1) =
Figure 637103DEST_PATH_IMAGE012
且Sa(n) =
Figure 93493DEST_PATH_IMAGE021
)，则Pa(n)=
Figure 317801DEST_PATH_IMAGE021
，
• 否则，Pa(n) =
Figure 644877DEST_PATH_IMAGE022
；
- 第二计算机（B）的第四确定子模块（5B），其被配置成确定第二比特乘积对Pb(n) =
Figure 929227DEST_PATH_IMAGE029
，其中pb0是特定比特并且pb1是相反比特，
• 如果(Rb(n-1) =
Figure 341754DEST_PATH_IMAGE004
或Rb(n-1) =
Figure 104174DEST_PATH_IMAGE030
)并且Sb(n) =
Figure 816915DEST_PATH_IMAGE006
，则Pb(n) =
Figure 272167DEST_PATH_IMAGE006
，Rb(n-1)对应于在迭代n-1中确定的比特余数对，
• 如果(Rb(n-1) =
Figure 171990DEST_PATH_IMAGE017
且Sb(n) =
Figure 738101DEST_PATH_IMAGE006
)或者(Rb(n-1) =
Figure 774190DEST_PATH_IMAGE008
且Sb(n) =
Figure 400343DEST_PATH_IMAGE018
)，则Pb(n)=
Figure 69353DEST_PATH_IMAGE010
，
• 如果(Rb(n-1) =
Figure 173575DEST_PATH_IMAGE011
且Sb(n) =
Figure 329750DEST_PATH_IMAGE006
)或者(Rb(n-1) =
Figure 126805DEST_PATH_IMAGE012
且Sb(n) =
Figure 735641DEST_PATH_IMAGE031
)，则Pb(n)=
Figure 909133DEST_PATH_IMAGE031
，
• 否则，Pb(n) =
Figure 919814DEST_PATH_IMAGE032
。
13.根据权利要求8至12中的任一项所述的方法，
其特征在于，余数对确定模块（6）包括以下子模块：
- 第一计算机（A）的第五确定子模块（6A），其被配置成确定第一比特余数对Ra(n) =
Figure 418929DEST_PATH_IMAGE033
，其中ra0是特定比特，ra1是相反比特，并且Ra(n) = Sa(n) XOR Pa(n)；
- 第二计算机（B）的第六确定子模块（6B），其被配置成确定第二比特余数对Rb(n) =
Figure 515061DEST_PATH_IMAGE034
，其中rb0是特定比特，rb1是相反比特，并且Rb(n) = Sb(n) XOR Pb(n)。
14.根据权利要求8至13中的任一项所述的方法，
其特征在于，同步信号确定模块（7）包括以下子模块：
- 第一计算机（A）的第七确定子模块（7A），其被配置成确定第一同步信号Oa(n)，
• 如果Pa(n) =
Figure 961086DEST_PATH_IMAGE032
，则第一同步信号Oa(n)等于迭代n-1中的第一同步信号Oa(n-1)，
• 如果Pa(n)≠
Figure 91853DEST_PATH_IMAGE014
并且如果ra0 = 0，则第一同步信号Oa(n)等于由第一计算机（A）在迭代n-1中计算出的控制指令Ia(n-1)，
• 如果Pa(n)≠
Figure 230710DEST_PATH_IMAGE014
并且如果ra0 = 1，则第一同步信号Oa(n)等于由第一计算机（A）在迭代n-2中计算出的控制指令Ia(n-2)；
- 第二计算机（B）的第八确定子模块（7B），其被配置成确定第二同步信号Ob(n)，
• 如果Pb(n) =
Figure 814138DEST_PATH_IMAGE022
，则第二同步信号Ob(n)等于迭代n-1中的第二同步信号Ob(n-1)，
• 如果Pb(n)≠
Figure 595012DEST_PATH_IMAGE022
并且如果rb0 = 0，则第二同步信号Ob(n)等于由第二计算机（B）在迭代n-1中计算出的控制指令Ib(n-1)，
• 如果Pb(n)≠
Figure 580286DEST_PATH_IMAGE022
并且如果rb0 = 1，则第二同步信号Ob(n)等于由第二计算机（B）在迭代n-2中计算出的控制指令Ib(n-2)。
15.用于飞机的飞行控制系统，
其包括至少一个根据权利要求8至14中的任一项所述的用于使第一计算机（A）和第二计算机（B）同步的系统（1）。
16.飞机，
其包括根据权利要求15所述的飞行控制系统。
CN202110371621.0A 2020-04-07 2021-04-07 用于使计算机同步的方法和系统 Pending CN113495867A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2003475A FR3108994A1 (fr) 2020-04-07 2020-04-07 Procédé et système de synchronisation de calculateurs.
FR2003475 2020-04-07

Publications (1)

Publication Number Publication Date
CN113495867A true CN113495867A (zh) 2021-10-12

Family

ID=72178649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110371621.0A Pending CN113495867A (zh) 2020-04-07 2021-04-07 用于使计算机同步的方法和系统

Country Status (4)

Country Link
US (1) US11477002B2 (zh)
EP (1) EP3893080B1 (zh)
CN (1) CN113495867A (zh)
FR (1) FR3108994A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0306211A3 (en) * 1987-09-04 1990-09-26 Digital Equipment Corporation Synchronized twin computer system
FR2901379B1 (fr) * 2006-05-19 2008-06-27 Airbus France Sas Procede et dispositif de consolidation par synchronisation logicielle dans les calculateurs des commandes de vol
FR2927308B1 (fr) * 2008-02-08 2010-10-22 Airbus France Systeme distribue de commande de vol.
FR2996651B1 (fr) * 2012-10-05 2014-12-12 Airbus Operations Sas Systeme de commande de vol utilisant des calculateurs simplex et aeronef le comportant
US10298345B2 (en) * 2017-01-13 2019-05-21 Globalfoundries Inc. Clock synchronizaton using codeword marker
FR3088897A1 (fr) 2018-11-26 2020-05-29 Airbus Operations (S.A.S.) Système de commande de vol d’un aéronef.

Also Published As

Publication number Publication date
EP3893080A1 (fr) 2021-10-13
FR3108994A1 (fr) 2021-10-08
US20210328755A1 (en) 2021-10-21
EP3893080B1 (fr) 2023-09-06
US11477002B2 (en) 2022-10-18

Similar Documents

Publication Publication Date Title
EP2209241B1 (en) System and method for a cross channel data link (CCDL)
US20090259885A1 (en) Systems and methods for redundancy management in fault tolerant computing
EP2466485B1 (en) Parallel computer system, synchronization apparatus, and control method for the parallel computer system
KR20160125942A (ko) 프로그래머블 컨트롤러 시스템, 그 컨트롤러
Shi et al. Hyperbolic tangent function-based finite-time sliding mode control for spacecraft rendezvous maneuver without chattering
EP2288084B1 (en) Network system, information processing apparatus, and control method for network system
CN113495867A (zh) 用于使计算机同步的方法和系统
US6760634B2 (en) System and method for periodic task resumption following redundant control system switchover
JP2009020547A (ja) 分散型モーション制御システム
US7694176B2 (en) Fault-tolerant computer and method of controlling same
JP5729902B2 (ja) 並行シリアル通信方法
EP3461076A1 (en) Communication device, communication system, communication method, and recording medium having communication program recorded thereon
US11899547B2 (en) Transaction based fault tolerant computing system
US9008866B2 (en) Electronic circuit for determining an item of data representing a parameter of the air and system comprising such a circuit
EP3772845B1 (en) Protocol converter, data transmission system, data transmission method, and non-transitory computer-readable medium
CN116490829A (zh) 用于控制具有控制冗余的自动化系统的方法以及自动化系统
JP4640359B2 (ja) フォールトトレラントコンピュータ、フォールトトレラントコンピュータにおける同期制御方法
WO2010095476A1 (ja) プロセッサ及びデータ収集方法
JP2019070902A (ja) 制御システム、制御方法及び等値化装置
JP3977581B2 (ja) 分散形制御システム、及びそのコントローラ
JP2000066912A (ja) 三重系フォールトトレラントシステムのデータ変更方法
US8977786B1 (en) Method and system for processing information at peripheral devices
WO2023181565A1 (ja) 送信装置、方法、及びプログラム
EP4299261A1 (en) Apparatus control system, apparatus control method, and apparatus control program
JP5093986B2 (ja) プロセッサ間通信方法及びプロセッサ間通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination