CN113489499B - 射频架构和电子设备 - Google Patents

射频架构和电子设备 Download PDF

Info

Publication number
CN113489499B
CN113489499B CN202110839543.2A CN202110839543A CN113489499B CN 113489499 B CN113489499 B CN 113489499B CN 202110839543 A CN202110839543 A CN 202110839543A CN 113489499 B CN113489499 B CN 113489499B
Authority
CN
China
Prior art keywords
antenna
signal
switch
chip
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110839543.2A
Other languages
English (en)
Other versions
CN113489499A (zh
Inventor
彭干涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN202110839543.2A priority Critical patent/CN113489499B/zh
Publication of CN113489499A publication Critical patent/CN113489499A/zh
Application granted granted Critical
Publication of CN113489499B publication Critical patent/CN113489499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0802—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection
    • H04B7/0805—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection with single receiver and antenna switching
    • H04B7/0814—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using antenna selection with single receiver and antenna switching based on current reception conditions, e.g. switching to different antenna when signal level is below threshold
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Telephone Function (AREA)

Abstract

本申请公开了一种射频架构和电子设备，所述射频架构包括：第一芯片、第二芯片、前端模块、切换电路、第一天线单元以及第二天线单元，所述第一天线单元包括第一天线，所述第二天线单元包括第二天线和低噪声放大器；在所述第一天线处于接收状态，且所述第二天线处于空闲状态的情况下，可控制所述切换电路的第一端与第三端导通，使所述第二天线用于接收与所述第一芯片对应的第一射频信号，并经过所述低噪声放大器再传输给所述前端模块，利用处于空闲状态的第二天线来接收WiFi信号，从而使走线插损变小，噪声系数明显降低，能够提升接收通路的灵敏度，增加WiFi信号的质量和吞吐量。

Description

射频架构和电子设备
技术领域
本申请属于移动通信技术领域，具体涉及一种射频架构和电子设备。
背景技术
相关技术中，随着2019年Wi-Fi联盟开始WiFi6的认证，WiFi上网速率得到了很大的提升，和人们的日常生活也越来越密不可分。基于2*2多进多出(multiple inputmultiple output，MIMO)的终端WiFi最大理论速率提升到1.2Gbps，且支持8*8MIMO最高速率达到9.6Gbps，已经可以和5G新空口(New Radio，NR)下行4*4MIMO峰值速率1.86Gbps相比拟，极大地提升了用户上网体验，特别是游戏体验。为了提升2*2MIMO的天线体验，同时改善横屏游戏手场景下WiFi信号被手遮挡，导致信号质量下降很多的情况，天线工程师也将WiFi天线设计在了终端的各个边，以避免用户的手持姿势导致天线被完全遮挡的情况。典型的WiFi前端电路结构示意图和天线布局示意图分别如图1和图2所示。
可见，当WiFi天线分布在手机四周时，与第一芯片对应的WiFi天线必然存在某些通路的WiFi的前端走线很长的情况，造成较大的插损。假设上述前端走线长度为80mm，根据实测估算2.4GHz插损为3dB，5GHz插损为6dB左右，再加上滤波器、抽取器等的插损，WiFi2.4G/5G CH1的前端插损接近5～8dB。对于发送(Trasnport，TX)，只要前端模块的增益和线性度足够，一般可以满足WiFi协议的要求；但对于接收(Receive，RX)，由灵敏度理论计算公式，和级联系统噪声系数计算公式可以看出，低噪声放大器(Low Noise Amplifier，LNA)的输入插损对RX系统的低噪声指数(Noise Figure，NF)贡献最大，LNA输入插损增加3dB，灵敏度水平至少会恶化3dB，目前各平台的第一芯片，对于WiFi低速率如11B 1Mbps来说，信号到达芯片的灵敏度差不多可以达到(标准-80dBm)，但是对于WiFi高速率，例如11N MCS7，协议要求极限灵敏度有-64dBm，但第一芯片口的性能只有-77dBm，相当于前端插损最大不能超过7dB，显然在5G走线很长的情况下，灵敏度非常逼近IEEE的标准。
在实现本申请过程中，发明人发现现有技术中至少存在如下问题，现有的WiFi天线布局使远离第一芯片的WiFi天线到第一芯片之间的前端走线插损过大，灵敏度恶化，使接收到的WiFi信号的质量和吞吐量较差。
发明内容
本申请旨在提供一种射频架构和电子设备，至少解决前端走线插损过大，灵敏度恶化，使接收到的WiFi信号的质量和吞吐量较差的问题之一。
为了解决上述技术问题，本申请是这样实现的：
第一方面，本申请实施例提出了一种射频架构，包括：第一芯片、第二芯片、前端模块、切换电路、第一天线单元以及第二天线单元，所述第一天线单元包括第一天线，所述第二天线单元包括第二天线和低噪声放大器；
所述第一芯片与所述前端模块的第一端连接，所述前端模块的第二端与所述切换电路的第一端连接，所述切换电路的第二端连接第一天线，所述切换电路的第三端通过所述低噪声放大器与所述第二天线连接；其中，所述第一天线为与所述第一芯片对应的天线，所述第二天线为与所述第二芯片对应的天线；
在所述第一天线处于接收状态，且所述第二天线处于空闲状态的情况下，可控制所述切换电路的第一端与第三端导通，使所述第二天线用于接收与所述第一芯片对应的第一射频信号，并经过所述低噪声放大器再传输给所述前端模块。
第二方面，本申请实施例提出了一种电子设备，包括：上述的射频架构。
在本申请的实施例中，根据本发明实施例的射频架构包括第一芯片、第二芯片、前端模块、切换电路、第一天线单元以及第二天线单元，所述第一天线单元包括第一天线，所述第二天线单元包括第二天线和低噪声放大器；在所述第一天线处于接收状态，且所述第二天线处于空闲状态的情况下，可控制所述切换电路的第一端与第三端导通，使所述第二天线用于接收与所述第一芯片对应的第一射频信号，并经过所述低噪声放大器再传输给所述前端模块，利用处于空闲状态的第二天线来接收WiFi信号，从而使走线插损变小，噪声系数明显降低，能够提升接收通路的灵敏度，增加WiFi信号的质量和吞吐量。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是现有技术的WiFi前端电路结构示意图；
图2是现有技术的终端天线布局示意图；
图3是本申请实施例的射频架构的一种结构示意图；
图4是本申请实施例的射频架构的另一种结构示意图；
图5是本申请实施例的射频架构的另一种结构示意图；
图6是本申请实施例的射频架构的另一种结构示意图；
图7是本申请实施例的射频架构的基于WiFi 2.4G频段的结构示意图；
图8是本申请实施例的射频架构的基于WiFi 5G频段的结构示意图；
图9是本申请实施例的电子设备结构示意图。
附图标记：
100-射频架构；110-第一芯片；120-第二芯片；130-前端模块；1301-前端模块的第一端；1302-前端模块的第二端；131-第二滤波器；140-切换电路；1401-切换电路的第一端；1402-切换电路的第二端；1403-切换电路的第三端；141-第一开关；1411-第一开关的第一端；1412-第一开关的第二端；1413-第一开关的第三端；142-第二开关；1421-第二开关的第一端；1422-第二开关的第二端；1423-第二开关的第三端；143-逻辑运算电路；1431-逻辑运算电路的第一端；1432-逻辑运算电路的第二端；1433-逻辑运算电路的第三端；144-逻辑与门电路；145-逻辑或门电路；150-第一天线单元；151-第一天线；152-第三天线；160-第二天线单元；161-第二天线；162-低噪声放大器；163-第一滤波器。
具体实施方式
下面将详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
在本发明的描述中，需要理解的是，术语指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
下面结合附图描述本发明实施例的射频架构。
如图3所示，本发明一些实施例的射频架构100包括：第一芯片110、第二芯片120、前端模块(Front-end Modules，FEM)130、切换电路140、第一天线单元150以及第二天线单元160，所述第一天线单元150包括第一天线151，所述第二天线单元160包括第二天线161和低噪声放大器162；
所述第一芯片110与所述前端模块130的第一端1301连接，所述前端模块130的第二端1302与所述切换电路140的第一端1401连接，所述切换电路140的第二端1402连接第一天线151，所述切换电路140的第三端1403通过所述低噪声放大器162与所述第二天线161连接；其中，所述第一天线151为与所述第一芯片110对应的天线，所述第二天线161为与所述第二芯片120对应的天线；
在所述第一天线151处于接收状态，且所述第二天线161处于空闲状态的情况下，可控制所述切换电路140的第一端1401与第三端1403导通，使所述第二天线161用于接收与所述第一芯片110对应的第一射频信号，并经过所述低噪声放大器162再传输给所述前端模块130。
应理解的是，所述第一芯片110可以为WiFi信号调制解调器，负责WiFi信号从模拟信号到射频信号的相互转换，与配置的WiFi天线建立了通信链路。针对不同的目标频段，所述第一芯片110可以多种多样，在一种实施方式中，所述第一芯片110包括以下至少一种：
WiFi 2.4G芯片，对应于WiFi 2.4G频段；
WiFi 5G芯片，对应于WiFi 5G频段。
所述第一芯片可以为针对某一目标频段的芯片，也可以同时具有多个目标频段的功能的芯片。如图1所示，第一芯片可以与WiFi 2.4G CH0天线和WiFi 2.4G CH1天线建立2.4G 2*2MIMO通信链路，并与WiFi 5G CH0天线和WiFi 5G CH1天线建立5G 2*2MIMO通信链路。
应理解的是，所述第二芯片120可以为射频信号调制解调器，负责射频信息从模拟信号到射频信号的相互转换。针对不同的目标频段，其中对应的第二芯片120具体可以为与WiFi 2.4G频段对应的4G芯片和与WiFi 5G频段对应的NR芯片。其中，4G芯片可以与中高频(Middle HighBand，MHB)射频天线建立通信链路，5G芯片可以与超高频(Ultra High Band，UHB)射频天线，即N79射频天线建立通信链路。
应理解的是，所述前端模块130为集成PA和LNA的模组，用于对接收信号和发射信号进行功率放大。其中，与WiFi 2.4G频段对应的2.4G FEM为集成WiFi 2.4G PA和LNA的模组，用于对WiFi 2.4G频段的发射信号和接收信号进行功率放大；与WiFi 5G频段对应的5GFEM为集成WiFi 5GPA和LNA的模组，用于对WiFi 5G频段的发射信号和接收信号进行功率放大。
应理解的是，所述第一天线151为在天线布局中距离第一芯片110较远的WiFi天线。例如，如图2所示，WiFi天线和射频天线布局在终端四边，具体包括：与WiFi 2.4G频段对应的WiFi天线：WiFi 2.4G CH0天线、WiFi2.4G CH1天线；与WiFi 5G频段对应的WiFi天线：WiFi 5G CH0天线和WiFi 5G CH1天线；MHB射频天线：中高频收发(Middle HighBandTransmite&Receive，MHB TRX)天线、中高频辅路接收(Middle HighBand DiversityReceive，MHB DRX)天线、中高频主路接收(Middle HighBand Primary Receive，MHB PRX)MIMO天线和MHB DRX MIMO天线；UHB射频天线：N79 TRX天线、N79 DRX天线、N79 DRX MIMO天线和PRX MIMO天线。其中，WiFi 2.4G CH0天线和WiFi 5G CH0天线距离所述第一芯片110较近，WiFi 2.4G CH1天线和WiFi 5G CH1天线距离第一芯片110较远。可见，与WiFi 2.4G频段对应第一天线151为WiFi 2.4G CH1天线，与WiFi 5G频段对应的第一天线151为WiFi 5GCH1天线。
根据不同的天线布局方案，也可能出现多支或全部WiFi天线均距离第一芯片较远的情况，例如，也可能将WiFi 2.4G CH0天线和WiFi 5G CH0天线同样布局在离第一芯片较远的位置，此时，所述WiFi 2.4G CH0天线和WiFi 5G CH0天线也可以作为第一天线为其设置相应的切换电路。此处，不作具体地限定，但为了简便起见，在下面的实施例中，均以WiFi2.4G CH1天线和WiFi 5G CH1天线为第一天线，WiFi 2.4G CH0天线和WiFi 5G CH0天线为距离第一芯片较近的第三天线152为例进行举例说明。
应理解的是，已知各WiFi与射频的频段信息如下表1所示。
通信频率 WiFi2.4G WiFi5G MHB N79
频率/GHz 2.402～2.482 5.17～5.835 1.8～2.7 4.4～5
表1
可见，WiFi 2.4G频段与MHB频段相重合，WiFi 5G频段与N79频段相重合。由此，与WiFi 2.4G频段对应的第二天线单元160包含的第二天线161可以为上述MHB射频天线中的至少之一，与WiFi 5G频段对应的第二天线单元160包含的第二天线161可以为上述UHB射频天线中的至少之一。当然，在实际应用过程中还会受到各射频天线的具体集成方式等因素的限制，此处不作具体地限定。
所述切换电路140根据第一天线151和第二天线161的使能状态，控制切换电路140的第一端1401分别与第二端1402或第三端1403进行连接，使前端模块130在第一天线151和第二天线161之间进行切换。
所述切换电路140在确定所述第一天线151处于接收状态，且所述第二天线161处于空闲状态的情况下，控制所述切换电路140的第一端1401与第三端1403导通，此时，所述第一芯片110将利用第二天线161接收第一射频信号，即与第一芯片110对应的WiFi信号。通过第二天线161接收到的第一频段信息将先通过低噪声放大器162进行信号放大处理，再传输到前端模块130进行二次放大，最后输入到第一芯片110。由于从第二天线161到低噪声放大器162之间的走线短，从而使插损变小，噪声系数明显降低，能够提升从第二天线161到第一芯片110之间的接收通路的灵敏度。
所述切换电路140在确定所述第一天线151或第二天线161处于其他使能状态时，即在所述第一天线151处于非接收状态，或者所述第二天线161处于非空闲状态时，所述切换电路140将保持所述切换电路140的第一端1401与第二端1402之间的导通，使所述第一天线151采用默认的方式用于接收第一射频信号。
应理解的是，在实际应用过程中，在射频架构离第一射频信号的信号源很近，例如离接入点(Access Point，AP)很近，且没有进行大数据量传输需求的情况下，由于接收到第一射频信号比较强，且对吞吐量要求比较低，使用第一天线151接收第一射频信号可以满足接收需求。此时，即可以根据第一天线151和第二天线161的使能状态控制切换电路进行天线切换，也可以不进行天线切换，此处不作具体地限定，但为了简便起见，在下面的实施例中以根据第一天线和第二天线的使能状态控制切换电路进行天线切换为例进行举例说明。
所述射频架构100可以为多个目标频段分别设置对应的切换电路140，也可以多个目标频段的切换电路设置在同一切换电路140中，此处不作具体地限定。
根据本发明实施例的射频架构，包括第一芯片、第二芯片、前端模块、切换电路、第一天线单元以及第二天线单元，所述第一天线单元包括第一天线，所述第二天线单元包括第二天线和低噪声放大器；所述第一芯片与所述前端模块的第一端连接，所述前端模块的第二端与所述切换电路的第一端连接，所述切换电路的第二端连接第一天线，所述切换电路的第三端通过所述低噪声放大器与所述第二天线连接；在所述第一天线处于接收状态，且所述第二天线处于空闲状态的情况下，可控制所述切换电路的第一端与第三端导通，使所述第二天线用于接收与所述第一芯片对应的第一射频信号，并经过所述低噪声放大器再传输给所述前端模块，利用处于空闲状态的第二天线来接收WiFi信号，从而使走线插损变小，噪声系数明显降低，能够提升接收通路的灵敏度，增加WiFi信号的质量和吞吐量。
基于上述实施例，进一步地，所述第二芯片120与所述切换电路140的第四端1404连接；
在所述第二天线161处于非空闲状态的情况下，所述切换电路140将所述切换电路140的第四端1404与第三端1403导通，使所述第二天线161用于接收所述第二芯片120对应的第二射频信号。
所述切换电路140还可以根据第二天线161的使能状态，控制第二芯片120与第二天线161的导通关系。在所述第二天线161处于非空闲状态时，控制所述切换电路140的第四端1404与第三端1403导通，使所述第二天线161采用默认方式接收第二射频信号；而在所述第二天线161处于空闲状态时，使第二天线161可以与前端模块130导通，用于接收第一射频信号。
根据本发明实施例的射频架构，通过所述第二芯片与所述切换电路的第四端连接，在所述第二天线处于非空闲状态的情况下，使所述第二天线用于接收所述第二芯片对应的第二射频信号，从而在利用处于空闲状态的第二天线来接收WiFi信号的同时，能够保证第二天线的正常工作。
基于上述实施例，进一步地，如图4所示，所述切换电路140包括：第一开关141和第二开关142；所述第一开关141的第一端1411作为所述切换电路140的第一端1401与所述前端模块130连接，所述第一开关141的第二端1412作为所述切换电路140的第二端1402与所述第一天线151连接，所述第一开关141的第三端1413与所述第二开关142的第一端1421连接，所述第二开关142的第二端1422作为所述切换电路140的第三端1403通过所述低噪声放大器162与所述第二天线161连接，所述第二开关142的第三端1423作为所述切换电路140的第四端1404与所述第二芯片120连接；
在所述第一天线151处于接收状态，且所述第二天线161处于空闲状态时，所述第一开关141将所述第一开关141的第一端1411与第三端1413导通；
在所述第二天线161处于空闲状态时，所述第二开关142将所述第二开关142的第一端1421与第二端1422导通。
可用于第一开关141和第二开关142的电路设计方式有很多，在一种实施方式中，所述第一开关141和第二开关142可以为单刀双掷开关(Single Pole Double Throw，SPDT)，所述SPDT包含有三个引脚pin0、pin1和pin2，并根据控制端接收到的高低电平在引脚pin1和pin2之间进行切换，使pin0与pin1导通或者pin0与pin2导通。所述第一开关141的三个引脚pin0、pin1和pin2分别对应第一开关141的第一端1411、第二端1412和第三端1413。所述第二开关的142的三个引脚pin0、pin1和pin2分别对应第二开关142的第一端1421、第二端1422和第三端1423。
在所述第一天线151处于接收状态，且所述第二天线161处于空闲状态时，向所述第一开关141的控制端发送相应的控制信号，控制所述第一开关141的第一端1411与第三端1413导通；同时，向所述第二开关142的控制端发送相应的控制信号，控制所述第二开关142的第一端1421与第二端1422导通。此时，所述前端模块130与所述第二天线161导通，使用所述第二天线161接收第一射频信号。
在所述第一天线151处于非接收状态时，向所述第一开关141的控制端发送相应的控制信号，控制所述第一开关141的第一端1411与第二端1412导通。此时，所述前端模块130与所述第一天线151导通，使用所述第一天线151采用默认方式传输第一射频信号。
在所述第二天线161处于非空闲状态时，向所述第一开关141的控制端发送相应的控制信号，控制所述第一开关141的第一端1411与第二端1412导通。同时，向所述第二开关142的控制端发送相应的控制信号，控制所述第二开关142的第二端1422与第三端1423导通。此时，所述前端模块130与所述第一天线151导通，使用所述第一天线151采用默认方式传输第一射频信号；同时，所述第二芯片120与第二天线161导通，使用所述第二天线161采用默认方式传输第二射频信号。
进一步地，如图5所示，所述切换电路140还包括：逻辑运算电路143，所述逻辑运算电路143的第一端1431与所述第一芯片110的第一信号输出端连接，所述逻辑运算电路143的第二端1432与所述第二芯片120的第二信号输出端连接，所述逻辑运算电路143的第三端1433与所述第一开关141的控制端CTL1连接，所述第二芯片120的第二信号输出端EN2与所述第二开关142的控制端CTL2连接；其中，所述逻辑运算电路143的第三端1433输出的第三信号C由所述逻辑运算电路143的第一端1431输入的第一信号A和所述逻辑运算电路143的第二端1432输入的第二信号B确定。
应理解的是，所述第一芯片110根据第一天线151的使能状态通过第一信号发送端向所述切换电路140发送第一信号A，所述第一信号A具体可以为发射时隙使能信号，通过第一芯片的引脚EN1发送到所述逻辑运算电路143的第一端1431，所述第一信号A可通过高低电平分别指示所述第一天线151为接收状态或非接收状态。
所述第二芯片120根据第二天线161的使能状态通过第二信号发送端向所述切换电路140发送第二信号B，所述第二信号B具体可以为所述第二天线161的使能信号，通过与所述第二天线161对应的引脚EN2分别发送到所述逻辑运算电路143的第二端1432和所述第二开关142的控制端CTL2，所述第二信号B可通过高低电平分别指示所述第二天线161为空闲状态或非空闲状态。
所述逻辑运算电路143根据所述第一信号A和第二信号B确定第三信号C，并发送到所述第一开关141的控制端CTL1。
所述第一开关141根据接收到的第三信号C使所述第一开关141的第一端1411在第二端1412与第三端1413之间进行切换导通。具体地：在所述第一信号A指示所述第一天线151为接收状态，且所述第二信号B指示所述第二天线161处于空闲状态时，所述逻辑运算电路143向所述第一开关141的控制端CTL1发送的第三信号C将控制所述第一开关141的第一端1411与第三端1413导通，即使所述前端模块130与所述第二开关142导通；在所述第一信号A指示所述第一天线151为非接收状态，或者所述第二信号B指示所述第二天线161处于非空闲状态时，所述逻辑运算电路143向所述控制端CTL1发送的第三信号C将控制所述第一开关141第一端1411与第二端1412导通，即使所述前端模块130与所述第一天线151导通。
所述第二开关142根据接收到的第二信号B使所述第二开关142的第二端1422在第一端1421与第三端1423之间进行切换导通。具体地：在所述第二信号B指示所述第二天线161处于空闲状态时，所述第二开关142的第一端1421与第二端1422导通，即使所述第二天线161与所述第一开关141导通；在所述第二信号B指示所述第二天线161处于非空闲状态时，所述第二开关142的第二端1422与第三端1423导通，即使所述第二天线161与所述第二芯片120导通。
进一步地，可用于所述逻辑运算电路143的电路设计可以多种多样，在一种实施方式中，所述逻辑运算电路143可以为逻辑或门电路；所述逻辑或门的第三端输出的第三信号C为所述逻辑运算电路的第一端输入的第一信号A和所述逻辑运算电路的第二端输入的第二信号B的或；即C＝A+B＝(A′B′)′。当输入的第一信号A和第二信号B均为低电平时，输出的第三信号C也为低电平；当输入的第一信号A和第二信号B有一个是高电平时，输出的第三信号为高电平，其对应的真值表如下表2所示。
第一信号A 0 1 0 1
第二信号B 0 0 1 1
第三信号C 0 1 1 1
表2
其中，所述第一信号A为0时指示所述第一天线151为接收状态，所述第一信号A为1时指示所述第一天线151为非接收状态，所述第二信号B为0时指示所述第二天线161为空闲状态，所述第二信号B为1时指示所述第二天线161为非空闲状态。
其中，在所述第一天线151为接收状态时所述第一芯片110发出的第一信号A为0，即低电平，在所述第一天线151为非接收状态时所述第一芯片110发出的第一信号A为1，即高电平；
在所述第二天线161为空闲状态时，所述第二芯片120发出的第二信号B为0，即低电平，在所述第二天线161为非空闲状态时，所述第二芯片120发出的第二信号B为1，即高电平。
在所述第一信号A＝0指示第一天线151为接收状态时，且第二信号B＝0指示第二天线161为空闲状态时，得到第三信号C＝0，此时，通过所述第一开关141和第二开关142的切换，将使前端模块130和第二天线单元161导通，所述第二天线161将接收第一射频信号，接收到的第一射频信号在通过第一滤波器163滤波，以及低噪声放大器162进行信号放大后，通过第一开关141和第二开关142将放大后第一频射信号经过第二滤波器131滤除带外载波后，发送给前端模块130进行第二次放大，最后输入到第一芯片110。
应理解的是，针对应不同的目标频段，所述低噪声放大器162可以为与目标频段对应的MHB LNA和N79 LNA。其中，MHB LNA为射频MHB频带的低噪声放大器，所述N79 LNA为射频N79的低噪声放大器。
所述第一滤波器163可以为与目标频段对应的MHB SAW滤波器或者UHB SAW滤波器。所述MHB SAW滤波器的通带为1.8-2.7GHz，滤除MH Band的带外干扰信号，包括TX带外杂散和RX带外干扰；所述UHB SAW滤波器的通带为3.3-6GHz，滤除3.3GHz以下的带外干扰信号，包括N79TX带外杂散和RX带外干扰。
所述第二滤波器131可以为与目标频段对应的2.4G SAW滤波器或者5GSAW滤波器。所述2.4G SAW滤波器的通带为2.4-2.5GHz，滤除WiFi 2.4G的带外干扰信号，包括TX带外杂散和RX带外干扰；所述5G SAW滤波器用于滤除WiFi 5G的带外干扰信号，包括TX带外杂散和RX带外干扰。
根据本发明实施例的射频架构，通过第一开关和第二开关；所述第一开关的第一端作为所述切换电路的第一端与所述前端模块连接，所述第一开关的第二端作为所述切换电路的第二端与所述第一天线连接，所述第一开关的第三端与所述第二开关的第一端连接，所述第二开关的第二端作为所述切换电路的第三端通过所述低噪声放大器与所述第二天线连接，所述第二开关的第三端作为所述切换电路的第四端与所述第二芯片连接；在所述第一天线处于接收状态，且所述第二天线处于空闲状态时，控制所述第一开关的第一端与第三端导通；在所述第二天线处于空闲状态时，控制所述第二开关的第一端与第二端导通，从而通过简单的电路，实现了用处于空闲状态的第二天线来接收WiFi信号，进而使走线插损变小，噪声系数明显降低，能够提升接收通路的灵敏度，增加WiFi信号的质量和吞吐量。
基于上述实施例，进一步地，如图6所示，在所述射频架构100配置多个第二天线单元160的情况下，所述切换电路140包括与各第二天线单元160对应的第三端1403，各第三端1403分别通过对应的第二天线单元160中的低噪声放大器162与第二天线161连接；
在所述第一天线151处于接收状态，且至少一个第二天线161处于空闲状态情况下，所述切换电路140将所述切换电路140的第一端1401与至少一个第三端导通，所述至少一个第三端与处于空闲状态的第二天线161连接。
在所述第一信号A指示所述第一天线151为接收状态，且各第二天线161对应的第二信号Bi指示至少一个第二天线161处于空闲状态时，所述切换电路140使所述前端模块130与处于空闲状态的第二天线161导通。
射频架构100可根据实际需要配置可用于接收第一射频信号的第二天线161的数量，例如，基于如图2所示的射频天线配置情况，如图6所示，所述射频架构100将各目标频段对应其中的三个射频天线设置为第二天线161，在每个第二天线161所在的第二天线单元160中还包含与目标频段对应的低噪声放大器162和第一滤波器163。对于WiFi 2.4G频段，可以将MHB射频天线中的MHB DRX天线、MHB DRX MIMO天线和MHB PRX MIMO天线配置为第二天线161；对于WiFi 5G频段，可以将UHB射频天线中的N79 DRX天线、N79 DRX MIMO天线和N79 PRX MIMO天线配置为第二天线161。
进一步地，在所述射频架构100配置多个第二天线单元160的情况下，所述切换电路140包括：第一开关141和与各第二天线单元160分别对应的第二开关142；所述第一开关141的第一端作为所述切换电路140的第一端与所述前端模块130连接，所述第一开关141的第二端作为所述切换电路140的第二端与所述第一天线151连接，所述第一开关141的第三端与各第二开关142的第一端连接，各第二开关142的第二端作为所述切换电路140的第三端通过对应的第二天线单元160中的低噪声放大器162与第二天线161连接，各第二开关142的第三端作为所述切换电路140的第四端分别与所述第二芯片120连接；在所述切换电路140中为每个第二天线单元160分别设置了一个对应的第二开关142用于控制该第二天线单元160中的第二天线161与第一开关141和第二芯片120之间的导通关系。
在所述第一天线151处于接收状态，且至少一个第二天线161处于空闲状态情况下，所述第一开关141将所述第一开关141的第一端与第三端导通；
在任一第二天线161处于空闲状态的情况下，所述任一第二天线161对应的第二开关142将所述任一第二天线161对应的第二开关142的第一端与第二端导通。
进一步地，所述切换电路140还包括：逻辑运算电路143，所述逻辑运算电路143的第一端与所述第一芯片110的第一信号输出端连接，所述逻辑运算电路143还包括与各第二天线单元160分别对应的第二端，所述第二芯片120包括与各第二天线单元160分别对应的第二信号输出端，所述逻辑运算电路143的各第二端分别与所述第二芯片120对应的第二信号输出端连接，所述逻辑运算电路143的第三端与所述第一开关141的控制端连接，所述第二芯片120的各第二信号输出端与对应的所述第二开关142的控制端连接；其中，所述逻辑运算电路143的第三端输出的第三信号C由所述逻辑运算电路的第一端输入的第一信号A和所述逻辑运算电路的各第二端输入的第二信号Bi确定。
如图6所示，以所述射频架构100配置三个第二天线单元160为例，所述逻辑运算电路143的输入端分别与所述第一芯片110的第一信号输出端EN1和第二芯片120的与各第二天线161对应的第二信号输出端EN21、EN22和EN23连接，所述逻辑运算电路143的输出端与所述第一开关141的控制端CTL1连接，所述逻辑运算电路143根据所述第一信号A和各第二信号B1、B2和B3向所述第一开关141的控制端发送第三信号C。
所述第一开关141根据接收到的第三信号C使所述前端模块130在所述第一天线151和各第二开关142之间进行切换导通。具体地：在所述第一信号A指示所述第一天线151为接收状态，且各第二信号Bi指示至少一个第二天线161处于空闲状态时，所述逻辑运算电路143向所述第一开关141发送的第三信号C将控制所述第一开关141使所述前端模块130与所有的第二开关142导通；在所述第一信号A指示所述第一天线151为非接收状态，或者各第二信号Bi指示各第二天线161均处于非空闲状态时，所述逻辑运算电路143向所述第一开关141发送的第三信号C将控制所述第一开关141使所述前端模块130与所述第一天线151导通。
所述第二开关142根据接收到的第二信号Bi使对应的第二天线161在所述第一开关141与所述第二芯片120之间切换导通。具体地：接收到的第二信号Bi指示对应的第二天线161处于空闲状态时，第二开关142使所述第二天线161与所述第一开关141导通；在接收到的第二信号Bi指示对应的第二天线161处于非空闲状态时，第二开关142使所述第二天线161与所述第二芯片120导通。
进一步地，所述逻辑运算电路143包括逻辑与门电路144和逻辑或门电路145；
所述逻辑与门电路144的各输入端作为所述逻辑运算电路143的各第二端分别与所述第二芯片120的各第二信号输出端EN21、EN22、EN23连接，所述逻辑与门电路144的输出端与所述逻辑或门电路145的第一端连接，所述逻辑与门电路144的输出端输出的第四信号D为所述第二芯片120的各第二信号输出端输出的第二信号Bi的与；即D＝B1+B2+B3＝(B1′·B2′·B3′)′,当B1、B2和B3有一个为0时，输出D＝0；当B1、B2和B3全为1时，输出为D＝1，其对应的真值表如下表3所示。
第二信号B1 0 1 1 1
第二信号B2 1 0 1 1
第二信号B3 1 1 0 1
第四信号D 0 0 0 1
表3
所述逻辑或门电路145的第二端作为所述逻辑运算电路143的第一端与所述第一芯片110的第一信号输出端连接，所述逻辑或门电路145的第三端与所述第一开关141的控制端连接，所述逻辑或门电路145的第三端输出的第三信号C为所述第一信号A和第四信号D的或；即C＝A+D＝(A′D′)′，当输入的第一信号A和第四信号D均为低电平时，输出的第三信号C也为低电平；当输入的第一信号A和第四信号D有一个是高电平时，输出的第三信号C为高电平，其对应的真值表如下表4所示。
第一信号A 0 1 0 1
第四信号D 0 0 1 1
第三信号C 0 1 1 1
表4
所述第二芯片120的与各第二天线单元160分别对应的第二信号输出端与对应的第二开关142的控制端连接；
其中，所述第一信号A为0时指示所述第一天线151为接收状态，所述第一信号A为1时指示所述第一天线151为非接收状态，所述第二信号Bi为0时指示对应的第二天线161为空闲状态，所述第二信号Bi为1时指示对应的第二天线161为非空闲状态。
当所述第一信号A＝0指示第一天线151为接收状态，且第二信号B1＝0、B2＝0或B3＝0中至少一项成立时指示三个配置的第二天线161中至少一支处于空闲状态，则第四信号D＝0且第三信号C＝0，通过第一开关141和第二开关142的切换，将前端模块130与处于空闲状态的第二天线161导通，利用处于空闲状态的第二天线161接收第一射频信号，接收到的第一射频信号在通过第一滤波器163滤波，以及低噪声放大器162放大后，通过第一开关141和第二开关142，将放大后第一射频信号经过第二滤波器131滤除带外载波后，发送给前端模块130进行第二次放大，最后输入到第一芯片110。
根据本发明实施例的射频架构，在所述射频架构配置多个第二天线单元的情况下，所述切换电路包括与各第二天线单元对应的第三端，各第三端分别通过对应的第二天线单元中的低噪声放大器与第二天线连接；在所述第一天线处于接收状态，且至少一个第二天线处于空闲状态情况下，可控制所述切换电路的第一端与至少一个第三端导通，所述至少一个第三端与处于空闲状态的第二天线连接，从而利用简单的切换电路，实现了用处于空闲状态的第二天线来接收WiFi信号，进而使走线插损变小，噪声系数明显降低，能够提升接收通路的灵敏度，增加WiFi信号的质量和吞吐量。
图7和图8分别给出基于WiFi 2.4G频段和WiFi 5G频段的结构示意图。
所述第一芯片110可以包括以下关键引脚：
1)PA EN1：用于发送WiFi 2.4G CHI天线的发射时隙使用信号，即WiFi 2.4G频段下第一信号；
2)LAN EN1：用于发送WiFi 2.4G CHI天线的接收时隙以及空闲状态使能信号；
3)2.4G RX0：用于连接与2.4G CH0天线之间的2.4G 2*2MIMO通信链路中的Chain0接收通路；
4)2.4G TX0：用于连接与2.4G CH0天线之间的2.4G 2*2MIMO通信链路中的Chain0发射通路；
5)2.4G RX1：用于连接与2.4G CH1天线之间的2.4G 2*2MIMO通信链路中的Chain1接收通路；
6)2.4G TX1：用于连接与2.4G CH0天线之间的2.4G 2*2MIMO通信链路中的Chain1发射通路；
7)PA EN3：用于发送WiFi 5G CHI天线的发射时隙使用信号，即WiFi5G频段下的第一信号；
8)LNA EN3：用于发送WiFi 5G CHI天线的接收时隙以及空闲状态使能信号；
9)5G RX0：用于连接与5G CH0天线之间的5G 2*2MIMO通信链路中的Chain0接收通路；
10)5G TX0：用于连接与5G CH0天线之间的5G 2*2MIMO通信链路中的Chain0发射通路；
11)5G RX1：用于连接与5G CH1天线之间的5G 2*2MIMO通信链路中的Chain1接收通路；
12)5G TX1：用于连接与5G CH1天线之间的5G 2*2MIMO通信链路中的Chain1发射通路。
所述4G芯片可以包括以下关键引脚：
1)MHB DRX EN：用于发送MHB DRX天线，例如B40/41，的使能信号，即包含MHB DRX天线的第二信号B1；
2)MHB DRX MIMO EN：用于发送MHB DRX MIMO天线，例如B40/41，的使能信号，即包含MHB DRX MIMO天线的第二信号B2；
3)MHB PRX MIMO EN：用于发送MHB PRX MIMO天线，例如B40/41，的使能信号，即MHB PRX MIMO天线的第二信号B3；
4)MHB PRX：用于连接与MHB TRX天线之间的MHB的主集接收通路；
5)MHB TX：用于连接与MHB TRX天线之间的MHB的主集发射通路；
6)MHB DRX：用于连接与MHB DRX天线之间的DRX接收通路；
7)MHB DRX MIMO：用于连接与MHB DRX MIMO天线之间的MHB DRX MIMO接收通路；
8)MHB PRX MIMO：用于连接与MHB PRX MIMO天线之间的MHB PRX MIMO接收通路。
在一种实施方式中，所述5G芯片可以包括以下关键引脚：
1)N79 DRX EN：用于发送N79 DRX天线，例如B40/41，的使能信号，即N79 DRX天线对应的第二信号B1；
2)N79 DRX MIMO EN：用于发送主射频N79 DRX MIMO天线，例如B40/41，的使能信号，即N79 DRX MIMO天线对应的第二信号B2；
3)N79 PRX MIMO EN：用于发送N79 PRX MIMO天线，例如B40/41，的使能信号，即N79 PRX MIMO天线对应的第二信号B3；
4)N79 PRX：用于连接与N79 TRX天线之间的UHB的主集接收通路；
5)N79 TX：用于连接与N79 TRX天线之间的UHB的主集发射通路；
6)N79 DRX：用于连接与N79 DRX天线之间的DRX接收通路；
7)N79 DRX MIMO：用于连接与N79 DRX MIMO天线之间的N79DRX MIMO接收通路；
8)N79 PRX MIMO：用于连接与N79 PRX MIMO天线之间的N79 PRX MIMO接收通路。
在一种实施方式中，当第一信号PA EN1＝0，且第二信号MHB DRX EN＝0或MHB DRXMIMO EN＝0或MHB PRX MIMO EN＝0其中有一个成立时，第四信号D＝0，第三信号C＝0，第一开关SPDT1使前端模块与各第二开关SPDT2、SPDT3、SPDT4导通，此时，WiFi 2.4G CH1的WiFi信号的接收路径如下：MHB DRX或MHB DRX MIMO或MHB PRX MIMO天线→MHB LNA→第一开关SPDT1→2.4G SAW→2.4G FEM→第一芯片。由于MHB DRX、MHB DRX MIMO和MHB PRX MIMO天线距离MHB LNA很近，因此LNA输入插损很小，此时级联系统的噪声系数减小，接收灵敏度提升。
在另一种实施方式中，当第一信号PA EN1＝1，即WiFi 2.4G处于发射时隙，则第三信号C＝1，第一开关SPDT1使前端模块与第一天线单元导通，WiFi 2.4G通过WiFi自身的天线发射电磁波，虽然此时TX信号经过的走线插损较大，但通过WiFi功率的TPC校准，可以保证天线口功率满足协议要求。
在另一种实施方式中，当第一信号PA EN1＝0，第二信号MHB DRX EN＝1，MHB DRXMIMO EN＝1，MHB PRX MIMO EN＝1时，第四信号D＝1，虽然此时WiFi 2.4G可能处于接收状态，但为了避免MHB和WiFi2.4G同时工作时开关来回切换影响通信质量，第三信号C＝1，第一开关SPDT1使前端模块与第一天线单元导通，MHB LNA用于主射频工作，WiFi2.4G走默认通路，即通过自身天线接电电磁波。
在另一种实施方式中，当第一信号PA EN3＝0，且N79 DRX EN＝0或N79 DRX MIMOEN＝0或N79 PRX MIMO EN＝0其中有一个成立时，第三信号D＝0，第四信号C＝0，第一开关SPDT5使前端模块与各第二开关SPDT6、SPDT7、SPDT8导通，WiFi 5G CH1的WiFi信号接收路径如下：N79 DRX或N79DRX MIMO或N79 PRX MIMO天线→N79LNA→SPDT5→5G SAW→5G FEM→第一芯片。由于N79 DRX、N79 DRX MIMO和N79 PRX MIMO天线距离N79 LNA很近，因此LNA输入插损很小，此时级联系统的噪声系数减小，接收灵敏度可以提升。
在另一种实施方式中，当第一信号PA EN3＝1，第三信号C＝1，第一开关SPDT5使前端模块与第一天线单元导通，WiFi 5G处于发射时隙，WiFi5G CH1通过WiFi自身的天线发射电磁波，虽然此时TX信号经过的走线插损较大，但通过WiFi功率的TPC校准，可以保证天线口功率满足协议要求。
在另一种实施方式中，当第一信号PA EN3＝0，第二信号N79 DRX EN＝1，N79 DRXMIMO EN＝1，N79 PRX MIMO EN＝1时，第四信号D＝1，虽然此时WiFi 5G可能处于接收状态，但为了避免N79和WiFi 5G同时工作时开关来回切换影响通信质量，第三信号C＝1，第一开关SPDT5使前端模块与第一天线单元导通，N79 LNA用于主射频工作，WiFi 5G走默认通路。
本申请实施例还提供了一种电子设备，如图9所示，所述电子设备包括：
壳体200；
上述射频架构100。
根据本发明实施例的电子设备，通过在射频架构包括第一芯片、第二芯片、前端模块、切换电路、第一天线单元以及第二天线单元，所述第一天线单元包括第一天线，所述第二天线单元包括第二天线和低噪声放大器；在所述第一天线处于接收状态，且所述第二天线处于空闲状态的情况下，可控制所述切换电路的第一端与第三端导通，使所述第二天线用于接收与所述第一芯片对应的第一射频信号，并经过所述低噪声放大器再传输给所述前端模块，利用处于空闲状态的第二天线来接收WiFi信号，从而使走线插损变小，噪声系数明显降低，能够提升接收通路的灵敏度，增加WiFi信号的质量和吞吐量。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (9)

1.一种射频电路，其特征在于，包括：第一芯片、第二芯片、前端模块、切换电路、第一天线单元以及第二天线单元，所述第一天线单元包括第一天线，所述第二天线单元包括第二天线和低噪声放大器；
所述第一芯片与所述前端模块的第一端连接，所述前端模块的第二端与所述切换电路的第一端连接，所述切换电路的第二端连接第一天线，所述切换电路的第三端通过所述低噪声放大器与所述第二天线连接，所述第二芯片与所述切换电路的第四端连接；其中，所述第一天线为与所述第一芯片对应的天线，所述第二天线为与所述第二芯片对应的天线；
在所述第一天线处于接收状态，且所述第二天线处于空闲状态的情况下，可控制所述切换电路的第一端与第三端导通；
所述切换电路包括：逻辑运算电路，所述逻辑运算电路的第一端与所述第一芯片的第一信号输出端连接，所述逻辑运算电路的第二端与所述第二芯片的第二信号输出端连接，所述逻辑运算电路的第三端与第一开关的控制端连接，所述第二芯片的第二信号输出端与第二开关的控制端连接；其中，所述逻辑运算电路的第三端输出的第三信号由所述逻辑运算电路的第一端输入的第一信号和所述逻辑运算电路的第二端输入的第二信号确定；
其中，所述切换电路包括：所述第一开关和所述第二开关；所述第一开关的第一端作为所述切换电路的第一端与所述前端模块连接，所述第一开关的第二端作为所述切换电路的第二端与所述第一天线连接，所述第一开关的第三端与所述第二开关的第一端连接，所述第二开关的第二端作为所述切换电路的第三端通过所述低噪声放大器与所述第二天线连接，所述第二开关的第三端作为所述切换电路的第四端与所述第二芯片连接。
2.根据权利要求1所述的射频电路，其特征在于，
在所述第二天线处于非空闲状态的情况下，控制所述切换电路的第四端与第三端导通，使所述第二天线用于接收所述第二芯片对应的第二射频信号。
3.根据权利要求1所述的射频电路，其特征在于，在所述射频电路配置多个第二天线单元的情况下，所述切换电路包括与各第二天线单元对应的第三端，各第三端分别通过对应的第二天线单元中的低噪声放大器与第二天线连接；
在所述第一天线处于接收状态，且至少一个第二天线处于空闲状态情况下，可控制所述切换电路的第一端与至少一个第三端导通，所述至少一个第三端与处于空闲状态的第二天线连接。
4.根据权利要求2所述的射频电路，其特征在于，在所述第一天线处于接收状态，且所述第二天线处于空闲状态时，控制所述第一开关的第一端与第三端导通；
在所述第二天线处于空闲状态时，控制所述第二开关的第一端与第二端导通。
5.根据权利要求1所述的射频电路，其特征在于，所述逻辑运算电路为逻辑或门电路，所述逻辑或门电路的第三端输出的第三信号为所述逻辑运算电路的第一端输入的第一信号和所述逻辑运算电路的第二端输入的第二信号的或；
其中，所述第一信号为0时指示所述第一天线为接收状态，所述第一信号为1时指示所述第一天线为非接收状态，所述第二信号为0时指示所述第二天线为空闲状态，所述第二信号为1时指示所述第二天线为非空闲状态。
6.根据权利要求3所述的射频电路，其特征在于，在所述射频电路配置多个第二天线单元的情况下，所述切换电路包括：第一开关和与各第二天线单元分别对应的第二开关；所述第一开关的第一端作为所述切换电路的第一端与所述前端模块连接，所述第一开关的第二端作为所述切换电路的第二端与所述第一天线连接，所述第一开关的第三端与各第二开关的第一端连接，各第二开关的第二端作为所述切换电路的第三端通过对应的第二天线单元中的低噪声放大器与第二天线连接，各第二开关的第三端作为所述切换电路的第四端分别与所述第二芯片连接；
在所述第一天线处于接收状态，且至少一个第二天线处于空闲状态情况下，控制所述第一开关的第一端与第三端导通；
在任一第二天线处于空闲状态的情况下，控制所述任一第二天线对应的第二开关的第一端与第二端导通。
7.根据权利要求6所述的射频电路，其特征在于，所述切换电路还包括：逻辑运算电路，所述逻辑运算电路的第一端与所述第一芯片的第一信号输出端连接，所述逻辑运算电路还包括与所述第二芯片的第二信号输出端连接的第二端，所述第二芯片包括与各第二天线单元分别对应的第二信号输出端，所述逻辑运算电路的各第二端分别与所述第二芯片对应的第二信号输出端连接，所述逻辑运算电路的第三端与所述第一开关的控制端连接，所述第二芯片的各第二信号输出端与对应的所述第二开关的控制端连接；其中，所述逻辑运算电路的第三端输出的第三信号由所述逻辑运算电路的第一端输入的第一信号和所述逻辑运算电路的各第二端输入的第二信号确定。
8.根据权利要求7所述的射频电路，其特征在于，所述逻辑运算电路包括逻辑与门电路和逻辑或门电路；
所述逻辑与门电路的各输入端作为所述逻辑运算电路的各第二端分别与所述第二芯片的各第二信号输出端连接，所述逻辑与门电路的输出端与所述逻辑或门电路的第一端连接，所述逻辑与门电路输出端输出的第四信号为所述第二芯片的各第二信号输出端输出的第二信号的与；
所述逻辑或门电路的第二端作为所述逻辑运算电路的第一端与所述第一芯片的第一信号输出端连接，所述逻辑或门电路的第三端与所述第一开关的控制端连接，所述逻辑或门电路的第三端输出的第三信号为所述第一信号和第四信号的或；
所述第二芯片的与各第二天线单元分别对应的第二信号输出端与对应的第二开关的控制端连接；
其中，所述第一信号为0时指示所述第一天线为接收状态，所述第一信号为1时指示所述第一天线为非接收状态，所述第二信号为0时指示对应的第二天线为空闲状态，所述第二信号为1时指示对应的第二天线为非空闲状态。
9.一种电子设备，其特征在于，包括权利要求1-8中任一项所述的射频电路。
CN202110839543.2A 2021-07-23 2021-07-23 射频架构和电子设备 Active CN113489499B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110839543.2A CN113489499B (zh) 2021-07-23 2021-07-23 射频架构和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110839543.2A CN113489499B (zh) 2021-07-23 2021-07-23 射频架构和电子设备

Publications (2)

Publication Number Publication Date
CN113489499A CN113489499A (zh) 2021-10-08
CN113489499B true CN113489499B (zh) 2023-05-02

Family

ID=77942340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110839543.2A Active CN113489499B (zh) 2021-07-23 2021-07-23 射频架构和电子设备

Country Status (1)

Country Link
CN (1) CN113489499B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113055045A (zh) * 2021-03-12 2021-06-29 维沃移动通信有限公司 射频前端电路及电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018027984A1 (zh) * 2016-08-12 2018-02-15 华为技术有限公司 一种终端设备及切换方法
CN210926299U (zh) * 2019-11-25 2020-07-03 维沃移动通信有限公司 一种射频天线系统及电子设备
CN111404576B (zh) * 2020-03-24 2021-07-13 RealMe重庆移动通信有限公司 射频系统及电子设备
CN111726128B (zh) * 2020-06-22 2022-04-01 维沃移动通信有限公司 射频结构及电子设备
CN112436862B (zh) * 2020-11-24 2022-08-02 维沃移动通信有限公司 射频电路和电子设备
CN213367788U (zh) * 2020-12-02 2021-06-04 维沃移动通信有限公司 射频前端电路及电子设备
CN112769449B (zh) * 2021-01-11 2022-07-01 维沃移动通信有限公司 射频电路、射频电路控制方法、装置和电子设备

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113055045A (zh) * 2021-03-12 2021-06-29 维沃移动通信有限公司 射频前端电路及电子设备

Also Published As

Publication number Publication date
CN113489499A (zh) 2021-10-08

Similar Documents

Publication Publication Date Title
CN112436845B (zh) 射频L-PA Mid器件、射频收发系统和通信设备
CN112187297B (zh) 射频收发系统和通信设备
CN112436847B (zh) 射频L-PA Mid器件、射频收发系统和通信设备
CN212588326U (zh) 射频PA Mid器件、射频系统和通信设备
WO2022116728A1 (zh) 射频L-PA Mid器件、射频收发系统和通信设备
WO2022017404A1 (zh) 一种射频前端架构、天线装置及通信终端
CN108880602B (zh) 多路选择开关以及相关产品
CN112436846B (zh) 射频L-PA Mid器件、射频收发系统及通信设备
CN108462498B (zh) 多路选择开关、射频系统和无线通信设备
CN113726360B (zh) 射频PA Mid器件、射频收发装置和通信设备
WO2021238453A1 (zh) 射频PA Mid器件、射频系统和通信设备
CN213661597U (zh) 射频L-PA Mid器件、射频收发系统和通信设备
CN212588327U (zh) 射频PA Mid器件、射频收发系统和通信设备
WO2021258863A1 (zh) 射频PA Mid器件、射频系统和通信设备
CN113992229B (zh) 射频系统及通信设备
WO2023098110A1 (zh) 射频系统及通信设备
CN113938152B (zh) 射频系统及通信设备
CN114039614B (zh) 射频前端器件、射频收发系统和通信设备
CN114553250A (zh) 射频系统和通信设备
CN113726357A (zh) 射频PA Mid器件、射频收发系统和通信设备
WO2021238534A1 (zh) 射频PA Mid器件、射频收发系统和通信设备
CN114095048A (zh) 射频系统及通信设备
CN113489499B (zh) 射频架构和电子设备
CN113726358A (zh) 射频PA Mid器件、射频系统和通信设备
WO2021238430A1 (zh) 射频PA Mid器件、射频系统和通信设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant