CN113489495A - 信号调制器、集成电路、无线电器件和电子设备 - Google Patents

信号调制器、集成电路、无线电器件和电子设备 Download PDF

Info

Publication number
CN113489495A
CN113489495A CN202110943557.9A CN202110943557A CN113489495A CN 113489495 A CN113489495 A CN 113489495A CN 202110943557 A CN202110943557 A CN 202110943557A CN 113489495 A CN113489495 A CN 113489495A
Authority
CN
China
Prior art keywords
signal
output
modulation module
quantizer
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110943557.9A
Other languages
English (en)
Other versions
CN113489495B (zh
Inventor
张新龙
周文婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Calterah Semiconductor Technology Shanghai Co Ltd
Original Assignee
Calterah Semiconductor Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Calterah Semiconductor Technology Shanghai Co Ltd filed Critical Calterah Semiconductor Technology Shanghai Co Ltd
Priority to CN202110943557.9A priority Critical patent/CN113489495B/zh
Publication of CN113489495A publication Critical patent/CN113489495A/zh
Application granted granted Critical
Publication of CN113489495B publication Critical patent/CN113489495B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/358—Continuously compensating for, or preventing, undesired influence of physical parameters of non-linear distortion, e.g. instability

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本申请涉及信号调制技术领域，尤其涉及一种信号调制器、集成电路、无线电器件和电子设备。信号调制器可包括第一调制模块、第二调制模块、一阶微分模块以及输出模块等，一阶微分模块用于对第二调制模块的输出信号进行一阶整形，得到第一信号，将第一信号发送至第一调制模块和输出模块，以及对第二信号进行补偿，第二信号由第一调制模块对第一信号和待调制信号处理得到。本申请通过一阶微分模块对第二调制模块的输出信号进行一阶整形并针对一阶整形的结果进行补偿，能够消减因第二调制模块DAC失配导致的调制器线性度恶化。

Description

信号调制器、集成电路、无线电器件和电子设备
技术领域
本申请涉及信号调制技术领域，尤其涉及一种信号调制器、集成电路、无线电器件和电子设备。
背景技术
图1为Sigma-Delta调制器(Sigma-Delta Modulator，SDM)的原理示意图，其中，1为滤波器(Loop Filter，LF)，2为量化器(Quantizer，Q)，3隐含了数字信号V转换为模拟信号的数模转换器(Digital-to-Analog Converter，DAC)，L0为输入信号U到滤波器输出Y的传输函数，L1为SDM输出的数字信号V到滤波器输出Y的传输函数，量化器Q量化滤波器输出Y，量化过程中引入量化噪声Eq。
为了提高SDM的信号量化噪声比(Signal-to-Quantization Noise Ratio，SQNR)，使用多比特量化器为有效的手段之一。而使用多比特量化器，容易导致DAC(Digital toanalog converter，数字模拟转换器)失配带来的线性度恶化的问题。
可见，如何在提高SQNR的情况下避免DAC失配带来的线性度恶化，成为目前需要解决的问题。
发明内容
本申请提供了一种调制架构，目的在于避免DAC失配带来的线性度恶化。为了实现上述目的，本申请提供了以下技术方案：
一种信号调制器，包括：第一调制模块、第二调制模块、一阶微分模块以及输出模块；
所述第一调制模块用于接收待调制信号；所述第二调制模块用于将第一模拟信号转换为数字信号，所述第一模拟信号为所述第二调制模块接收的信号；
所述一阶微分模块用于对所述第二调制模块的输出信号进行一阶整形，得到第一信号，将所述第一信号发送至所述第一调制模块和所述输出模块，以及对第二信号进行补偿；所述第二信号由所述第一调制模块对所述第一信号和所述待调制信号处理得到。
可选地，一阶微分模块包括第一一阶微分单元、第二一阶微分单元和补偿单元；
所述一阶微分模块用于对所述第二调制模块的输出信号进行一阶整形，得到第一信号，将所述第一信号发送至所述第一调制模块和所述输出模块，以及对第二信号进行补偿，包括：
所述第一一阶微分单元用于接收所述第二调制模块的输出信号，对所述第二调制模块的输出信号进行一阶整形得到所述第一信号，将所述第一信号发送至所述第一调制模块；
所述第二一阶微分单元用于接收所述第二调制模块的输出信号，对所述第二调制模块的输出信号进行一阶整形得到所述第一信号，将所述第一信号发送至所述输出模块；
所述补偿单元用于接收所述第二调制模块的输出信号和所述第二信号，并对所述第二信号进行补偿，得到补偿信号，将所述补偿信号发送至所述第一调制模块。
可选地，第一调制模块包括第一滤波器、第一量化器、和反馈运算器；
所述第一滤波器的输出端与所述补偿单元的输入端连接，所述第一量化器的输入端与所述补偿单元的输出端连接；
所述第二信号由所述第一调制模块对所述第一信号处理得到，包括：
所述第一滤波器用于接收所述待调制信号和第三信号的取反信号，并对所述第三信号的取反信号和所述待调制信号进行滤波处理得到所述第二信号；所述第三信号由所述反馈运算器将所述第一信号和所述第一量化器的输出信号进行第一预设运算得到。
可选地，第一一阶微分单元包括：第一延时器和第一微分运算器；
所述第一一阶微分单元用于接收所述第二调制模块的输出信号，对所述第二调制模块的输出信号进行一阶整形得到所述第一信号，包括：
所述第一延时器用于将所述第二调制模块的输出信号延迟至少一个单位，得到第一延迟信号；
所述第一微分运算器用于对所述第一延迟信号和所述第二调制模块的输出信号进行第二预设运算，得到所述第一信号。
可选地，补偿单元包括第二延时器和第二微分运算器；
所述补偿单元用于接收所述第二调制模块的输出信号和所述第二信号，并对所述第二信号进行补偿，得到补偿信号，包括：
所述第二延时器用于将所述第二调制模块的输出信号延迟至少一个单位，得到第二延迟信号；
所述第二微分运算器用于对所述第二延迟信号和所述第二调制模块的输出信号进行第三预设运算，得到所述补偿信号。
可选地，第二一阶微分单元包括第三延时器和第三微分运算器；
所述第二一阶微分单元用于接收所述第二调制模块的输出信号，对所述第二调制模块的输出信号进行一阶整形得到所述第一信号，包括：
所述第三延时器用于将所述第二调制模块的输出信号延迟至少一个单位，得到第三延迟信号；
所述第一微分运算器用于对所述第三延迟信号和所述第二调制模块的输出信号进行第四预设运算，得到所述第一信号。
可选地，输出模块包括结果运算器，所述结果运算器用于对所述第一信号和所述第一量化器的输出信号进行第五预设运算，得到所述待调制信号的信号调制结果。
可选地，信号调制器还包括：信号传递模块；
所述信号传递模块包括传递运算器；
所述传递运算器用于对所述第一量化器的输出信号和所述补偿信号进行第六预设运算，得到所述第一模拟信号。
可选地，目标运算器由加法器和取反器构成，所述目标运算器包括所述反馈运算器、所述第一微分运算器、所述第二微分运算器、所述第三微分运算器、所述结果运算器、和所述传递运算器；
所述第一预设运算包括：将所述第一量化器的输出信号减去所述第一信号；所述第二预设运算包括：将所述第二调制模块的输出信号减去所述第一延迟信号；所述第三预设运算包括：将所述第二调制模块的输出信号减去所述第二延迟信号；所述第四预设运算包括：将所述第二调制模块的输出信号减去所述第三延迟信号；所述第五预设运算包括：将所述第一量化器的输出信号减去所述第一信号；所述第六预设运算包括：将所述第一量化器的输出信号减去所述补偿信号。
可选地，第一目标运算器由加法器和取反器构成，第二目标运算器由加法器构成，所述第一目标运算器包括所述第一微分运算器、所述第三微分运算器、和所述传递运算器；所述第二目标运算器包括所述第二微分运算器、所述反馈运算器、和所述结果运算器；
所述第一预设运算包括：将所述第一量化器的输出信号与所述第一信号相加；所述第二预设运算包括：将所述第二调制模块的输出信号减去所述第一延迟信号；所述第三预设运算包括：将所述第二调制模块的输出信号与所述第二延迟信号相加；所述第四预设运算包括：将所述第二调制模块的输出信号减去所述第三延迟信号；所述第五预设运算包括：将所述第一量化器的输出信号与所述第一信号相加；所述第六预设运算包括：所述补偿信号将减去所述第一量化器的输出信号。
可选地，第二调制模块包括第二滤波器和第二量化器；
所述第二滤波器的输出端和所述第二量化器的输入端连接；
所述第二调制模块用于将第一模拟信号转换为数字信号，包括：
所述第二滤波器的第一输入端接收所述第一模拟信号，且第二输入端接收第四信号的取反信号，所述第四信号为所述第二量化器的输出信号；
所述第二滤波器用于对所述第一模拟信号和所述第四信号的取反信号进行滤波处理得到第五信号，所述第二量化器用于对所述第五信号进行量化处理，得到所述第一模拟信号的数字信号。
可选地，第二滤波器的阶数大于0，且所述第二滤波器的第一传输函数和所述第二滤波器的第二传输函数的关系满足：所述第一传输函数等于所述第二传输函数加1；所述第二滤波器的第一传输函数为所述第二滤波器的第一输入端至所述第二滤波器的输出端的信号传输函数，所述第二滤波器的第二传输函数为所述第二滤波器的第二输入端至所述第二滤波器的输出端的信号传递函数；
或者，所述第二滤波器的阶数等于0。
可选地，第二调制模块包括第二量化器；
所述第二调制模块用于将第一模拟信号转换为数字信号，包括：
所述第二量化器用于将所述第一模拟信号进行量化处理，输出所述第一模拟信号的数字信号。
本申请实施例还提供了一种信号调制器，所述信号调制器为Sturdy-MASH调制架构，所述信号调制器包括：
信号输入端、信号输出端、第一滤波器、第一量化器、第二量化器、第一减法器、第二减法器、第三减法器、第四减法器、第五减法器、第六减法器、第一延迟器、第二延迟器和第三延迟器；
其中，第一滤波器的外部输入端用于作为所述信号调制器的输入，第一滤波器的反馈输入端与第二减法器的输出端连接，所述第一滤波器的输出端与所述第一减法器的被减信号输入端连接；
所述第一减法器的输出端分别与所述第一量化器的输入端和所述第六减法器的减数信号输入端连接；
所述第一量化器的输出端分别与所述第五减法器的被减信号输入端、所述第六减法器的被减信号输入端和所述第二减法器的被减信号输入端连接；
所述第五减法器的输出端用于作为所述信号调制器的输出，所述第五减法器的减数信号输入端与所述第四减法器的输出端连接；
所述第二量化器的输入端与所述第六减法器的输出端连接，所述第二量化器的输出端分别与所述第四减法器的被减信号输入端、所述第一延迟器的输入端、所述第二延迟器的输入端、所述第三延迟器的输入端和所述第三减法器的被减信号输入端连接；
所述第一延迟器的输出端与所述第三减法器的减数信号输入端连接；
所述第二延迟器的输出端与所述第一减法器的减数信号输入端连接；
所述第三延迟器的输出端与所述第四减法器的减数信号输入端连接；以及
所述第三减法器的输出端分别与所述第二减法器减数信号输入端连接。
可选的，所述信号调制器还可包括第二滤波器；
其中，所述第六减法器的输出端依次通过所述第二滤波器的外部信号输入端和输出端连接至所述第二量化器的反馈输入端；所述第二滤波器的输入端与所述第二量化器的输出端连接。
一种集成电路，包括：
以上所述的信号调制器，用于对接收的信号实现模数转换；
数字信号处理模块，与所述信号调制器的输出连接，用于对所述信号调制器输出的信号进行数字信号处理。
可选地，集成电路为毫米波雷达芯片。
可选地，集成电路为封装天线AiP结构或片上天线AoC结构。
一种无线电器件，包括：承载体；如上所述的集成电路，设置在所述承载体上；
天线，设置在所述承载体上，或者与所述集成电路集成为一体器件设置在所述承载体上；
其中，所述集成电路与所述天线连接，用于发收无线电信号。
一种电子设备，包括：
设备本体；以及设置于所述设备本体上的如上所述的无线电器件；其中，所述无线电器件用于目标检测和/或通信。
本申请实施例提供的一种信号调制器，第一调制模块、第二调制模块、一阶微分模块以及输出模块，一阶微分模块用于对第二调制模块的输出信号进行一阶整形，得到第一信号，将第一信号发送至第一调制模块和输出模块，以及对第二信号进行补偿，第二信号由第一调制模块对第一信号和待调制信号处理得到。本申请通过一阶微分模块对第二调制模块的输出信号进行一阶整形并针对一阶整形的结果进行补偿，能够消减因第二调制模块DAC失配导致的调制器线性度恶化。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为Sigma-Delta调制器的原理示意图；
图2为本申请实施例提供的一种信号调制器的结构示意图；
图3a为本申请实施例提供的一种信号调制器的结构示意图；
图3b为本申请实施例公开的图3a所示的信号调制器的等效原理图；
图4为1-z-1的幅频曲线图；
图5为本申请实施例提供的又一种信号调制器的结构示意图；
图6为本申请实施例提供的又一种信号调制器的结构示意图；
图7为本申请实施例提供的又一种信号调制器的具体结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图2为本申请实施例提供的一种信号调制器的结构示意图，信号调制器用于对待调制信号U进行调制，输出待调制信号的信号调制结果V，如图2所示，信号调制器包括：第一调制模块201、第二调制模块202、一阶微分模块203以及输出模块204。
如图2所示，第一调制模块的第一输入端作为信号调制器的输入端，用于接收待调制信号U。
一阶微分模块的第一输入端与第二调制模块的输出端连接，用于接收第二调制模块的输出信号，一阶微分模块用于对第二调制模块的输出信号进行一阶整形，得到第一信号，并将第一信号发送至第一调制模块和输出模块。
第一调制模块的第二输入端与一阶微分模块的第一输出端连接，用于接收第一信号，第一调制模块用于对第一信号进行调制，得到第二信号。
一阶微分模块的第二输入端与第一调制模块的第一输出端连接，用于接收第二信号，一阶微分模块用于对第二信号进行补偿，得到补偿信号。
第一调制模块的第三输入端与一阶微分模块的第二输出端连接，用于接收补偿信号，并对补偿信号进行量化操作，得到第一输出信号，第一调制模块的第二输出端用于输出第一输出信号至输出模块。
第二调制模块用于接收第一模拟信号U1，将第一模拟信号转换为数字信号，也即第二输出信号。需要说明的是，第一模拟信号中携带第一调制模块信号调制过程中引入的噪声信号。
输出模块的输入端用于接收第一输出信号以及第一信号，输出模块的输出端作为信号调制器的输出端，用于输出调制结果V。
由上述技术方案可以看出，本申请通过一阶微分模块对第二调制模块的输出信号进行一阶整形并针对一阶整形的结果进行补偿，能够消减因第二调制模块DAC失配导致的调制器线性度恶化。
需要说明的是，图2示出了第一调制模块、第二调制模块、一阶微分模块以及输出模块的一种可选的连接结构。其中，每一模块的内部结构和连接方式包括多种。
图3a为本申请实施例提供的一种信号调制器的具体结构示意图。信号调制器包括第一调制模块、第二调制模块、一阶微分模块和输出模块，还包括：信号传递模块，用于级联第一调制模块和第二调制模块。
本实施例中，第一调制模块包括第一滤波器LF1、反馈运算器Yf、和第一量化器Q1。
第一滤波器的第一输入端为第一调制模块的第一输入端，用于输入待调制信号U，第一滤波器的输出端为第一调制模块的第一输出端，用于输出第二信号X2。第一量化器的输入端为第一调制模块的第二输入端，用于接收补偿信号Y1，第一量化器的输出端为第一调制模块的第二输出端，用于输出第一输出信号V1。第一量化器的输出端通过DAC(图中未示出)与反馈运算器的第一输入端连接，反馈运算器的第二输入端作为第一调制模块的第二输入端与第一一阶微分单元的输出端连接，反馈运算器的输出端通过取反器(图中未示出)与第一滤波器的第二输出端连接。
具体地，第一滤波器用于接收待调制信号U和第三信号(也称为第一反馈信号R1)的取反信号，并对R1的取反信号和U进行滤波处理得到X2。其中，R1由反馈运算器将第一信号X1和第一量化器的输出信号(也即V1)进行第一预设运算得到。需要说明的是，反馈运算器包括加法器J2和取反器(图3a中没有示出取反器，仅以加法器输入端的“-”表示接收的是取反器的输出信号，对此本实施例不做赘述)。因此，第一预设运算为：将第一量化器的输出信号减去第一信号。
本实施例中，第一滤波器的的阶数大于0，记L0为第一滤波器的第一输入端到第一滤波器的输出端的传输函数，记L1为第一滤波器的第二输入端到第一滤波器的输出端的传输函数，且第一量化器在量化信号的过程中引入的量化噪声记为第一量化噪声Eq1，上述各运算包括下述公式(1)～(3)：
X2＝L0U-L1R1 (1)
V1＝Y1+Eq1 (2)
R1＝V1-X1 (3)
本实施例中，第二调制模块包括第二滤波器LF2和第二量化器Q2。
第二滤波器的第一输入端作为第二调制模块的输入端，用于接收携带第一调制模块引入的噪声信号(也即Eq1)的第一模拟信号，第二输入端通过取反器与第二量化器的输出端连接，用于接收第四信号(也即第二输出信号V2)的取反信号，第二滤波器的输出端与第二量化器的输入端连接，第二量化器的输出端作为第二调制模块的输出端，用于输出V2。
具体地，第二滤波器用于对U1和V2的取反信号进行滤波处理得到第五信号Y2，第二量化器用于对Y2进行量化处理，得到U1的数字信号，并输出。
需要说明的是，第二滤波器的阶数大于0，且第二滤波器的第一传输函数和第二滤波器的第二传输函数的关系满足：第一传输函数等于第二传输函数加1，其中，第二滤波器的第一传输函数为第二滤波器的第一输入端至第二滤波器的输出端的信号传输函数，第二滤波器的第二传输函数为第二滤波器的第二输入端至第二滤波器的输出端的信号传递函数。
记L2为第二滤波器的第一输入端到第二滤波器的输出端的传输函数，记L3为第二滤波器的第二输入端到第二滤波器的输出端的传输函数，第二量化器在量化信号的过程中引入的量化噪声记为第二量化噪声Eq2，上述各运算包括下述公式(4)～(5)：
Y2＝L2Eq2-L3V2 (4)
V2＝Y2+Eq2 (5)
本实施例中，一阶微分模块包括第一一阶微分单元D1、第二一阶微分单元D2和补偿单元D3。其中，一阶微分模块的第一输入端包括第一一阶微分单元的输入端、第二一阶微分单元的输入端、以及补偿单元的第一输入端。一阶微分模块的具体结构和功能如下述D1～D3：
D1、第一一阶微分单元用于接收第二调制模块的输出信号V2，对V2进行一阶整形得到第一信号。第一一阶微分单元的输出端作为一阶微分模块的第一输出端与反馈运算器的第二输入端连接，用于将第一信号发送至第一调制模块。
具体地，第一一阶微分单元包括第一延时器T1和第一微分运算器Y1，其中，第一一阶微分单元的输入端包括第一延时器的输入端和第一微分运算器的第一输入端。第一一阶微分单元的输出端包括第一微分运算器的输出端。
第一延时器用于将接收的V2延迟一个单位，得到第一延迟信号d1，如图3a所示，第一延时器的输入至输出的传输函数为z-1。
第一延时器的输出端与第一微分运算器的第二输入端连接，用于将d1发送至第一微分运算器。第一微分运算器用于对d1和V2进行第二预设运算，得到X1，并输出。
需要说明的是，第一微分运算器可包括加法器J3和取反器，第二预设运算为将第二调制模块的输出信号减去第一延迟信号，也即：第一一阶微分单元中的运算公式如下述公式(6)～(7)：
X1＝V2-d1 (6)
d1＝z-1 V2 (7)
D2、补偿单元的第二输入端与第一滤波器的输出端连接，用于接收第二信号，补偿单元用于接收第二调制模块的输出信号和第二信号，并对第二信号进行补偿，得到补偿信号，补偿单元的输出端作为一阶微分模块的第二输出端分别与第一量化器的输入端以及传递模块的输入端连接，用于将补偿信号发送至第一调制模块和传递模块。
具体地，补偿单元包括第二延时器T1和第二微分运算器Y2，其中，补偿单元的第一输入端包括第二微分运算器的第一输入端，第二输入端包括第二延时器的输入端。补偿单元的输出端包括第二微分运算器的输出端。
第二延时器用于将V2延迟一个单位，得到第二延迟信号d2，如图3a所示，第二延时器的输入至输出的传输函数为z-1。
第二延时器的输出端与第二微分运算器的第二输入端连接，用于将d2发送至第二微分运算器。第二微分运算器用于对d2和X2进行第三预设运算，得到Y1，并输出。
需要说明的是，第二微分运算器包括加法器J1和取反器，第三预设运算为将第二调制模块的输出信号减去第二延迟信号，也即补偿单元的运算包括下述公式(8)～(9)：
Y1＝X2-d2 (8)
d2＝z-1 V2 (9)
D3、第二一阶微分单元用于接收第二调制模块的输出信号，对第二调制模块的输出信号进行一阶整形得到第一信号。第二一阶微分单元的输出端作为一阶微分模块的第三输出端与结果运算器的第二输入端连接，用于将第一信号发送至输出模块。
具体地，第二一阶微分单元包括第三延时器T3和第三微分运算器Y3，其中，第二一阶微分单元的输入端包括第三延时器的输入端和第三微分运算器的第一输入端。第二一阶微分单元的输出端包括第三微分运算器的输出端。
第三延时器用于将接收的V2延迟一个单位，得到第三延迟信号d3，如图3a所示，第三延时器的输入至输出的传输函数为z-1。
第三延时器的输出端与第三微分运算器的第二输入端连接，第三微分运算器用于对V2和d3进行第四预设运算，得到X1，并输出。
需要说明的是，第三微分运算器包括加法器J4和取反器，第四预设运算为将第二调制模块的输出信号减去第三延迟信号，也即：第二一阶微分单元的运算如下述公式(9)～(10)
d3＝z-1 V2 (9)
X1＝V2-d3 (10)
本实施例中，输出模块包括结果运算器Ys。
输出模块的第一输入端包括结果运算器的第一输入端，输出模块的第二输入端包括结果运算器的第二输入端。
具体地，结果运算器的第一输入端与第一量化器的输出端连接，第二输入端与第三微分运算器的输出端连接。结果运算器用于对X1和V1进行第五预设运算，得到待调制信号的信号调制结果，也即V，并输出。
需要说明的是，结果运算器包括加法器J5和取反器，第五预设运算为将第一量化器的输出信号减去第一信号，也即：输出模块的运算如下公式(11)：
V＝V1-X1 (11)
本实施例中，信号传递模块包括传递运算器Yc。
具体地，传递运算器的第一输入端与第一量化器的输出端连接，传递运算器的第二输入端与第二微分运算器的输出端连接，传递运算器用于对V1和Y1进行第六预设运算，得到U1。传递运算器的输出端与第二滤波器的第一输入端连接，用于将第一模拟信号发送至第二滤波器。
需要说明的是，传递运算器包括加法器Je和取反器，第六预设运算为将第一量化器的输出信号减去补偿信号，也即信号传递模块的运算如下述公式(12)：
U1＝V1-Y1 (12)
基于图3a所示的信号调制器，由上述公式(1)～公式(12)可以得出结论：
Figure BDA0003215771770000143
Y1＝X2-z-1V2 (14)
V＝V1-(V2-z-1V2) (15)
可选的，由公式(1)～公式(15)，可以得出结论：
Figure BDA0003215771770000141
Figure BDA0003215771770000142
将公式(16)和公式(17)带入公式(15)得到图3a所示的信号调制器的输入U到输出V的传递函数如公式(18)：
Figure BDA0003215771770000151
在公式(18)中，
Figure BDA0003215771770000152
由上述技术方案可以看出，图3a所示的信号调制架构可以实现下述有益效果：
第一、从公式(18)可以看出，本申请实施例提供的信号调制器的输入到输出的传递函数中，Eq1的传输函数为
Figure BDA0003215771770000155
所以，本申请实施例提供的信号调制器能够通过调节
Figure BDA0003215771770000153
和
Figure BDA0003215771770000154
的大小，实现降低第一量化器引入的量化噪声，进一步提高调制器的信号量化噪声比SQNR。
又由于：第一传输函数和所述第二传输函数的关系满足：第一传输函数等于第二传输函数加1，也即，在图3a所示的信号调制器中，
Figure BDA0003215771770000156
由此，Eq1的传输函数恒等于0，可见，本申请实施例提供的信号调制器能够实现消除第一量化器引入的量化噪声。
第二、第一一阶微分单元对第二量化器的输出信号进行一阶整形，得到第一信号，并将第一信号反馈至第一调制模块，第二一阶微分单元对第二量化器的输出信号进行一阶整形，得到第一信号，并将第一信号发送至输出模块，补偿单元对第二量化器的输出信号进行一阶整形，得到补偿信号，并反馈至第一调制模块，用于对第一信号的补偿，由此避免DAC失配带来的线性度恶化。
例如，第一滤波器的阶数大于0，第二调制模块的阶数大于0，且第二调制模块使用多比特量化器。
图3b为图3a所示的信号调制器的等效原理图，图3b中的各结构与图3a中各支路的对应关系如下：图3b中的标注31对应于图3a中的标注21支路，图3b中的标注32对应于图3a中的标注22支路，图3b中的标注33对应于图3a中的标注23支路，图3b中的标注34对应于图3a中的标注24支路。
由图3a和公式(18)可以看出，第二反馈支路引入的误差经过第一调制模块的整形输出至V，传输函数为NTF1，故第二反馈支路引入的误差而对于输出V的影响可以忽略不计。若V1控制的DAC与V2控制的DAC存在失配，或者使用多比特量化器后的V2控制的DAC相互之间存在失配，记失配误差量为E，第n-1次模拟域引入的误差记为E(n-1)，第n次模拟域引入的误差记为E(n)，而数字域由于精确的传输函数及不存在模拟域器件的失配问题，不会引入误差，所以在输出V中的失配误差量为E(n)-E(n-1)，则在z域的传输函数为(1-z-1)E，由于1-z-1为一阶高通函数，1-z-1的幅频曲线图如图4所示，也即引入的失配误差量E会经过一阶整形传输到输出，因此本方案可以通过引入延时器，在提高SQNR的情况下避免DAC失配带来的线性度恶化，从而提高调制器的线性度。
第三、本方案只需引入三个延时器即可实现提高调制器的线性度的目的，避免现有技术中，装置复杂难于实现、功耗高、应用范围窄的缺点。例如：利用数字校准的算法复杂难于实现，而且芯片级实现校准算法占用较大的面积，并且消耗可观的功耗，另外数字校准过长的收敛时间也会限制其应用领域。DEM算法会限制SDM可工作的最大采样频率，并且会增加功耗。
第四、本方案提供的信号调制器中，通过第一反馈指令也即图3a中的21支路，得到的用于反馈至第一滤波器的第一反馈信号(也即R1)，避免了模拟域与数字域实现的传输函数不匹配导致的Eq1泄露的问题。
关于本申请实施例提供的信号调制器，需要说明以下四点：
1、任意信号的取反信号的获取方法为：将信号输入至取反器，取反器的输出信号即为信号的取反信号，例如，将反馈运算器的输出信号经过一个取反器(图中未示出取反器结构，仅以输入端的负号表示取反信号)，取反器的输出即为反馈运算器的输出信号(也即第三信号)的取反信号。
2、本申请实施例提供的信号调制器中，第三微分运算器和输出运算器中的运算为数字阈运算，传递运算器、反馈运算器、第一微分运算器以及第二微分运算器中的运算为模拟阈运算，信号延迟器(T1、T2和T3)中的运算为数字阈运算。滤波器(LF1和LF2)中的运算为模拟阈运算。为便于描述，使用同一标号表示同一信号，对信号为模拟信号或为数字信号不做赘述。
3、本方案中各个公式的推导过程参见现有技术，本案不做赘述。
4、图3a仅为本申请实施例提供的信号调制器的一种可选的具体结构，本方案还包括其他的调制器的具体结构。例如，任一延时器用于将输入的信号延迟至少一个单位，也即，延时器的传输函数不限于图3a所示。
图5示例了另一种信号调制器的具体结构，图5所示的信号调制器与图3a所示的信号调制器的区别在于：
1、反馈运算器包括加法器J2，第一预设运算为：将第一量化器的输出信号与第一信号相加。
2、第二微分运算器包括加法器J1，第三预设运算为：将第二调制模块的输出信号与第二延迟信号相加。
3、结果运算器包括加法器J5，第五预设运算包括：将第一量化器的输出信号与第一信号相加。
4、传递运算器包括加法器Je和取反器，第六预设运算包括：补偿信号将减去第一量化器的输出信号。
本实施例中，如图5所示的信号调制器的输入为待调制信号，第二滤波器的第一输入端为信号传输支路输出的余量电压信号，第一量化器引入的量化噪声至信号调制器的输出信号的传输函数的获取过程可以结合上述1～4并参见上述实施例的公式，在此不做赘述。
需要说明的是，图5所示的信号调制器仍然具有以下有益效果：
第一、信号调制器能够通过调节第一输入函数和第二输入函数的大小，实现降低第一量化器引入的量化噪声，进一步提高调制器的信号量化噪声比SQNR。
第二、通过一阶微分模块，对第二调制模块的输出信号进行一阶整形和补偿，在提高SQNR的情况下避免DAC失配带来的线性度恶化，从而提高调制器的线性度。
第三、本方案只需引入三个延时器即可实现提高调制器的线性度的目的，避免现有技术中，装置复杂难于实现、功耗高、应用范围窄的缺点。
第四、通过第一反馈支路得到的用于反馈至第一调制模块的第一反馈信号，避免了模拟域与数字域实现的传输函数不匹配导致的Eq1泄露的问题。
上述有益效果可以参见上述实施例中对图3a所示的信号调制器的有益效果的描述，本实施例在此不做赘述。
图6为本申请实施例提供的又一种信号调制器的结构示意图，如图6所示，信号调制器包括：信号调制器包括第一调制模块、第二调制模块、一阶微分模块和输出模块，还包括：信号传递模块，用于级联第一调制模块和第二调制模块。
图6所示的信号调制器与图3a所示的信号调制器的区别在于，图6所示的信号调制器中，第二调制模块包括第二量化器Q2。第二量化器用于将第一模拟信号进行量化处理，输出第一模拟信号的数字信号。如图6所示，第二量化器的输入端与信号传递模块的输出端连接，输出端与一阶微分模块的第一输入端连接。
需要说明的是，图6所示的信号调制器和图3a所示的信号调制器中，相同标注或命名的结构(或信号)可以为相同结构也可以为不同结构，例如，图6所示的信号调制器中LF1和图3a所示的信号调制器中的LF1的传递函数可以相同也可以不同，且阶数相同或者不同，再例如，信号V2仅表示该信号为Q2的输出信号，不限定V2数值。
本实施例中，记L0为第一滤波器的第一输入到第一滤波器的输出的传输函数，记L1为第一滤波器的第二输入到第一滤波器的输出的传输函数，且第一量化器在量化信号的过程中引入的量化噪声记为第一量化噪声Eq1，第二量化器在量化信号的过程中引入的量化噪声记为第二量化噪声Eq2，由于图5所示的信号调制器不包括第二滤波器，所以公式(18)中：
Figure BDA0003215771770000191
因此，Eq1的传输函数为
Figure BDA0003215771770000192
恒等于0，也即，图6所示的信号调制器可以消除第一量化器引入的量化噪声，提高SQNR。
需要说明的是，图6所示的信号调制器可以等效于图3a所示的信号调制器中的第二滤波器为0阶滤波器，对于图6所示的信号调制器，也具有但不限于以下有益效果：
第一、信号调制器能够通过调节第一输入函数和第二输入函数的大小，实现降低第一量化器引入的量化噪声，进一步提高调制器的信号量化噪声比SQNR。
第二、通过一阶微分模块，对第二调制模块的输出信号进行一阶整形和补偿，在提高SQNR的情况下避免DAC失配带来的线性度恶化，从而提高调制器的线性度。
第三、本方案只需引入三个延时器即可实现提高调制器的线性度的目的，避免现有技术中，装置复杂难于实现、功耗高、应用范围窄的缺点。
第四、通过第一反馈支路得到的用于反馈至第一调制模块的第一反馈信号，避免了模拟域与数字域实现的传输函数不匹配导致的Eq1泄露的问题。
上述有益效果可以参见上述实施例中对图3a所示的信号调制器的有益效果的描述，本实施例在此不做赘述。
需要说明的是，图7示例了另一种信号调制器的具体结构，图7所示的信号调制器与图6所示的信号调制器的区别在于下述1～4：
1、反馈运算器包括加法器J2，第一预设运算为：将第一量化器的输出信号与第一信号相加。
2、第二微分运算器包括加法器J1，第三预设运算为：将第二调制模块的输出信号与第二延迟信号相加。
3、结果运算器包括加法器J5，第五预设运算包括：将第一量化器的输出信号与第一信号相加。
4、传递运算器包括加法器Je和取反器，第六预设运算包括：补偿信号将减去第一量化器的输出信号。
本实施例中，如图7所示的信号调制器的输入为待调制信号，第二滤波器的第一输入端接收信号传输支路输出的余量电压信号，第一量化器引入的量化噪声至调制器的输出信号的传输函数的获取过程可以结合上述1～4并参见上述实施例的公式，在此不做赘述。
需要说明的是，图7所示的信号调制器仍然具有以下有益效果：
第一、信号调制器能够通过调节第一输入函数和第二输入函数的大小，实现降低第一量化器引入的量化噪声，进一步提高调制器的信号量化噪声比SQNR。
第二、通过一阶微分模块，对第二调制模块的输出信号进行一阶整形和补偿，在提高SQNR的情况下避免DAC失配带来的线性度恶化，从而提高调制器的线性度。
第三、本方案只需引入三个延时器即可实现提高调制器的线性度的目的，避免现有技术中，装置复杂难于实现、功耗高、应用范围窄的缺点。
第四、通过第一反馈支路得到的用于反馈至第一调制模块的第一反馈信号，避免了模拟域与数字域实现的传输函数不匹配导致的Eq1泄露的问题。
上述有益效果可以参见上述实施例中对图3a所示的信号调制器的有益效果的描述，本实施例在此不做赘述。
可选的是，本申请的实施例中的信号调制器均可为Sturdy-MASH架构的调制器，参见图3a所示的结构，该Sturdy-MASH架构的调制器可包括依次级联的第一调制模块(即第一环路)和第二调制模块(即第二环路)，以及与第二调制模块的输出连接的一阶微分模块。该一阶微分模块可用于消减第二调制模块因DAC失配而引起的线性度恶化，如在Sturdy-MASH调制器中引入一阶高通函数1-z-1时，可利用一阶微分模块，在无需采用数字校准算法或DEM算法等条件下，来消减甚至消除该第二调制模块因DAC失配而引起的单位增益传输至Sturdy-MASH调制架构的输出中，所引起的整个SDM的线性度恶化。
例如，参见图6可知，一种Sturdy-MASH调制架构的信号调制器，可包括第一滤波器LF1、第一量化器Q1、第二量化器Q2、第一减法器J1、第二减法器J2、第三减法器J3、第四减法器J4、第五减法器J5、第六减法器Je、第一延迟器T1、第二延迟器T2和第三延迟器T3。
具体的，第一滤波器LF1的外部输入端L0用于作为信号调制器的输入(即信号U的输入端)，第一滤波器LF1的反馈输入端L1与第二减法器J2的输出端连接，第一滤波器LF1的输出端与第一减法器J1的被减信号输入端“+”连接。第一减法器J1的输出端分别与第一量化器Q1的输入端和第六减法器Je的减数信号输入端“－”连接；第一量化器Q1的输出端分别与第五减法器J5的被减信号输入端“+”、第六减法器Je的被减信号输入端“+”和第二减法器的被减信号输入端连接“+”；第五减法器J5的输出端用于作为信号调制器的输出，第五减法器J5的减数信号输入端“－”与第四减法器J4的输出端连接。
同时，第二量化器Q2的输入端与第六减法器Je的输出端连接，第二量化器Q2的输出端分别与第四减法器J4的被减信号输入端“+”、第一延迟器T1的输入端、第二延迟器T2的输入端、第三延迟器T3的输入端和第三减法器J3的被减信号输入端“+”连接。
另外，第一延迟器T1的输出端与第三减法器J3的减数信号输入端“－”连接，第二延迟器T2的输出端与第一减法器J1的减数信号输入端“－”连接，第三延迟器T3的输出端与第四减法器J4的减数信号输入端“－”连接，第三减法器T4的输出端分别与第二减法器J2减数信号输入端“－”连接。
在另一个可选的实施例中，如图3a所示，上述的信号调制器还可包括第二滤波器LF2；此时，基于图6及相关连接关系描述内容的基础上，第六减法器Je的输出端可依次通过第二滤波器LF2的外部信号输入端L2和输出端连接至第二量化器Q2的输入端，即第六减法器Je的输出端连接至第二滤波器LF2的外部信号输入端L2，而第二滤波器LF2的输出端则与第二量化器Q2的输入端连接，同时第二滤波器LF2的反馈输入端L3与第二量化器Q2的输出端连接。
本申请实施例还提供了一种集成电路，可包括信号调制器和数字信号处理模块等。信号调制器可用于对接收的信号实现模数转换，而数字信号处理模块则与信号调制器的输出连接，可用于对信号调制器输出的信号进行数字信号处理。
可选地，集成电路为毫米波雷达芯片等传感器芯片，也可为用于通信或其他用户的信号。
例如，上述的集成电路为集成为一体的芯片结构时，可具体为封装天线AiP(Antenna in Package)结构或片上天线AoC(Antenna on Chip)结构的芯片等。
本申请实施例还提供了一种无线电器件，可包括承载有上述实施例中所阐述集成电路的承载体以及天线等，该天线可与上述的集成电路集成为一体形成上述的AiP或AoC芯片。上述的集成电路(或裸片)可与天线连接，用于发收无线电信号来实现无线通信和/或目标探测等功能。
本申请实施例还提供了一种电子设备，可包括设备本体和设置于该设备本体上的本申请任一实施例所阐述的无线电器件，即该无线电器件可用于进行目标检测和/或通信。
具体地，在上述实施例的基础上，在本申请的一个实施例中，无线电器件可以设置在设备本体的外部，在本申请的另一个实施例中，无线电器件还可以设置在设备本体的内部，在本申请的其他实施例中，无线电器件还可以一部分设置在设备本体的内部，一部分设置在设备本体的外部。本申请对此不作限定，具体视情况而定。
在一个可选的实施例中，上述设备本体可为应用于诸如智能住宅、交通、智能家居、消费电子、监控、工业自动化、舱内检测及卫生保健等领域的部件及产品；例如，该设备本体可为智能交通运输设备(如汽车、自行车、摩托车、船舶、地铁、火车等)、安防设备(如摄像头)、液位/流速检测设备、智能穿戴设备(如手环、眼镜等)、智能家居设备(如电视、空调、智能灯等)、各种通信设备(如手机、平板电脑等)等，以及诸如道闸、智能交通指示灯、智能指示牌、交通摄像头及各种工业化机械手(或机器人)等，也可为用于检测生命特征参数的各种仪器以及搭载该仪器的各种设备。无线电器件则可为本申请任一实施例中所阐述的无线电器件，无线电器件的结构和工作原理在上述实施例中已经进行了详细说明，此处不在一一赘述。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (20)

1.一种信号调制器，其特征在于，包括：第一调制模块、第二调制模块、一阶微分模块以及输出模块；
所述第一调制模块用于接收待调制信号；所述第二调制模块用于将第一模拟信号转换为数字信号，所述第一模拟信号为所述第二调制模块接收的信号；
所述一阶微分模块用于对所述第二调制模块的输出信号进行一阶整形，得到第一信号，将所述第一信号发送至所述第一调制模块和所述输出模块，以及对第二信号进行补偿；所述第二信号由所述第一调制模块对所述第一信号和所述待调制信号处理得到。
2.根据权利要求1所述的信号调制器，其特征在于，所述一阶微分模块包括第一一阶微分单元、第二一阶微分单元和补偿单元；
所述一阶微分模块用于对所述第二调制模块的输出信号进行一阶整形，得到第一信号，将所述第一信号发送至所述第一调制模块和所述输出模块，以及对第二信号进行补偿，包括：
所述第一一阶微分单元用于接收所述第二调制模块的输出信号，对所述第二调制模块的输出信号进行一阶整形得到所述第一信号，将所述第一信号发送至所述第一调制模块；
所述第二一阶微分单元用于接收所述第二调制模块的输出信号，对所述第二调制模块的输出信号进行一阶整形得到所述第一信号，将所述第一信号发送至所述输出模块；
所述补偿单元用于接收所述第二调制模块的输出信号和所述第二信号，并对所述第二信号进行补偿，得到补偿信号，将所述补偿信号发送至所述第一调制模块。
3.根据权利要求2所述的信号调制器，其特征在于，所述第一调制模块包括第一滤波器、第一量化器、和反馈运算器；
所述第一滤波器的输出端与所述补偿单元的输入端连接，所述第一量化器的输入端与所述补偿单元的输出端连接；
所述第二信号由所述第一调制模块对所述第一信号处理得到，包括：
所述第一滤波器用于接收所述待调制信号和第三信号的取反信号，并对所述第三信号的取反信号和所述待调制信号进行滤波处理得到所述第二信号；所述第三信号由所述反馈运算器将所述第一信号和所述第一量化器的输出信号进行第一预设运算得到。
4.根据权利要求3所述的信号调制器，其特征在于，所述第一一阶微分单元包括：第一延时器和第一微分运算器；
所述第一一阶微分单元用于接收所述第二调制模块的输出信号，对所述第二调制模块的输出信号进行一阶整形得到所述第一信号，包括：
所述第一延时器用于将所述第二调制模块的输出信号延迟至少一个单位，得到第一延迟信号；
所述第一微分运算器用于对所述第一延迟信号和所述第二调制模块的输出信号进行第二预设运算，得到所述第一信号。
5.根据权利要求4所述的信号调制器，其特征在于，所述补偿单元包括第二延时器和第二微分运算器；
所述补偿单元用于接收所述第二调制模块的输出信号和所述第二信号，并对所述第二信号进行补偿，得到补偿信号，包括：
所述第二延时器用于将所述第二调制模块的输出信号延迟至少一个单位，得到第二延迟信号；
所述第二微分运算器用于对所述第二延迟信号和所述第二调制模块的输出信号进行第三预设运算，得到所述补偿信号。
6.根据权利要求5所述的信号调制器，其特征在于，所述第二一阶微分单元包括第三延时器和第三微分运算器；
所述第二一阶微分单元用于接收所述第二调制模块的输出信号，对所述第二调制模块的输出信号进行一阶整形得到所述第一信号，包括：
所述第三延时器用于将所述第二调制模块的输出信号延迟至少一个单位，得到第三延迟信号；
所述第一微分运算器用于对所述第三延迟信号和所述第二调制模块的输出信号进行第四预设运算，得到所述第一信号。
7.根据权利要求6所述的信号调制器，其特征在于，所述输出模块包括结果运算器，所述结果运算器用于对所述第一信号和所述第一量化器的输出信号进行第五预设运算，得到所述待调制信号的信号调制结果。
8.根据权利要求7所述的信号调制器，其特征在于，还包括：信号传递模块；
所述信号传递模块包括传递运算器；
所述传递运算器用于对所述第一量化器的输出信号和所述补偿信号进行第六预设运算，得到所述第一模拟信号。
9.根据权利要求8所述的信号调制器，其特征在于，
目标运算器由加法器和取反器构成，所述目标运算器包括所述反馈运算器、所述第一微分运算器、所述第二微分运算器、所述第三微分运算器、所述结果运算器、和所述传递运算器；
所述第一预设运算包括：将所述第一量化器的输出信号减去所述第一信号；
所述第二预设运算包括：将所述第二调制模块的输出信号减去所述第一延迟信号；
所述第三预设运算包括：将所述第二调制模块的输出信号减去所述第二延迟信号；
所述第四预设运算包括：将所述第二调制模块的输出信号减去所述第三延迟信号；
所述第五预设运算包括：将所述第一量化器的输出信号减去所述第一信号；
所述第六预设运算包括：将所述第一量化器的输出信号减去所述补偿信号。
10.根据权利要求8所述的信号调制器，其特征在于，
第一目标运算器由加法器和取反器构成，第二目标运算器由加法器构成，所述第一目标运算器包括所述第一微分运算器、所述第三微分运算器、和所述传递运算器；所述第二目标运算器包括所述第二微分运算器、所述反馈运算器、和所述结果运算器；
所述第一预设运算包括：将所述第一量化器的输出信号与所述第一信号相加；
所述第二预设运算包括：将所述第二调制模块的输出信号减去所述第一延迟信号；
所述第三预设运算包括：将所述第二调制模块的输出信号与所述第二延迟信号相加；
所述第四预设运算包括：将所述第二调制模块的输出信号减去所述第三延迟信号；
所述第五预设运算包括：将所述第一量化器的输出信号与所述第一信号相加；
所述第六预设运算包括：所述补偿信号将减去所述第一量化器的输出信号。
11.根据权利要求1所述的信号调制器，其特征在于，所述第二调制模块包括第二滤波器和第二量化器；
所述第二滤波器的输出端和所述第二量化器的输入端连接；
所述第二调制模块用于将第一模拟信号转换为数字信号，包括：
所述第二滤波器的第一输入端接收所述第一模拟信号，且第二输入端接收第四信号的取反信号，所述第四信号为所述第二量化器的输出信号；
所述第二滤波器用于对所述第一模拟信号和所述第四信号的取反信号进行滤波处理得到第五信号，所述第二量化器用于对所述第五信号进行量化处理，得到所述第一模拟信号的数字信号。
12.根据权利要求11所述的信号调制器，其特征在于，所述第二滤波器的阶数大于0，且所述第二滤波器的第一传输函数和所述第二滤波器的第二传输函数的关系满足：所述第一传输函数等于所述第二传输函数加1；所述第二滤波器的第一传输函数为所述第二滤波器的第一输入端至所述第二滤波器的输出端的信号传输函数，所述第二滤波器的第二传输函数为所述第二滤波器的第二输入端至所述第二滤波器的输出端的信号传递函数；
或者，所述第二滤波器的阶数等于0。
13.根据权利要求1所述的信号调制器，其特征在于，所述第二调制模块包括第二量化器；
所述第二调制模块用于将第一模拟信号转换为数字信号，包括：
所述第二量化器用于将所述第一模拟信号进行量化处理，输出所述第一模拟信号的数字信号。
14.一种信号调制器，其特征在于，所述信号调制器为Sturdy-MASH调制架构，所述信号调制器包括：
信号输入端、信号输出端、第一滤波器、第一量化器、第二量化器、第一减法器、第二减法器、第三减法器、第四减法器、第五减法器、第六减法器、第一延迟器、第二延迟器和第三延迟器；
其中，第一滤波器的外部输入端用于作为所述信号调制器的输入，第一滤波器的反馈输入端与第二减法器的输出端连接，所述第一滤波器的输出端与所述第一减法器的被减信号输入端连接；
所述第一减法器的输出端分别与所述第一量化器的输入端和所述第六减法器的减数信号输入端连接；
所述第一量化器的输出端分别与所述第五减法器的被减信号输入端、所述第六减法器的被减信号输入端和所述第二减法器的被减信号输入端连接；
所述第五减法器的输出端用于作为所述信号调制器的输出，所述第五减法器的减数信号输入端与所述第四减法器的输出端连接；
所述第二量化器的输入端与所述第六减法器的输出端连接，所述第二量化器的输出端分别与所述第四减法器的被减信号输入端、所述第一延迟器的输入端、所述第二延迟器的输入端、所述第三延迟器的输入端和所述第三减法器的被减信号输入端连接；
所述第一延迟器的输出端与所述第三减法器的减数信号输入端连接；
所述第二延迟器的输出端与所述第一减法器的减数信号输入端连接；
所述第三延迟器的输出端与所述第四减法器的减数信号输入端连接；以及
所述第三减法器的输出端分别与所述第二减法器减数信号输入端连接。
15.根据权利要求14所述的信号调制器，其特征在于，还包括第二滤波器；
其中，所述第六减法器的输出端依次通过所述第二滤波器的外部信号输入端和输出端连接至所述第二量化器的输入端；所述第二滤波器的反馈输入端与所述第二量化器的输出端连接。
16.一种集成电路，其特征在于，包括：
如权利要求1-15中的信号调制器，用于对接收的信号实现模数转换；
数字信号处理模块，与所述信号调制器的输出连接，用于对所述信号调制器输出的信号进行数字信号处理。
17.根据权利要求16所述的集成电路，其特征在于，所述集成电路为毫米波雷达芯片。
18.根据权利要求16所述的集成电路，其特征在于，所述集成电路为封装天线AiP结构或片上天线AoC结构。
19.一种无线电器件，其特征在于，包括：
承载体；
如权利要求16或17中任一项所述的集成电路，设置在所述承载体上；
天线，设置在所述承载体上，或者与所述集成电路集成为一体器件设置在所述承载体上；
其中，所述集成电路与所述天线连接，用于发收无线电信号。
20.一种电子设备，其特征在于，包括：
设备本体；以及
设置于所述设备本体上的如权利要求17所述的无线电器件；
其中，所述无线电器件用于目标检测和/或通信。
CN202110943557.9A 2021-08-17 2021-08-17 信号调制器、集成电路、无线电器件和电子设备 Active CN113489495B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110943557.9A CN113489495B (zh) 2021-08-17 2021-08-17 信号调制器、集成电路、无线电器件和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110943557.9A CN113489495B (zh) 2021-08-17 2021-08-17 信号调制器、集成电路、无线电器件和电子设备

Publications (2)

Publication Number Publication Date
CN113489495A true CN113489495A (zh) 2021-10-08
CN113489495B CN113489495B (zh) 2022-11-01

Family

ID=77946753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110943557.9A Active CN113489495B (zh) 2021-08-17 2021-08-17 信号调制器、集成电路、无线电器件和电子设备

Country Status (1)

Country Link
CN (1) CN113489495B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100085230A1 (en) * 2008-10-08 2010-04-08 Samsung Electronics Co., Ltd. Sigma delta modulator and sigma delta a/d converter using the same
CN102386929A (zh) * 2011-09-22 2012-03-21 北京大学 Sigma-Delta调制器及包括该调制器的Sigma-Delta模数转换器
CN102420614A (zh) * 2011-11-22 2012-04-18 北京大学 Sigma-Delta调制器及包含其的Sigma-Delta模数转换器
WO2012100437A1 (zh) * 2011-01-30 2012-08-02 北京大学深圳研究生院 一种多位δ-σ调制器
CN107623523A (zh) * 2017-09-13 2018-01-23 东南大学 一种基于总线分割的数字σδ调制器
US20180034471A1 (en) * 2016-07-27 2018-02-01 Commissariat à l'Energie Atomique et aux Energies Alternatives High-linearity sigma-delta converter
CN111697972A (zh) * 2019-03-14 2020-09-22 联发科技股份有限公司 Δ-∑调制器及其调制方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100085230A1 (en) * 2008-10-08 2010-04-08 Samsung Electronics Co., Ltd. Sigma delta modulator and sigma delta a/d converter using the same
WO2012100437A1 (zh) * 2011-01-30 2012-08-02 北京大学深圳研究生院 一种多位δ-σ调制器
CN102386929A (zh) * 2011-09-22 2012-03-21 北京大学 Sigma-Delta调制器及包括该调制器的Sigma-Delta模数转换器
CN102420614A (zh) * 2011-11-22 2012-04-18 北京大学 Sigma-Delta调制器及包含其的Sigma-Delta模数转换器
US20180034471A1 (en) * 2016-07-27 2018-02-01 Commissariat à l'Energie Atomique et aux Energies Alternatives High-linearity sigma-delta converter
CN107623523A (zh) * 2017-09-13 2018-01-23 东南大学 一种基于总线分割的数字σδ调制器
CN111697972A (zh) * 2019-03-14 2020-09-22 联发科技股份有限公司 Δ-∑调制器及其调制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LIANG QI等: ""Multibit Sturdy MASH ΔΣ Modulator with Error-shaped Segmented DACs for Wideband Low-power Applications"", 《2019 IEEE 13TH INTERNATIONAL CONFERENCE ON ASIC (ASICON)》 *

Also Published As

Publication number Publication date
CN113489495B (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
CN100508513C (zh) 数据转换器和方法、发射机电路、通信装置和电子装置
US7948414B2 (en) Delta-sigma analog-to-digital conversion apparatus and method thereof
CN104980155A (zh) 多级δ-σ模数转换器中数模转换器误差反馈的抵消
US20010050962A1 (en) Transmitting circuit apparatus
US6922161B2 (en) Delta-Sigma modulator for reducing quantization noise and oversampling ratio (OSR)
EP1235403A2 (en) Combined frequency and amplitude modulation
US9019136B2 (en) Sigma-delta modulators with high speed feed-forward architecture
CN102811057A (zh) 模数转换装置和信号处理系统
US6404368B1 (en) Analog and digital ΔΣ modulator
US8427350B2 (en) Sigma-delta modulator
US9800272B2 (en) Circuits and methods for transmitting signals
CN113489495B (zh) 信号调制器、集成电路、无线电器件和电子设备
US20150358029A1 (en) Modulation circuit and modulation method with digital eld compensation
CN109889203B (zh) 半导体器件及其操作方法
CN101729074B (zh) 一种西格玛-德尔塔模数转换器
TWI456908B (zh) 積體電路、系統與類比信號轉換至數位信號的方法
US6587063B1 (en) Four-order sigma-delta modulator
US7298307B2 (en) ΣΔ-analog-to-digital modulator and digital filter for improved noise immunity
US9385746B1 (en) Dynamic offset cancellation in sigma-delta converter
US9218816B2 (en) DAC device and audio system
JP2010187298A (ja) バンドパス・デルタシグマａ／ｄ変換器
CN114389608B (zh) 一种基于自适应增量调制的模拟数字转换电路及设计方法
CA2674707C (en) Pixel sensor converters and associated apparatus and methods
US11876524B2 (en) Hybrid ADC circuit and method
CN111953370B (zh) 信号补偿装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant