CN113488451A - 浅沟槽隔离能力测试结构及其测试方法 - Google Patents

浅沟槽隔离能力测试结构及其测试方法 Download PDF

Info

Publication number
CN113488451A
CN113488451A CN202110728159.5A CN202110728159A CN113488451A CN 113488451 A CN113488451 A CN 113488451A CN 202110728159 A CN202110728159 A CN 202110728159A CN 113488451 A CN113488451 A CN 113488451A
Authority
CN
China
Prior art keywords
shallow trench
trench isolation
active region
voltage
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110728159.5A
Other languages
English (en)
Inventor
徐敏
朱月芹
陈雷刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202110728159.5A priority Critical patent/CN113488451A/zh
Publication of CN113488451A publication Critical patent/CN113488451A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Abstract

本发明提供了一种浅沟槽隔离能力测试结构及其测试方法，应用于半导体领域。在本发明实施例中，在衬底中限定呈梳状结构的第一有源区和第二有源区，并使第一有源区的多个齿部与第二有源区的多个齿部交错设置，从而在第一有源区的齿部和与第一有源区的齿部相邻的第二有源区的齿部之间形成浅沟槽隔离结构，然后在第一有源区梳状结构的柄部和第二有源区梳状结构的柄部上形成第一金属插塞和第二金属插塞，再通过所述第一金属插塞和所述第二金属插塞对所述浅沟槽隔离结构进行浅沟槽隔离能力测试，从而可快速地实现浅沟槽隔离能力检测，并能有效节省客户晶圆损失。

Description

浅沟槽隔离能力测试结构及其测试方法
技术领域
本发明涉及半导体技术领域，特别涉及一种浅沟槽隔离能力测试结构及其测试方法。
背景技术
SRAM(Static Random Access Memory，静态随机存取存储器)是随机存储器的一种。SRAM的存储能力与浅沟槽的隔离能力有关，所以浅沟槽的隔离能力对于SRAM尤为重要。浅沟槽隔离技术随着技术节点缩小和深宽比的增加，以及浅沟槽隔离填充既要没有空洞，又要考虑到填充周期而尽可能地减少填充次数，从而浅沟槽隔离填充变得越来越有挑战。
一般SRAM的各尺寸比外围电路的设计规则都要小，也包括有源区(AA)间距。例如，图1中的PU1/PU2，PU1/PD1，PU2/PD2的有源区间距尤为关键。过小的有源区间距将直接影响浅沟槽填充，进而影响到浅沟槽的隔离能力。浅沟槽填充如果有空洞，将可能导致PU1/PU2，PU1/PD1，PU2/PD2的导通，从而影响SRAM的存储能力。
因此，对SRAM的浅沟槽隔离能力进行测试十分必要，目前，现有技术中采用线上监控的方式对浅沟槽隔离能力进行检测。但是由于浅沟槽填充后，空洞往往不在浅沟槽表面，需要额外的工艺去除填充的表面，把内部的空洞露出来，然后通过扫缺陷来发现空洞。这既增添了额外的工艺时间，又浪费了客户晶圆。
随着可靠性测试技术的日益更新，另一种对浅沟槽隔离能力进行测试方式为采用热载流子注入方式进行检测，然而该种检测方法检测时间较长，难以及早发现浅沟槽隔离问题，并同样容易造成晶圆损失。
为了及早发现浅沟槽隔离问题，且尽可能节省晶圆损失，可采用线上测试的斜坡电压测试方案，但是目前并没有与该测试方案对应的测试结构。并且，随着芯片存储单元越来越多，切割道越来越少，没有足够的地方来放测试结构。所以，测试结构一直被要求精简，急需整合多用途的可靠性测试结构，以节省测试结构面积。
发明内容
本发明的目的在于提供一种浅沟槽隔离能力测试结构及其测试方法，以能够快速地实现浅沟槽隔离能力检测，并能有效节省客户晶圆损失，以及可实现多用途地可靠性测试，节省测试结构面积。
为解决上述技术问题，本发明提供一种浅沟槽隔离能力测试结构，所述测试结构包括：
第一有源区和第二有源区，所述第一有源区和所述第二有源区均被限定在衬底中，所述第一有源区和所述第二有源区均呈梳状结构且交错设置，所述梳状结构包括柄部和多个齿部，所述第一有源区或所述第二有源区的多个齿部中的相邻两个齿部之间形成U型开口；
浅沟槽隔离结构，位于所述第一有源区的齿部和与所述第一有源区的齿部相邻的所述第二有源区的齿部之间，所述浅沟槽隔离结构用于隔离所述第一有源区和所述第二有源区；
第一金属插塞和第二金属插塞，所述第一金属插塞和所述第二金属插塞分别设置在第一有源区梳状结构的柄部和第二有源区梳状结构的柄部，所述第一金属插塞和所述第二金属插塞用于进行浅沟槽隔离能力测试。
可选的，所述衬底中形成有深阱层，所述深阱层的离子掺杂类型为P型离子时，所述第一有源区的离子注入类型为P型离子，所述第二有源区的离子注入类型为N型离子。
可选的，所述衬底中形成有深阱层，所述深阱层的离子掺杂类型为N型离子时，所述第一有源区的离子注入类型为N型离子，所述第二有源区的离子注入类型为P型离子。
可选的，所述第一有源区梳状结构的柄部和所述第二有源区梳状结构的柄部平行设置，所述第一有源区梳状结构的多个齿部均与所述第一有源区梳状结构的柄部垂直设置，所述第二有源区梳状结构的多个齿部均与所述第二有源区梳状结构的柄部垂直设置。
基于如上所述的浅沟槽隔离能力测试结构，本发明还提供了一种浅沟槽隔离能力测试结构的测试方法，所述测试方法包括：
S1，在设置于第一有源区梳状结构的柄部上的第一金属插塞和设置于第二有源区梳状结构的柄部上的第二金属插塞之间加一第一预设电压；
S2，检测所述第一有源区与所述第二有源区之间的浅沟槽隔离结构的电性能参数，并根据所述电性能参数对所述浅沟槽隔离结构的隔离能力进行检测。
可选的，所述电性能参数包括所述浅沟槽隔离结构的工作电流和击穿电压。
可选的，所述步骤S2中根据所述电性能参数对所述浅沟槽隔离结构的隔离能力进行检测包括：
S21，当所述浅沟槽隔离结构的工作电流大于预设的击穿电流时，判断所述浅沟槽隔离结构的隔离能力失效。
可选的，所述步骤S2中根据所述电性能参数对所述浅沟槽隔离结构的隔离能力进行检测还包括：
S31，当所述浅沟槽隔离结构的工作电流小于预设的击穿电流时，在所述第一预设电压的基础上以均匀步进增加电压直至所述浅沟槽隔离结构击穿或达到最大电压；
S32，当施加在所述浅沟槽隔离结构的工作电压达到最大电压时，所述浅沟槽隔离结构未击穿，则对所述浅沟槽隔离结构的工作参数进行设置调整，得到调整后的最大电压，并以所述均匀步进增加电压至所述调整后的最大电压；
S33，若所述浅沟槽隔离结构仍未击穿，则重复S32，若所述浅沟槽隔离结构击穿，则获取当前位置所述浅沟槽隔离结构击穿的实际击穿电压，并将所述实际击穿电压与预设击穿电压进行比较；
S34，若所述实际击穿电压小于所述预设击穿电压，则判断当前位置所述浅沟槽隔离结构的隔离能力失效；
S35，否则，判断当前位置所述浅沟槽隔离结构的隔离能力有效。
可选的，所述方法还包括：
S41，在设置于第一有源区梳状结构的柄部上的第一金属插塞和设置于第二有源区梳状结构的柄部上的第二金属插塞之间依次分别施加第三预设电压、第四预设电压和第五预设电压；
S42，分别获取所述浅沟槽隔离结构击穿时的所述第三预设电压、所述第四预设电压和所述第五预设电压的持续时长，并根据多个所述持续时长形成韦伯分布，以及根据所述韦伯分布得到0.1％失效概率下的失效寿命；
S43，若0.1％失效概率下的所述失效寿命小于预设寿命，判断所述浅沟槽隔离结构本征缺陷不符合标准；
S44，否则，判断所述浅沟槽隔离结构的本征缺陷符合标准。
与现有技术相比，本发明提供的技术方案至少具有如下有益效果之一：
在本发明提供了的一种浅沟槽隔离能力测试结构及其测试方法中，通过对不同型有源区之间的浅沟槽隔离结构进行模拟，然后制备出用于测试所述浅沟槽隔离结构隔离能力的测试结构，并将该测试结构放于晶圆切割道上进行斜坡电压测试，从而可快速地实现浅沟槽隔离能力检测，并能有效节省客户晶圆损失。
进一步的，该测试结构还可用于经时绝缘击穿测试，使得该测试结构可以快速且有效地检测浅沟槽隔离的本征缺陷，从而使得该测试结构可用于多用途可靠性测试，节省了测试结构面积。
附图说明
图1-图2为各MOSFET管有源区浅沟槽隔离结构示意图；
图3为本实施例提供的一种浅沟槽隔离能力测试结构示意图；
图4为本实施例提供的一种浅沟槽隔离能力测试结构的测试方法流程图；
图5a-图5b为本实施例提供的一种斜坡电压测试示意图和各点的非本征缺陷韦伯分布示意图；
图6a-6b为本实施例提供的一种经时绝缘击穿测试示意图和各点的本征缺陷韦伯分布示意图。
其中，附图标记如下：
100-衬底；200-第一有源区；300-第二有源区；201/301-梳状结构柄部；202/302-梳状结构齿部；400-浅沟槽隔离结构；500-第一金属插塞；600-第二金属插塞。
具体实施方式
承如背景技术所述，目前，SRAM的存储能力与浅沟槽的隔离能力有关，所以浅沟槽的隔离能力对于SRAM尤为重要。浅沟槽隔离技术随着技术节点缩小和深宽比的增加，以及浅沟槽隔离填充既要没有空洞，又要考虑到填充周期而尽可能地减少填充次数，从而浅沟槽隔离填充变得越来越有挑战。
一般SRAM的各尺寸比外围电路的设计规则都要小，也包括有源区(AA)间距。例如，图1中的PU1/PU2，PU1/PD1，PU2/PD2的有源区间距尤为关键。图2为图1中各MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)管的连接示意图。如图1-2所示，过小的有源区间距将直接影响浅沟槽填充，进而影响到浅沟槽的隔离能力，浅沟槽填充如果有空洞，将可能导致PU1/PU2，PU1/PD1，PU2/PD2的导通，从而影响SRAM的存储能力。
因此，对SRAM的浅沟槽隔离能力进行测试十分必要，目前，现有技术中采用线上监控的方式对浅沟槽隔离能力进行检测。但是由于浅沟槽填充后，空洞往往不在浅沟槽表面，需要额外的工艺去除填充的表面，把内部的空洞露出来，然后通过扫缺陷来发现空洞。这既增添了额外的工艺时间，又浪费了客户晶圆。
随着可靠性测试技术的日益更新，另一种对浅沟槽隔离能力进行测试方式为采用热载流子注入方式进行检测，然而该种检测方法检测时间较长，难以及早发现浅沟槽隔离问题，并同样容易造成晶圆损失。
为了及早发现浅沟槽隔离问题，且尽可能节省晶圆损失，可采用线上测试的斜坡电压测试方案，但是目前并没有与该测试方案对应的测试结构。并且，随着芯片存储单元越来越多，切割道越来越少，没有足够的地方来放测试结构。所以，测试结构一直被要求精简，急需整合多用途的可靠性测试结构，以节省测试结构面积。
为此，本发明提供了一种浅沟槽隔离能力测试结构及其测试方法，以能够快速地实现浅沟槽隔离能力检测，并能有效节省客户晶圆损失，以及可实现多用途地可靠性测试，节省测试结构面积。
参考图3，图3为本发明实施例提供的一种浅沟槽隔离能力测试结构。具体的，所述测试结构包括：
第一有源区和第二有源区，所述第一有源区和所述第二有源区均被限定在衬底中，所述第一有源区和所述第二有源区均呈梳状结构且交错设置，所述梳状结构包括柄部和多个齿部，所述第一有源区或所述第二有源区的多个齿部中的相邻两个齿部之间形成U型开口；
浅沟槽隔离结构，位于所述第一有源区的齿部和与所述第一有源区的齿部相邻的所述第二有源区的齿部之间，所述浅沟槽隔离结构用于隔离所述第一有源区和所述第二有源区；
第一金属插塞和第二金属插塞，所述第一金属插塞和所述第二金属插塞分别设置在第一有源区梳状结构的柄部和第二有源区梳状结构的柄部，所述第一金属插塞和所述第二金属插塞用于进行浅沟槽隔离能力测试。
即，在本发明提供的浅沟槽隔离能力测试结构中，在衬底中限定呈梳状结构的第一有源区和第二有源区，并使第一有源区的多个齿部与第二有源区的多个齿部交错设置，从而在第一有源区的齿部和与第一有源区的齿部相邻的第二有源区的齿部之间形成浅沟槽隔离结构，然后在第一有源区梳状结构的柄部和第二有源区梳状结构的柄部上形成第一金属插塞和第二金属插塞，再通过所述第一金属插塞和所述第二金属插塞对所述浅沟槽隔离结构进行浅沟槽隔离能力测试，从而可快速地实现浅沟槽隔离能力检测，并能有效节省客户晶圆损失。
以下结合附图和具体实施例对本发明提出的浅沟槽隔离能力测试结构作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请继续参考图3所示，所述浅沟槽隔离能力测试结构包括第一有源区200和第二有源区300，所述第一有源区200和所述第二有源区300均被限定在衬底100中，所述第一有源区200和所述第二有源区300均呈梳状结构且交错设置，所述梳状结构包括柄部和多个齿部，所述第一有源区200或所述第二有源区300的多个齿部中的相邻两个齿部之间形成U型开口。
具体地，所述浅沟槽隔离能力测试结构中的衬底100可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)或碳化硅(SiC)，也可以是绝缘体上硅(S0I)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等化合物。本实施例中所述衬底100仅以采用硅衬底为例，此处仅为示例，本发明并不限于此。
本实施例中，在衬底100上形成有栅状摆放的第一有源区200和第二有源区300，所述第一有源区200和所述第二有源区300均呈梳状结构，所述第一有源区梳状结构包括柄部201和多个齿部202，所述第二有源区梳状结构包括柄部301和多个齿部302。所述第一有源区梳状结构和所述第二有源区梳状结构相同。以所述第一有源区梳状结构为例，所述第一有源区梳状结构的多个齿部202中的相邻两个齿部202之间形成有U型开口，所述U型开口面向所述第二有源区300的柄部301。所述第一有源区梳状结构的多个齿部202与所述第二有源区梳状结构的多个齿部302交错设置。
优选的，所述第一有源区梳状结构的柄部201和所述第二有源区梳状结构的柄部301平行设置，所述第一有源区梳状结构的多个齿部202均与所述第一有源区梳状结构的柄部201垂直设置，所述第二有源区梳状结构的多个齿部302均与所述第二有源区梳状结构的柄部301垂直设置。
请继续参考图3所示，所述第一有源区200的齿部202和与所述第一有源区200的齿部202相邻的所述第二有源区300的齿部302之间，形成有隔离结构，所述隔离结构在本实施例中为浅沟槽隔离结构(STI)，所述浅沟槽隔离结构400用于隔离所述第一有源区200和所述第二有源区300。
具体地，在所述第一有源区200和所述第二有源区300之间形成有多个浅沟槽隔离结构400，所述浅沟槽隔离结构400填充有绝缘材料，所述绝缘材料与待模拟测试的各MOSFET管有源区之间的浅沟槽隔离结构上填充的材料一致。
需要说明的是，本实施例中栅状摆放的所述第一有源区200和所述第二有源区300之间的多个浅沟槽隔离结构400的尺寸大小可相等，且与待模拟测试的各MOS管有源区之间的浅沟槽隔离结构尺寸相同。较佳地，本实施例中栅状摆放的所述第一有源区200和所述第二有源区300之间的多个浅沟槽隔离结构400的尺寸大小也可不相等，但至少存在一个浅沟槽隔离结构400与待模拟测试的各MOSFET管有源区之间的浅沟槽隔离结构尺寸相同，以通过该浅沟槽隔离结构400进行对应的浅沟槽隔离能力测试。
请继续参考图3所示，所述第一金属插塞500和所述第二金属插塞600分别设置在第一有源区梳状结构的柄部201和第二有源区梳状结构的柄部301上，所述第一金属插塞500和所述第二金属插塞600用于进行浅沟槽隔离能力测试。
具体地，可分别在第一有源区梳状结构的柄部201和第二有源区梳状结构的柄部301上形成第一接触孔(未示出)和第二接触孔(未示出)，所述第一接触孔和所述第一接触孔上再分别形成所述第一金属插塞500和所述第二金属插塞600，所述第一金属插塞500和所述第二金属插塞600均用于对外连接测试电极，以进行浅沟槽隔离能力测试。
本实施例中的浅沟槽隔离能力测试结构可在P阱上形成也可在N阱上形成。所述衬底100中形成有深阱层，所述深阱层的离子掺杂类型为P型离子时，所述第一有源区200的离子注入类型为P型离子，所述第二有源区300的离子注入类型为N型离子。
具体地，当衬底100中形成的深阱层的离子掺杂类型为P型离子时，所述衬底100形成有P阱，所述第一有源区200的离子注入类型即为P型离子。然后，向第二有源区300所在区域注入N型离子以形成N型有源区。由此，可在P阱上形成所述浅沟槽隔离能力测试结构。所述浅沟槽隔离能力测试结构的第一有源区200为P型有源区，第二有源区300为N型有源区。对所述P型有源区和所述N型有源区之间形成的浅沟槽隔离结构400进行浅沟槽隔离能力测试可用于模拟测试背景技术中PMOS管(如PU1)和NMOS管(如PD1)之间的与所述浅沟槽隔离结构400具有相同材料和尺寸大小的浅沟槽隔离结构的隔离能力。
可选地，所述衬底100中形成有深阱层，所述深阱层的离子掺杂类型为N型离子时，所述第一有源区200的离子注入类型为N型离子，所述第二有源区300的离子注入类型为P型离子。
具体地，当衬底100中形成的深阱层的离子掺杂类型为N型离子时，所述衬底100形成有N阱，所述第一有源区200的离子注入类型即为N型离子。然后，向第二有源区300所在区域注入P型离子以形成P型有源区。由此，可在N阱上形成所述浅沟槽隔离能力测试结构。所述浅沟槽隔离能力测试结构的第一有源区200为N型有源区，第二有源区300为P型有源区。所述N型有源区与所述P型有源区之间形成的浅沟槽隔离结构400也可用于对不同型有源区之间的浅沟槽隔离结构的隔离能力进行测试。
优选的，本实施例中的浅沟槽隔离能力测试结构可通过如下制备工艺制备得到。以衬底100上形成的深阱层为P阱为例，可先在衬底100上光刻显影得到核心图案即第一有源区200的梳状结构和第二有源区300的梳状结构对应的图案。然后对核心图案之外的区域进行刻蚀，并填充绝缘材料如二氧化硅，以在第一有源区200的齿部201和第二有源区300的齿部301之间形成浅沟槽隔离结构400。然后，在衬底100的上表面涂覆光刻胶，并对准曝光显影得到第二有源区300之外的图案，再向第二有源区300注入N型离子，再于所述P型衬底上形成第一金属插塞500和第二金属插塞600对应的图案，然后对所述第一金属插塞500和所述第二金属插塞600所在区域进行刻蚀，形成通孔，并向通孔注入金属如钨或铜材料，形成所述第一金属插塞500和所述第二金属插塞600。由此，可制备得到所述浅沟槽隔离能力测试结构。
相应的，本实施例还提供了一种浅沟槽隔离能力测试结构的测试方法。图4为本实施例提供的浅沟槽隔离能力测试结构的测试方法的流程图。
在步骤S1中，具体参考图4所示，在设置于第一有源区梳状结构的柄部201上的第一金属插塞500和设置于第二有源区梳状结构的柄部301上的第二金属插塞600之间加一第一预设电压。
具体地，可将第一金属插塞500接入一测试电极，将第二金属插塞600接入另一测试电极。所述第一金属插塞500接入电压为零伏，所述第二金属插塞600接入电压大小为一第一预设电压值。由此，可在多个浅沟槽隔离结构400上施加第一预设电压。可以理解的是，所述多个浅沟槽隔离结构400填充材料为绝缘材料，所述浅沟槽隔离结构400可相当于一电容器。所以本实施例相当于在电容器上施加一第一预设电压。
在步骤S2中，可检测所述第一有源区200与所述第二有源区300之间的浅沟槽隔离结构400的电性能参数，并根据所述电性能参数对所述浅沟槽隔离结构400的隔离能力进行检测。
其中，所述电性能参数包括所述浅沟槽隔离结构400的工作电流和击穿电压。
在本发明的一个实施例中，所述步骤S2中根据所述电性能参数对所述浅沟槽隔离结构400的隔离能力进行检测包括：
S21，当所述浅沟槽隔离结构400的工作电流大于预设的击穿电流时，判断所述浅沟槽隔离结构400的隔离能力失效。
具体的，在所述浅沟槽隔离结构400施加上第一预设电压之后，可测量通过所述浅沟槽隔离结构400的工作电流。若所述浅沟槽隔离结构400的工作电流大于所述浅沟槽隔离结构400达到隔离能力标准所对应的预设的击穿电流时，可判断所述电容器即所述浅沟槽隔离结构400的隔离能力失效。
所述步骤S2中根据所述电性能参数对所述浅沟槽隔离结构400的隔离能力进行检测还包括：
S31，当所述浅沟槽隔离结构的工作电流小于预设的击穿电流时，在所述第一预设电压的基础上以均匀步进增加电压直至所述浅沟槽隔离结构击穿或达到最大电压；
S32，当施加在所述浅沟槽隔离结构的工作电压达到最大电压时，所述浅沟槽隔离结构未击穿，则对所述浅沟槽隔离结构的工作参数进行设置调整，得到调整后的最大电压，并以所述均匀步进增加电压至所述调整后的最大电压；
S33，若所述浅沟槽隔离结构未击穿，则重复S32，若所述浅沟槽隔离结构击穿，则获取当前位置所述浅沟槽隔离结构击穿的实际击穿电压，并将所述实际击穿电压与预设击穿电压进行比较；
S34，若所述实际击穿电压小于所述预设击穿电压，则判断当前位置所述浅沟槽隔离结构的隔离能力失效；
S35，否则，判断当前位置所述浅沟槽隔离结构的隔离能力有效。
具体的，如图5a-图5b所示，若所述浅沟槽隔离结构400的工作电流小于所述浅沟槽隔离结构400达到隔离能力标准所对应的预设的击穿电流，可在所述第一预设电压的基础上以均匀步进增加电压直至所述浅沟槽隔离结构400击穿，然后获取所述浅沟槽隔离结构400的实际击穿电压，并将该实际击穿电压与所述浅沟槽隔离结构400达到隔离能力标准所对应的预设的击穿电压进行比较。若小于该预设击穿电压，则判断所述浅沟槽隔离结构击穿时即当前位置下的所述浅沟槽隔离结构400的隔离能力失效，若大于等于该预设击穿电压，则判断所述浅沟槽隔离结构击穿时即当前位置下的所述浅沟槽隔离结构400的隔离能力有效。
可选的，若所述浅沟槽隔离结构400的工作电流小于所述浅沟槽隔离结构400达到隔离能力标准所对应的预设的击穿电流，还可在所述第一预设电压的基础上以均匀步进增加电压至最大电压。当施加在所述浅沟槽隔离结构的工作电压达到最大电压时，所述浅沟槽隔离结构没有击穿，则对所述浅沟槽隔离结构的工作参数进行设置调整，得到调整后的最大电压，再以所述均匀步进增加电压至该调整后的最大电压。如果所述浅沟槽隔离结构依旧未击穿，则重复调整最大电压并以均匀步进向调整后的最大电压继续增加电压的步骤，直至所述浅沟槽隔离结构击穿，然后获取当前位置所述浅沟槽隔离结构击穿的实际击穿电压，并将所述实际击穿电压与预设击穿电压进行比较，并对所述浅沟槽隔离结构的隔离能力是否失效进行判断。
需要说明的是，本实施例中的浅沟槽隔离能力测试结构的测试方法对于绝缘层在低电场下的缺陷特征分析非常有效。同时，由于该测试方法还可以在无尘室进行，所以还可以尽可能多地检测浅沟槽隔离的非本征缺陷且无需报废晶圆。
如图6a-6b所示，所述方法还包括：
S41，在设置于第一有源区梳状结构的柄部上的第一金属插塞和设置于第二有源区梳状结构的柄部上的第二金属插塞之间依次分别施加第三预设电压、第四预设电压和第五预设电压；
S42，分别获取所述浅沟槽隔离结构击穿时的所述第三预设电压、所述第四预设电压和所述第五预设电压的持续时长，并根据多个所述持续时长形成韦伯分布，以及根据所述韦伯分布得到0.1％失效概率下的失效寿命；
S43，若0.1％失效概率下的所述失效寿命小于预设寿命，判断所述浅沟槽隔离结构本征缺陷不符合标准；
S44，否则，判断所述浅沟槽隔离结构的本征缺陷符合标准。
具体的，在浅沟槽隔离结构400上加一恒定的第三预设电压、第四预设电压和第五预设电压，并持续至所述浅沟槽隔离结构400击穿，如图6a所示，在所述浅沟槽隔离结构400击穿时电流较大，并可获取对应的失效时间，以获取该持续时长，从而分别得到第三预设电压、第四预设电压和第五预设电压下的各个持续时长，并根据各个持续时长形成韦伯分布如图6b所示，以及根据所述韦伯分布得到0.1％失效概率下的失效寿命。然后将0.1％失效概率下的失效寿命与预设寿命进行比较，若所述失效寿命小于预设寿命，判断所述浅沟槽隔离结构本征缺陷不符合标准，否则，判断所述浅沟槽隔离结构本征缺陷符合标准。由此，可快速且有效地检测浅沟槽隔离结构400的本征缺陷。
综上所述，在本发明提供了的一种浅沟槽隔离能力测试结构及其测试方法中，通过对不同型有源区之间的浅沟槽隔离结构进行模拟，然后制备出用于测试所述浅沟槽隔离结构隔离能力的测试结构，并将该测试结构放于晶圆切割道上进行斜坡电压测试，从而可快速地实现浅沟槽隔离能力检测，并能有效节省客户晶圆损失。
进一步的，该测试结构还可用于经时绝缘击穿测试，使得该测试结构可以快速且有效地检测浅沟槽隔离的本征缺陷，从而使得该测试结构可用于多用途可靠性测试，节省了测试结构面积。
上述描述仅是对本发明较佳实施例的描述，并非对本发明保护范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明的保护范围。
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。本文中的“和/或”的含义是二选一或者二者兼具。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (9)

1.一种浅沟槽隔离能力测试结构，其特征在于，包括：
第一有源区和第二有源区，所述第一有源区和所述第二有源区均被限定在衬底中，所述第一有源区和所述第二有源区均呈梳状结构且交错设置，所述梳状结构包括柄部和多个齿部，所述第一有源区或所述第二有源区的多个齿部中的相邻两个齿部之间形成U型开口；
浅沟槽隔离结构，位于所述第一有源区的齿部和与所述第一有源区的齿部相邻的所述第二有源区的齿部之间，所述浅沟槽隔离结构用于隔离所述第一有源区和所述第二有源区；
第一金属插塞和第二金属插塞，所述第一金属插塞和所述第二金属插塞分别设置在第一有源区梳状结构的柄部和第二有源区梳状结构的柄部，所述第一金属插塞和所述第二金属插塞用于进行浅沟槽隔离能力测试。
2.如权利要求1所述的浅沟槽隔离能力测试结构，其特征在于，所述衬底中形成有深阱层，所述深阱层的离子掺杂类型为P型离子时，所述第一有源区的离子注入类型为P型离子，所述第二有源区的离子注入类型为N型离子。
3.如权利要求1所述的浅沟槽隔离能力测试结构，其特征在于，所述衬底中形成有深阱层，所述深阱层的离子掺杂类型为N型离子时，所述第一有源区的离子注入类型为N型离子，所述第二有源区的离子注入类型为P型离子。
4.如权利要求1所述的浅沟槽隔离能力测试结构，其特征在于，所述第一有源区梳状结构的柄部和所述第二有源区梳状结构的柄部平行设置，所述第一有源区梳状结构的多个齿部均与所述第一有源区梳状结构的柄部垂直设置，所述第二有源区梳状结构的多个齿部均与所述第二有源区梳状结构的柄部垂直设置。
5.一种基于如权利要求1所述的浅沟槽隔离能力测试结构的测试方法，其特征在于，包括：
S1，在设置于第一有源区梳状结构的柄部上的第一金属插塞和设置于第二有源区梳状结构的柄部上的第二金属插塞之间加一第一预设电压；
S2，检测所述第一有源区与所述第二有源区之间的浅沟槽隔离结构的电性能参数，并根据所述电性能参数对所述浅沟槽隔离结构的隔离能力进行检测。
6.如权利要求5所述的浅沟槽隔离能力测试结构的测试方法，其特征在于，所述电性能参数包括所述浅沟槽隔离结构的工作电流和击穿电压。
7.如权利要求6所述的浅沟槽隔离能力测试结构的测试方法，其特征在于，所述步骤S2中根据所述电性能参数对所述浅沟槽隔离结构的隔离能力进行检测包括：
S21，当所述浅沟槽隔离结构的工作电流大于预设的击穿电流时，判断所述浅沟槽隔离结构的隔离能力失效。
8.如权利要求6所述的浅沟槽隔离能力测试结构的测试方法，其特征在于，所述步骤S2中根据所述电性能参数对所述浅沟槽隔离结构的隔离能力进行检测还包括：
S31，当所述浅沟槽隔离结构的工作电流小于预设的击穿电流时，在所述第一预设电压的基础上以均匀步进增加电压直至所述浅沟槽隔离结构击穿或达到最大电压；
S32，当施加在所述浅沟槽隔离结构的工作电压达到最大电压时，所述浅沟槽隔离结构未击穿，则对所述浅沟槽隔离结构的工作参数进行设置调整，得到调整后的最大电压，并以所述均匀步进增加电压至所述调整后的最大电压；
S33，若所述浅沟槽隔离结构仍未击穿，则重复S32，若所述浅沟槽隔离结构击穿，则获取当前位置所述浅沟槽隔离结构击穿的实际击穿电压，并将所述实际击穿电压与预设击穿电压进行比较；
S34，若所述实际击穿电压小于所述预设击穿电压，则判断当前位置所述浅沟槽隔离结构的隔离能力失效；
S35，否则，判断当前位置所述浅沟槽隔离结构的隔离能力有效。
9.如权利要求5所述的浅沟槽隔离能力测试结构的测试方法，其特征在于，所述方法还包括：
S41，在设置于第一有源区梳状结构的柄部上的第一金属插塞和设置于第二有源区梳状结构的柄部上的第二金属插塞之间依次分别施加第三预设电压、第四预设电压和第五预设电压；
S42，分别获取所述浅沟槽隔离结构击穿时的所述第三预设电压、所述第四预设电压和所述第五预设电压的持续时长，并根据多个所述持续时长形成韦伯分布，以及根据所述韦伯分布得到0.1％失效概率下的失效寿命；
S43，若0.1％失效概率下的所述失效寿命小于预设寿命，判断所述浅沟槽隔离结构本征缺陷不符合标准；
S44，否则，判断所述浅沟槽隔离结构的本征缺陷符合标准。
CN202110728159.5A 2021-06-29 2021-06-29 浅沟槽隔离能力测试结构及其测试方法 Pending CN113488451A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110728159.5A CN113488451A (zh) 2021-06-29 2021-06-29 浅沟槽隔离能力测试结构及其测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110728159.5A CN113488451A (zh) 2021-06-29 2021-06-29 浅沟槽隔离能力测试结构及其测试方法

Publications (1)

Publication Number Publication Date
CN113488451A true CN113488451A (zh) 2021-10-08

Family

ID=77936636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110728159.5A Pending CN113488451A (zh) 2021-06-29 2021-06-29 浅沟槽隔离能力测试结构及其测试方法

Country Status (1)

Country Link
CN (1) CN113488451A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1424991A (zh) * 2000-12-25 2003-06-18 Tdk株式会社 介电陶瓷组合物和电子装置
US20060148138A1 (en) * 2004-12-30 2006-07-06 Dongbuanam Semiconductor Inc. Field transistor monitoring pattern for shallow trench isolation defects in semiconductor device
JP2007019342A (ja) * 2005-07-08 2007-01-25 Renesas Technology Corp 半導体装置のパイピング不良検出用ｔｅｇ並びにそのパイピング不良検出方法およびそのボイド形成状態判定方法
CN105097782A (zh) * 2014-05-20 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种栅氧化层完整性的测试结构及测试方法
CN206332008U (zh) * 2016-12-30 2017-07-14 中芯国际集成电路制造(北京)有限公司 一种imd可靠性测试结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1424991A (zh) * 2000-12-25 2003-06-18 Tdk株式会社 介电陶瓷组合物和电子装置
US20060148138A1 (en) * 2004-12-30 2006-07-06 Dongbuanam Semiconductor Inc. Field transistor monitoring pattern for shallow trench isolation defects in semiconductor device
JP2007019342A (ja) * 2005-07-08 2007-01-25 Renesas Technology Corp 半導体装置のパイピング不良検出用ｔｅｇ並びにそのパイピング不良検出方法およびそのボイド形成状態判定方法
CN105097782A (zh) * 2014-05-20 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种栅氧化层完整性的测试结构及测试方法
CN206332008U (zh) * 2016-12-30 2017-07-14 中芯国际集成电路制造(北京)有限公司 一种imd可靠性测试结构

Similar Documents

Publication Publication Date Title
US6521469B1 (en) Line monitoring of negative bias temperature instabilities by hole injection methods
EP0113087B1 (en) Method for leakage current characterization in the manufacture of dynamic random access memory cells
Donovan et al. Early detection of electrical defects in deep trench capacitors using voltage contrast inspection
US6372525B1 (en) Wafer-level antenna effect detection pattern for VLSI
CN101197348B (zh) 多用途多晶硅边缘测试结构
US5781445A (en) Plasma damage monitor
US6995027B2 (en) Integrated semiconductor structure for reliability tests of dielectrics
US4760032A (en) Screening of gate oxides on semiconductors
Hiergeist et al. Lifetime of thin oxide and oxide-nitride-oxide dielectrics within trench capacitors for DRAMs
CN113488451A (zh) 浅沟槽隔离能力测试结构及其测试方法
US6524872B1 (en) Using fast hot-carrier aging method for measuring plasma charging damage
v. Sichart et al. Bimodal lifetime distributions of dielectrics for integrated circuits
Azizi et al. Gate oxide breakdown
US4860079A (en) Screening of gate oxides on semiconductors
US6859748B1 (en) Test structure for measuring effect of trench isolation on oxide in a memory device
Hook et al. Detection of thin oxide (3.5 nm) dielectric degradation due to charging damage by rapid-ramp breakdown
Bolam et al. Reliability issues for silicon-on-insulator
Abadeer et al. Key measurements of ultrathin gate dielectric reliability and in-line monitoring
CN117393543B (zh) 半导体器件以及其测试方法
Ruprecht et al. Is product screen enough to guarantee low failure rate for the customer?
CN111933544B (zh) 栅氧化层测试结构及其制造方法、栅氧化层测试基板
Schnable et al. In-process voltage stressing to increase reliability of MOS integrated circuits
CN117116912A (zh) 一种半导体测试结构、测试方法及系统
Strong et al. Gate dielectric integrity and reliability in 0.5-mu m CMOS technology
Kerber Entirely gate-surrounded MOS capacitor to study the intrinsic oxide quality

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination