CN113486621A - 像素电路的设计方法、装置、控制器及存储介质 - Google Patents
像素电路的设计方法、装置、控制器及存储介质 Download PDFInfo
- Publication number
- CN113486621A CN113486621A CN202110717291.6A CN202110717291A CN113486621A CN 113486621 A CN113486621 A CN 113486621A CN 202110717291 A CN202110717291 A CN 202110717291A CN 113486621 A CN113486621 A CN 113486621A
- Authority
- CN
- China
- Prior art keywords
- target
- information
- standard
- panel
- pixel circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000013461 design Methods 0.000 title abstract description 15
- 239000011159 matrix material Substances 0.000 claims abstract description 26
- 230000000875 corresponding effect Effects 0.000 description 53
- 239000010409 thin film Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000013507 mapping Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
- G06F30/3947—Routing global
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
- G06F30/3953—Routing detailed
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/60—Analysis of geometric attributes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30121—CRT, LCD or plasma display
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Architecture (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了像素电路的设计方法、装置、控制器及存储介质，该方法包括：获取目标面板的尺寸信息和架构类型标识；调用标准数据库中的标准面板的尺寸信息和多个标准器件的特征标签信息，并基于目标面板的尺寸信息和架构类型标识，确定至少一目标器件的特征标签信息，进一步确定目标像素电路；根据目标面板的尺寸信息和目标像素电路，生成包括多个目标像素电路的目标像素电路矩阵。本方法通过根据目标面板的尺寸信息、架构类型标识和标准数据库中的相关信息来确定目标像素电路，避免了通过人工输入数据来确定目标像素电路，提高了显示面板的像素电路的绘制效率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及像素电路的设计方法、装置、控制器及存储介质。
背景技术
目前，显示面板的像素电路的绘制需要人工向系统输入对应的一组参数，系统再根据对应的一组参数以绘制相应的像素电路。这样，当需要绘制不同尺寸的显示面板的像素电路时，要分别向系统输入多个尺寸的显示面板对应的多组参数以进行绘制，导致人工成本极高，同时，人工输入数据速度有限，导致显示面板的像素电路的绘制效率极低。
因此，有必要提供可以降低人工成本和提高像素电路的绘制的效率的像素电路的设计方法、装置、控制器及存储介质。
发明内容
本发明实施例提供像素电路的设计方法、装置、控制器及存储介质，以解决现有的因通过速度有限的人工输入数据的方式来确定不同尺寸的面板中的像素电路，从而导致的显示面板的像素电路的绘制效率极低的技术问题。
本发明实施例提供像素电路的设计方法，包括：
获取目标面板的布局信息，所述布局信息包括所述目标面板的尺寸信息和架构类型标识；
调用标准数据库，所述标准数据库内存储有标准面板的尺寸信息和多个标准器件的特征标签信息；
根据所述标准面板的尺寸信息和至少一所述标准器件的特征标签信息，基于所述目标面板的尺寸信息，确定至少一目标器件的特征标签信息；
根据至少一所述目标器件的特征标签信息和所述架构类型标识，确定目标像素电路；
根据所述目标面板的尺寸信息和所述目标像素电路，生成目标像素电路矩阵，所述目标像素电路矩阵包括多个所述目标像素电路。
在一实施例中，所述根据所述标准面板的尺寸信息和至少一所述标准器件的特征标签信息，基于所述目标面板的尺寸信息，确定至少一目标器件的特征标签信息的步骤，包括：
根据所述架构类型标识，从多个所述标准器件的特征标签信息中确定至少一参考器件的特征标签信息；
根据所述标准面板的尺寸信息和至少一所述参考器件的特征标签信息，基于所述目标面板的尺寸信息，确定至少一所述目标器件的特征标签信息。
在一实施例中，所述标准器件的特征标签信息包括所述标准器件的尺寸信息，所述标准器件的尺寸信息包括所述参考器件的尺寸信息，所述目标器件的特征标签信息包括所述目标器件的尺寸信息，所述参考器件的尺寸信息用于确定所述目标器件的尺寸信息。
在一实施例中，所述目标像素电路包括多个所述目标器件，多个所述目标器件包括第一目标器件和第二目标器件；以及
根据所述标准面板的尺寸信息和至少一所述标准器件的特征标签信息，基于所述目标面板的尺寸信息和所述架构类型标识，确定至少一目标器件的特征标签信息的步骤，包括：
根据所述标准面板的尺寸信息和其中一所述参考器件的尺寸信息，基于所述目标面板的尺寸信息和所述架构类型标识，确定所述第一目标器件的尺寸信息；
根据所述第一目标器件的尺寸信息，基于预设规则，确定所述第二目标器件的尺寸信息。
在一实施例中，所述目标像素电路还包括至少一固定器件，所述根据至少一所述目标器件的特征标签信息和所述架构类型标识，确定目标像素电路的步骤，包括：
根据所述架构类型标识，从多个所述标准器件的特征标签信息中确定至少一所述固定器件的特征标签信息；
根据多个所述目标器件的特征标签信息、所述架构类型标识和至少一所述固定器件的特征标签信息，确定所述目标像素电路。
本发明实施例还提供像素电路的设计装置，包括：
获取模块，用于获取目标面板的布局信息，所述布局信息包括所述目标面板的尺寸信息和架构类型标识；
调用模块，用于调用标准数据库，所述标准数据库内存储有标准面板的尺寸信息和多个标准器件的特征标签信息；
第一确定模块，用于根据所述标准面板的尺寸信息和至少一所述标准器件的特征标签信息，基于所述目标面板的尺寸信息和所述架构类型标识，确定至少一目标器件的特征标签信息；
第二确定模块，用于根据至少一所述目标器件的特征标签信息和所述架构类型标识，确定目标像素电路；
生成模块，用于根据所述目标面板的尺寸信息和所述目标像素电路，生成目标像素电路矩阵，所述目标像素电路矩阵包括多个所述目标像素电路。
在一实施例中，所述第一确定模块包括：
第一子确定模块，用于根据所述架构类型标识，从多个所述标准器件的特征标签信息中确定至少一参考器件的特征标签信息；
第二子确定模块，用于根据所述标准面板的尺寸信息和至少一所述参考器件的特征标签信息，基于所述目标面板的尺寸信息，确定至少一所述目标器件的特征标签信息。
在一实施例中，所述标准器件的特征标签信息包括所述标准器件的尺寸信息，所述标准器件的尺寸信息包括所述参考器件的尺寸信息，所述目标器件的特征标签信息包括所述目标器件的尺寸信息，所述参考器件的尺寸信息用于确定所述目标器件的尺寸信息，所述第一确定模块还包括：
第三子确定模块，用于根据所述架构类型标识，从多个所述标准器件的尺寸信息中确定至少一所述参考器件的尺寸信息；
第四子确定模块，用于根据所述标准面板的尺寸信息和至少一所述参考器件的尺寸信息，基于所述目标面板的尺寸信息和所述架构类型标识，确定多个所述目标器件的尺寸信息。
本发明实施例还提供控制器，所述控制器用于执行存储于存储器的若干指令，以实现如上述全部或部分像素电路的设计方法。
本发明实施例还提供存储介质，所述存储介质中存储若干指令，所述指令用于供控制器执行以实现如上述全部或部分像素电路的设计方法。
本发明提供了像素电路的设计方法、装置、控制器及存储介质，像素电路的设计方法包括：获取目标面板的布局信息，所述布局信息包括所述目标面板的尺寸信息和架构类型标识；调用标准数据库，所述标准数据库内存储有标准面板的尺寸信息和多个标准器件的特征标签信息；根据所述标准面板的尺寸信息和至少一所述标准器件的特征标签信息，基于所述目标面板的尺寸信息和所述架构类型标识，确定至少一目标器件的特征标签信息；根据至少一所述目标器件的特征标签信息和所述架构类型标识，确定目标像素电路；根据所述目标面板的尺寸信息和所述目标像素电路，生成目标像素电路矩阵，所述目标像素电路矩阵包括多个所述目标像素电路。此方法可以根据所述目标面板的布局信息，调用所述标准数据库中的所述标准面板的尺寸信息和至少一所述标准器件的特征标签信息，基于所述目标面板的尺寸信息和所述架构类型标识，确定多个目标器件的特征标签信息，以确定目标像素电路，避免通过获取所述目标面板的所述目标像素电路中全部器件的尺寸信息、位置信息等信息来确定所述目标像素电路，即避免了通过人工输入数据来确定所述目标像素电路，而是直接根据所述目标面板的布局信息和所述标准数据库中的相关信息来确定所述目标像素电路，提高了显示面板的像素电路的绘制效率。
附图说明
下面通过附图来对本发明进行进一步说明。需要说明的是，下面描述中的附图仅仅是用于解释说明本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的像素电路的设计方法的第一种实施例的流程图；
图2为本发明实施例提供的像素电路的设计方法的第二种实施例的流程图；
图3为本发明实施例提供的像素电路的设计方法的第三种实施例的流程图；
图4为本发明实施例提供的像素电路的设计方法的第四种实施例的流程图；
图5为本发明实施例提供的像素电路的设计方法的第五种实施例的流程图；
图6为本发明实施例提供的像素电路的设计装置的示意图；
图7为本发明实施例提供的控制器和存储器的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明中的术语“第一”、“第二”是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或模块的过程、方法、系统、产品或设备没有限定于已列出的步骤或模块，而是可选地还包括没有列出的步骤或模块，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或模块。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
本发明实施例提供的像素电路的设计方法的执行主体，可以为本发明实施例提供的像素电路的设计装置，或者集成了所述像素电路的设计装置的电子设备，所述像素电路的设计装置可以采用硬件或者软件的方式实现。
本发明实施例提供了像素电路的设计方法、装置、控制器及存储介质。以下将分别进行详细说明。
下面对本发明实施例的像素电路的设计方法的各个步骤进行详细说明。
在一实施例中，如图1所示，所述方法可以包括但不限于如下步骤。
S10，获取目标面板的布局信息，所述布局信息包括所述目标面板的尺寸信息和架构类型标识。
其中，所述目标面板的尺寸信息可以包括所述目标面板的形状信息和尺寸数据信息，所述目标面板的形状信息可以形如“A”，所述目标面板的尺寸数据信息可以形如“B*C”、“R”、“D、E”或者其它形式，其中A可以表示“矩形”、“圆形”、“扇形”或者其他形状，B、C、R、D、E均可以表示数字；例如当所述目标面板呈矩形时，所述目标面板的形状信息可以为“矩形”，所述目标面板的尺寸数据信息可以为“B*C”，其中B、C可以分别为矩形的长度值和宽度值，当所述目标面板呈圆形时，所述目标面板的形状信息可以为“圆形”，所述目标面板的尺寸数据信息可以为“R”，其中R可以分别为圆形的半径值，当所述目标面板呈扇形时，所述目标面板的形状信息可以为“扇形”，所述目标面板的尺寸数据信息可以为“D、E”，其中D、E可以分别为扇形的圆心角值和对应的半径值。
其中，所述架构类型标识可以形如“F”，其中F可以表示像素电路的电路架构类型。可以理解的，像素电路的电路架构类型可以为但不限于5T1C、2T1C、5T2C、3T2C这些架构类型；例如F可以为5T1C架构、2T1C架构、5T2C架构、3T2C架构或者其它架构。
其中，所述目标面板的布局信息可以通过获取外界输入的相关信息得到，也可以获取预先存储于相关的模块中的相关信息得到，例如，可以预先在所述相关的模块中存储多个目标面板的布局信息，再依次进行如下操作：获取第一个所述目标面板的布局信息并进行相关操作、获取第二个所述目标面板的布局信息并进行相关操作，直至获取最后一个所述目标面板的布局信息并进行相关操作。
S20，调用标准数据库，所述标准数据库内存储有标准面板的尺寸信息和多个标准器件的特征标签信息。
其中，所述标准面板的尺寸信息可以参考上文关于所述目标面板的尺寸信息的相关描述。所述标准面板可以理解为目前常用的尺寸的面板或者所述标准面板可以理解为其对应的制作的像素电路的设计效果比较好。需要注意的是，多个标准器件的特征标签信息对应于所述标准面板，具体的，多个所述标准器件可以为对应的所述标准面板中的像素电路中的多个器件，每一所述标准器件的特征标签信息可以包括但不限于所述标准器件的尺寸信息、位置信息。
进一步的，所述标准数据库内也可以存储有多个标准面板的尺寸信息和每一所述标准面板的对应的多个标准器件的特征标签信息。
S30，根据所述标准面板的尺寸信息和至少一所述标准器件的特征标签信息，基于所述目标面板的尺寸信息和所述架构类型标识，确定至少一目标器件的特征标签信息。
可以理解的，所述架构类型标识可以表示所述目标面板中的像素电路的电路架构类型，不同的所述电路架构类型中的器件的数量不同，进一步的，当所述目标面板的尺寸信息一定时，不同的所述电路架构类型中的器件的尺寸、位置两者中至少一者不相同，进一步的，所述标准数据库内至少存储有与所述架构类型标识对应的至少一所述标准器件的特征标签信息，根据所述标准面板的尺寸信息和与所述架构类型标识对应的至少一所述标准器件的特征标签信息的对应关系，也可以确定所述目标面板的尺寸信息和与所述架构类型标识对应的至少一所述标准器件的特征标签信息的对应关系，再基于所述目标面板的尺寸信息，可以确定所述目标面板中的像素电路中的至少一器件的特征标签信息以作为至少一所述目标器件的特征标签信息。
S40，根据至少一所述目标器件的特征标签信息和所述架构类型标识，确定目标像素电路。
可以理解的，多个所述目标器件的特征标签信息和所述架构类型标识相对应，且结合上文论述可知，每一所述目标器件的特征标签信息包括但不限于所述目标器件的尺寸信息、位置信息，每一所述架构类型标识可以包括所述目标器件的数量信息和布局信息，其中，所述架构类型标识中的数量信息应该和多个所述目标器件的数量相同。具体的，可以先根据多个所述目标器件的特征标签信息确定多个所述目标器件的尺寸和位置，以生成初始目标像素电路，再基于所述架构类型标识中数量信息和布局信息，以核对所述初始目标像素电路并且调整所述初始目标像素电路中的多个所述目标器件，以确定所述目标像素电路。
S50，根据所述目标面板的尺寸信息和所述目标像素电路，生成目标像素电路矩阵，所述目标像素电路矩阵包括多个所述目标像素电路。
需要注意的是，所述目标面板中的多个所述子像素可以呈矩阵排布，每一所述子像素可以具有一对应的所述目标像素电路，因此，所述目标面板中可以包括所述目标像素电路矩阵。可以理解的，不同尺寸的面板中的子像素的尺寸和数量两者中至少一者不同，即所述目标面板的所述目标像素电路的数量和所述目标面板的尺寸两者中的至少一者和目标面板的尺寸相关，其中，所述目标像素电路可以呈现所述目标像素电路的尺寸以及所述目标像素电路中的多个所述目标器件的排布状况。具体的，当所述目标面板的尺寸信息表示所述目标面板的尺寸较小时，或者当所述目标像素电路的尺寸较大时，或者当所述目标像素电路中的多个所述目标器件的排布较紧凑时，所述目标像素电路矩阵中的所述目标像素电路的数量可以较少；反之，所述目标像素电路矩阵中的所述目标像素电路的数量可以较多。
在一实施例中，如图2所示，所述步骤S30可以包括但不限于如下步骤。
S301，根据所述架构类型标识，从多个所述标准器件的特征标签信息中确定至少一参考器件的特征标签信息。
可以理解的，所述目标像素电路中的全部所述目标器件的特征标签信息和所述电路架构类型相关，例如，电路架构类型为5T2C的所述目标面板的像素电路的相比较电路架构类型为2T1C的所述目标面板的像素电路的而言，多个所述目标器件的尺寸可以越小，反之则反；又例如，电路架构类型为5T2C的所述目标面板的像素电路相比较电路架构类型为2T1C的所述目标面板的像素电路的而言，多个所述目标器件之间的间隙可以越小，反之则反。
需要注意的是，所述标准数据库内可以存储有像素电路的多个电路架构类型以及每一所述像素电路的电路架构类型的对应的至少一所述标准器件的特征标签信息。具体的，可以根据所述架构类型标识确定对应的所述目标面板的所述电路架构类型，进一步的，可以根据所述像素电路的电路架构类型从多个所述标准器件的特征标签信息中确定对应的至少一所述标准器件的特征标签信息作为至少一所述参考器件的特征标签信息。
S302，根据所述标准面板的尺寸信息和至少一所述参考器件的特征标签信息，基于所述目标面板的尺寸信息，确定至少一所述目标器件的特征标签信息。
可以理解的，根据上文分析可知，所述目标像素电路中的全部所述目标器件的特征标签信息对应于所述目标面板的尺寸，例如，所述目标面板的尺寸越大，多个所述目标器件的尺寸可以越大，反之则反；又例如，所述目标面板的尺寸越大，多个所述目标器件之间的间隙可以越大，反之则反。
具体的，在根据所述架构类型标识确定像素电路对应的电路架构类型的前提下，可以先根据所述标准面板的尺寸信息、所述架构类型标识和至少一所述参考器件的特征标签信息，确定面板的尺寸和对应的像素电路中的多个器件之间的关系，再结合所述目标面板的尺寸信息，得到所述目标面板的像素电路中的多个器件的特征标签信息作为多个所述目标器件的特征标签信息。
在一实施例中，如图3所示，所述步骤S30可以包括但不限于如下步骤。
S303，根据所述架构类型标识，从多个标准器件的尺寸信息中确定至少一参考器件的尺寸信息。
其中，所述标准器件的特征标签信息包括所述标准器件的尺寸信息，所述目标器件的特征标签信息包括所述目标器件的尺寸信息，所述标准器件的尺寸信息包括所述参考器件的尺寸信息，所述参考器件的尺寸信息可以用于确定所述目标器件的尺寸信息。结合上文论述可知，所述目标像素电路中的多个所述目标器件的特征标签信息和所述目标面板中像素电路的电路架构类型相关，即此处可以根据所述架构类型标识，从多个所述标准器件的尺寸信息中选择和所述目标面板中像素电路的电路架构类型相应的至少一所述标准器件的尺寸信息作为至少一所述参考器件的尺寸信息。
具体的，至少一所述参考器件的尺寸信息可以包括多个所述参考器件的尺寸信息，多个所述参考器件的尺寸信息可以包括但不限于M1 Gate width、M2 Data width、ITOCst width。可以理解的，面板中包括多条平行排布的栅极线、多条平行排布的数据线和多个阵列基板公共电极，多条所述栅极线和多条所述数据线交叉排布，每一所述栅极线和其中一条所述数据线可以限定出对应的一像素区域，所述像素区域用于设置对应的像素电路和对应的阵列基板公共电极，每一所述阵列基板公共电极和对应的所述像素电极重叠以形成存储电容。其中，M1 Gate width可以表示所述标准面板中的所述栅极线的宽度值，M2Data width可以表示所述标准面板中的所述数据线的宽度值，ITO Cst width可以表示所述标准面板中的所述存储电容对应的重叠区域的宽度值。
S304，根据所述标准面板的尺寸信息和至少一所述参考器件的尺寸信息，基于所述目标面板的尺寸信息，确定至少一所述目标器件的尺寸信息。
可以理解的，结合上文论述可知，所述目标像素电路中的多个所述目标器件的尺寸信息和所述目标面板的尺寸相关，例如，在同一所述像素电路的电路架构类型下，多个所述目标器件的尺寸和间隙可以和对应的所述目标面板的尺寸呈正相关。在同一所述像素电路的电路架构类型下，以所述步骤S303中的M1 Gate width、M2 Data width为例进行如下说明：
M1 Gate width Targe＝A1+M1 Gate width*[(Size Target)/(Size STD)]；
M2 Data width Targe＝A2+M2 Data width*[(Size Target)/(Size STD)]；
其中，Size Target和Size STD可以分别为所述目标面板的长度值和所述标准面板的长度值，或者Size Target和Size STD可以分别为所述目标面板的宽度值和所述标准面板的宽度值，Size Target和Size STD可以分别为所述目标面板的面积值和所述标准面板的面积值，Size Target和Size STD分别代表的物理意义可以根据情况进行调整，只要保证两者分别与所述目标面板的尺寸和所述标准面板的尺寸相关即可。M1 Gate Targe、M2Data Targe可以分别表示所述目标面板中的像素电路中的栅极线的宽度值、数据线的宽度值。A1和A2分别表示的数值也可以根据实际情况进行设置，例如M1 Gate width Targe和M2Data width Targe分别具有最小值A1和A2，A1和A2可以保证M1 Gate width Targe和M2Data width Targe过小以无法实现基本功能。
在一实施例中，如图4所示，所述步骤S30可以包括但不限于如下步骤。
S305，根据所述标准面板的尺寸信息和其中一所述参考器件的尺寸信息，基于所述目标面板的尺寸信息，确定第一目标器件的尺寸信息。
其中，所述目标像素电路可以包括多个所述目标器件，多个所述目标器件包括至少包括一所述第一目标器件。需要注意的是，在同一所述像素电路的电路架构类型下，每一所述目标器件的尺寸信息可以理解为包括所述目标器件中多个部位的尺寸值，例如长度值、宽度值等数值，即所述第一目标器件的尺寸信息可以包括所述第一目标器件中多个部位的尺寸值。具体的，所述第一目标器件的尺寸信息可以为但不限于M1 Gate width、M2Data width、ITO Cst width。
具体的，可以参考所述步骤S304中的相关论述以确定所述第一目标器件中至少一部位的尺寸值以作为所述第一目标器件的尺寸信息。可以理解的，每一子像素可以包括主像素区和副像素区，所述主像素区的亮度和所述副像素区的亮度可以分别由主薄膜晶体管和副薄膜晶体管控制。具体的，所述第一目标器件的尺寸信息也可以包括Main TFT WidthTarge，Main TFT Width Targe可以表示所述目标面板中的所述目标像素电路中的所述主薄膜晶体管的沟道宽度，Main TFT Width Targe的确定方式如下：
Main TFT Width Targe＝Main TFT Width*[(Size Target)/(Size STD)]；
其中，Main TFT Width表示所述标准面板中的像素电路中的主薄膜晶体管的沟道宽度。
S306，根据所述第一目标器件的尺寸信息，基于预设规则，确定第二目标器件的尺寸信息。
其中，多个所述目标器件至少还包括所述第二目标器件。同理，所述第二目标器件的尺寸信息可以包括所述第二目标器件中至少一部位的尺寸值。可以理解的，不同尺寸的面板中的部分器件之间的尺寸关系可以均满足对应的关系式，这样，当计算出所述目标面板中的一所述目标器件的尺寸后，可以基于对应的关系式，计算其它的至少一所述目标器件的尺寸。其中，所述预设规则可以理解为包括所述第二目标器件的尺寸信息和所述第一目标器件的尺寸信息之间的映射规则，需要注意的是，所述第二目标器件和所述第一目标器件的不同部位的尺寸值的映射规则可以相同或者不同。具体的，所述第二目标器件的尺寸信息可以包括Sub TFT Width Targe，Sub TFT Width Targe可以表示所述目标面板中的所述目标像素电路中的所述副薄膜晶体管的沟道宽度，Sub TFT Width Targe的确定方式如下：
Sub TFT Width Targe＝A3*(Main TFT Width Targe)；
其中，A3表示的数值也可以根据实际情况进行设置，可以理解的，在同一所述像素电路的电路架构类型下，所述第二目标器件和所述第一目标器件的其中一部位的尺寸值的映射规则是确定的，此时的映射规则即为所述预设规则，所述预设规则可以存储于所述标准数据库中，即可以根据基于所述预设规则，确定所述第二目标器件中对应部位的尺寸。
在一实施例中，如图5所示，所述步骤S40可以包括但不限于如下步骤。
S401，根据所述架构类型标识，从多个所述标准器件的特征标签信息中确定至少一固定器件的特征标签信息。
其中，多个所述目标器件还包括至少一所述固定器件，所述固定器件可以为多个所述目标器件中和所述目标面板的尺寸信息无关的部分所述目标器件，即所述固定器件的尺寸、位置可以和所述目标面板的尺寸信息无关，仅和所述架构类型标识相关。可以理解的，在同一所述像素电路的电路架构类型下，无论所述目标面板的尺寸为多大，所述固定器件的特征标签信息均相同，即所述固定器件的特征标签信息仅和所述目标面板中像素电路的电路架构类型相关。
可以理解的，每一所述像素区域中可以包括至少一薄膜晶体管，所述薄膜晶体管的栅极、源极可以分别和对应的所述栅极线、对应的所述数据线电性连接，需要注意的是，多条所述栅极线、多个所述阵列基板公共电极可以设置在第一金属层，多条所述数据线和多个所述薄膜晶体管的沟道层可以设置在第二金属层，因此，所述薄膜晶体管的栅极、源极可以分别通过对应的过孔和对应的所述栅极线、对应的所述数据线电性连接，进一步的，面板中每一所述阵列基板公共电极可以和对应的所述栅极线平行设置，每一所述像素区域中还包括共享线，每一所述像素电极包括多条平行排布的子像素电极。
其中，至少一所述固定器件的特征标签信息可以包括多个所述固定器件的特征标签信息。具体的，多个所述固定器件的特征标签信息可以包括但不限于M1 ACOM width、M1ACOM to Gate space、M2 TFT channel length、Share bar width、VIA size、ITO line&space。其中，M1 ACOM width可以表示所述阵列基板公共电极的宽度，M1 ACOM to Gatespace可以表示所述阵列基板公共电极和对应的所述栅极线之间的间距，M2 TFT channellength可以表示所述薄膜晶体管的沟道宽度，Share bar width可以表示所述共享线的宽度，VIA size可以表示所述过孔的长度和宽度，ITO line&space可以表示所述像素电极中的多条所述子像素电极之间的间隔。
S402，根据多个所述目标器件的特征标签信息、所述架构类型标识和至少一所述固定器件的特征标签信息，确定所述目标像素电路。
可以理解的，多个所述目标器件包括至少一所述固定器件和其它的所述目标器件，根据上文分析可知，每一所述固定器件的尺寸信息、位置信息可以由对应的固定器件的特征标签信息确定，每一所述其它的目标器件的尺寸信息、位置信息可以由对应的目标器件的特征标签信息确定。其中，多个所述目标器件的特征标签信息、多个所述固定器件的特征标签信息均和所述架构类型标识相对应，每一所述架构类型标识可以包括所述目标器件的数量信息和布局信息、所述固定器件的数量信息和布局信息，其中，所述架构类型标识中的数量信息应该和多个所述目标器件的数量与多个所述固定器件的数量之和相同。
具体的，可以先根据多个所述目标器件的特征标签信息确定多个所述目标器件的尺寸和位置，以及根据至少一所述固定器件的特征标签信息确定至少一所述固定器件的尺寸和位置，以生成所述初始目标像素电路，再基于所述架构类型标识中数量信息和布局信息，以核对所述初始目标像素电路并且调整多个所述目标器件，以确定所述目标像素电路。
进一步的，在所述步骤S40之后还可以包括但不限于如下步骤：根据规则检查，判断所述目标像素电路是否合格；若不合格，则调整至少一所述目标结构或者至少一所述固定结构，直至所述目标像素电路合格。
可以理解的，在根据多个所述目标器件的特征标签信息和所述架构类型标识，确定所述目标像素电路的过程中，由于参数的设置或者规则的设置，造成其中部分所述目标器件的一些部位的尺寸不处于对应的预设范围，此时可以调整尺寸不处于预设范围的部位的尺寸，甚至调整与所述不合格的部位相关的其它部位的尺寸，直至所述目标像素电路合格。
为了更好地实施以上方法，本发明还提供了像素电路的设计装置。
请参考图6，图6为本发明实施例提供的像素电路的设计装置100的结构示意图，本实施例的像素电路的设计装置100可以包括但不限于以下模块。
获取模块101，用于获取目标面板的布局信息，所述布局信息包括所述目标面板的尺寸信息和架构类型标识。
其中，所述目标面板的布局信息可以通过所述获取模块101获取外界输入的相关信息得到，也可以通过所述获取模块101获取预先存储于相关的模块中的相关信息得到，例如，可以预先在所述相关的模块中存储多个目标面板的布局信息，所述获取模块101再依次进行如下操作：获取第一个所述目标面板的布局信息并进行相关操作、获取第二个所述目标面板的布局信息并进行相关操作，直至获取最后一个所述目标面板的布局信息并进行相关操作。
调用模块102，用于调用标准数据库，所述标准数据库内存储有标准面板的尺寸信息和多个标准器件的特征标签信息。
进一步的，所述标准数据库内也可以存储有多个标准面板的尺寸信息和每一所述标准面板的对应的多个标准器件的特征标签信息。所述调用模块102可以调用所述标准数据库以获取其中所需要的信息。
第一确定模块103，用于根据所述标准面板的尺寸信息和至少一所述标准器件的特征标签信息，基于所述目标面板的尺寸信息和所述架构类型标识，确定至少一目标器件的特征标签信息。
进一步的，所述标准数据库内至少存储有与所述架构类型标识对应的多个所述标准器件的特征标签信息，所述第一确定模块103可以获取与所述架构类型标识对应的多个所述标准器件的特征标签信息，根据所述标准面板的尺寸信息和与所述架构类型标识对应的多个所述标准器件的特征标签信息的对应关系，也可以确定所述目标面板的尺寸信息和与所述架构类型标识对应的多个所述标准器件的特征标签信息的对应关系，再基于所述目标面板的尺寸信息，可以确定所述目标面板中的像素电路中的多个器件的特征标签信息，也即多个所述目标器件的特征标签信息。
第二确定模块104，用于根据至少一所述目标器件的特征标签信息和所述架构类型标识，确定目标像素电路。
可以理解的，多个所述目标器件的特征标签信息和所述架构类型标识相对应，且结合上文论述可知，每一所述目标器件的特征标签信息包括但不限于所述目标器件的尺寸信息、位置信息，每一所述架构类型标识可以包括所述目标器件的数量信息和布局信息，其中，所述架构类型标识中的数量信息应该和多个所述目标器件的数量相同。具体的，所述第二确定模块104可以先根据多个所述目标器件的特征标签信息确定多个所述目标器件的尺寸和位置，以生成初始目标像素电路，再基于所述架构类型标识中数量信息和布局信息，以核对初始目标像素电路并且调整多个所述目标器件，以确定所述目标像素电路。
生成模块105，用于根据所述目标面板的尺寸信息和所述目标像素电路，生成目标像素电路矩阵，所述目标像素电路矩阵包括多个所述目标像素电路。
需要注意的是，所述目标面板中的多个所述子像素可以呈矩阵排布，每一所述子像素可以具有一对应的所述目标像素电路，因此，所述目标面板中可以包括所述目标像素电路矩阵。可以理解的，不同尺寸的面板中的子像素的尺寸和数量两者中至少一者不同，即所述目标面板的所述目标像素电路的数量和所述目标面板的尺寸两者中的至少一者和目标面板的尺寸相关，其中，所述目标像素电路可以呈现所述目标像素电路的尺寸以及所述目标像素电路中的多个所述目标器件的排布状况。具体的，当所述目标面板的尺寸信息表示所述目标面板的尺寸较小时，或者当所述目标像素电路的尺寸较大时，或者当所述目标像素电路中的多个所述目标器件的排布较紧凑时，所述生成模块105生成的所述目标像素电路矩阵中的所述目标像素电路的数量可以较少；反之，所述生成模块105生成的所述目标像素电路矩阵中的所述目标像素电路的数量可以较多。
在一实施例中，所述第一确定模块103可以包括但不限于以下模块。
第一子确定模块，用于根据所述架构类型标识，从多个所述标准器件的特征标签信息中确定至少一参考器件的特征标签信息。
可以理解的，所述目标像素电路中的多个所述目标器件的特征标签信息和所述目标面板中像素电路的电路架构类型相关，例如，所述目标面板的像素电路的电路架构类型为5T2C的相比较所述目标面板的像素电路的电路架构类型为2T1C而言，所述第一子确定模块确定的多个所述目标器件的尺寸可以越小，反之则反；又例如，所述目标面板的像素电路的电路架构类型为5T2C的相比较所述目标面板的像素电路的电路架构类型为2T1C而言，所述第一子确定模块确定的多个所述目标器件之间的间隙可以越小，反之则反。
需要注意的是，所述标准数据库内可以存储有多个像素电路的电路架构类型以及每一像素电路的电路架构类型的对应的至少一标准器件的特征标签信息，即所述第一子确定模块可以根据所述架构类型标识可以确定所述目标面板中像素电路的电路架构类型，以及根据所述目标面板中像素电路的电路架构类型可以从多个所述标准器件的特征标签信息中确定对应的至少一所述标准器件的特征标签信息作为至少一所述参考器件的特征标签信息。
第二子确定模块，用于根据所述标准面板的尺寸信息和至少一所述参考器件的特征标签信息，基于所述目标面板的尺寸信息，确定至少一所述目标器件的特征标签信息。
可以理解的，根据上文分析可知，所述目标像素电路中的多个所述目标器件的特征标签信息和所述目标面板的尺寸相关，例如，所述目标面板的尺寸越大，所述第二子确定模块确定的多个所述目标器件的尺寸可以越大，反之则反；又例如，所述目标面板的尺寸越大，所述第二子确定模块确定的多个所述目标器件之间的间隙可以越大，反之则反。
具体的，第二子确定模块可以先所述标准面板的尺寸信息、所述架构类型标识和至少一所述参考器件的特征标签信息，并且在对应的像素电路的电路架构类型下，确定面板的尺寸和对应的像素电路中的多个器件之间的关系，再根据面板的尺寸和对应的像素电路中的多个器件之间的关系，基于所述目标面板的尺寸信息，得到所述目标面板的像素电路中的多个器件的特征标签信息作为多个所述目标器件的特征标签信息。
在一实施例中，所述标准器件的特征标签信息包括所述标准器件的尺寸信息，所述标准器件的尺寸信息包括所述参考器件的尺寸信息，所述目标器件的特征标签信息包括所述目标器件的尺寸信息，所述参考器件的尺寸信息用于确定所述目标器件的尺寸信息，所述第一确定模块103还包括但不限于以下模块。
第三子确定模块，用于根据所述架构类型标识，从多个所述标准器件的尺寸信息中确定至少一所述参考器件的尺寸信息。
其中，所述标准器件的特征标签信息包括所述标准器件的尺寸信息，所述目标器件的特征标签信息包括所述目标器件的尺寸信息。结合上文论述可知，所述目标像素电路中的多个所述目标器件的特征标签信息和所述目标面板中像素电路的电路架构类型相关，即此处所述第三子确定模块可以根据架构类型标识，从多个所述标准器件的尺寸信息中选择和所述目标面板中像素电路的电路架构类型相应的至少一所述标准器件的尺寸信息作为至少一所述参考器件的尺寸信息。
第四子确定模块，用于根据所述标准面板的尺寸信息和至少一所述参考器件的尺寸信息，基于所述目标面板的尺寸信息和所述架构类型标识，确定多个所述目标器件的尺寸信息。
可以理解的，结合上文论述可知，所述目标像素电路中的多个所述目标器件的尺寸信息和所述目标面板的尺寸相关，例如，在同一所述像素电路的电路架构类型下，多个所述目标器件的尺寸和间隙可以和对应的所述目标面板的尺寸呈正相关。在同一所述像素电路的电路架构类型下，以上文中的M1 Gate width、M2 Data width为例进行如下说明，所述第四子确定模块可以确定所述参考器件的尺寸信息包括但不限于如下：
M1 Gate Targe＝A1+M1 Gate*[(Size Target)/(Size STD)]；
M2 Data Targe＝A2+M2 Data*[(Size Target)/(Size STD)]；
其中，Size Target和Size STD可以分别为所述目标面板的长度值和所述标准面板的长度值，或者Size Target和Size STD可以分别为所述目标面板的宽度值和所述标准面板的宽度值，Size Target和Size STD可以分别为所述目标面板的面积值和所述标准面板的面积值，Size Target和Size STD分别代表的物理意义可以根据情况进行调整，只要保证两者分别与所述目标面板的尺寸和所述标准面板的尺寸相关即可。A1和A2分别表示的数值也可以根据实际情况进行设置，例如M1 Gate Targe和M2 Data Targe分别具有最小值A1和A2，A1和A2可以保证M1 Gate Targe和M2 Data Targe过小以无法实现基本功能。
在一实施例中还提供了控制器和存储器。
请参考图7，图7为本发明实施例提供的控制器和存储器的结构示意图。
存储器601可用于存储软件程序以及模块，其主要包括存储程序区和存储数据区。控制器602通过运行存储在存储器601的软件程序以及模块，从而执行各种功能应用以及数据处理。
控制器602通过运行或执行存储在存储器601内的软件程序和/或模块，以及调用存储在存储器601内的数据，执行各种功能和处理数据，从而进行整体监控。
在一些实施例中，控制器602获取目标面板的布局信息，所述目标面板的布局信息包括所述目标面板的尺寸信息和架构类型标识；控制器602调用标准数据库，所述标准数据库内存储有标准面板的尺寸信息和多个标准器件的特征标签信息；控制器602根据所述标准面板的尺寸信息和至少一所述标准器件的特征标签信息，基于所述目标面板的尺寸信息和所述架构类型标识，确定多个目标器件的特征标签信息；控制器602根据多个所述目标器件的特征标签信息和所述架构类型标识，确定目标像素电路；控制器602根据所述目标面板的尺寸信息和所述目标像素电路，生成目标像素电路矩阵，所述目标像素电路矩阵包括多个所述目标像素电路。
在一些实施例中，控制器602根据所述架构类型标识，从多个所述标准器件的特征标签信息中确定至少一参考器件的特征标签信息；控制器602根据所述标准面板的尺寸信息和至少一所述参考器件的特征标签信息，基于所述目标面板的尺寸信息和所述架构类型标识，确定多个所述目标器件的特征标签信息。
在一些实施例中，控制器602根据所述架构类型标识，从多个所述标准器件的尺寸信息中确定至少一所述参考器件的尺寸信息；控制器602根据所述标准面板的尺寸信息和至少一所述参考器件的尺寸信息，基于所述目标面板的尺寸信息和所述架构类型标识，确定多个所述目标器件的尺寸信息。
在一些实施例中，控制器602根据所述标准面板的尺寸信息和其中一所述参考器件的尺寸信息，基于所述目标面板的尺寸信息和所述架构类型标识，确定所述第一目标器件的尺寸信息；控制器602根据所述第一目标器件的尺寸信息，基于预设规则，确定所述第二目标器件的尺寸信息。
在一些实施例中，控制器602根据所述架构类型标识，从多个所述标准器件的特征标签信息中确定至少一固定器件的特征标签信息；控制器602根据多个所述目标器件的特征标签信息、所述架构类型标识和至少一所述固定器件的特征标签信息，确定所述目标像素电路。
需要说明的是，本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于计算机可读存储介质中，如存储在电子设备的存储器中，并被该电子设备内的至少一个处理器执行，在执行过程中可包括如充电提醒方法的实施例的流程。其中，存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取记忆体(RAM，Random Access Memory)、磁盘或光盘等。
本发明提供了像素电路的设计方法、装置、控制器及存储介质，像素电路的设计方法包括：获取目标面板的布局信息，所述目标面板的布局信息包括所述目标面板的尺寸信息和架构类型标识；调用标准数据库，所述标准数据库内存储有标准面板的尺寸信息和多个标准器件的特征标签信息；根据所述标准面板的尺寸信息和至少一所述标准器件的特征标签信息，基于所述目标面板的尺寸信息和所述架构类型标识，确定多个目标器件的特征标签信息；根据多个所述目标器件的特征标签信息和所述架构类型标识，确定目标像素电路；根据所述目标面板的尺寸信息和所述目标像素电路，生成目标像素电路矩阵，所述目标像素电路矩阵包括多个所述目标像素电路。此方法可以根据所述目标面板的布局信息，调用所述标准数据库中的所述标准面板的尺寸信息和至少一所述标准器件的特征标签信息，基于所述目标面板的尺寸信息和所述架构类型标识，确定多个目标器件的特征标签信息，以确定目标像素电路，避免通过获取所述目标面板的所述目标像素电路中全部器件的尺寸信息、位置信息等信息来确定所述目标像素电路，即避免了通过人工输入数据来确定所述目标像素电路，而是直接根据所述目标面板的布局信息和所述标准数据库中的相关信息来确定所述目标像素电路，提高了显示面板的像素电路的绘制效率。
以上对本发明实施例提供的像素电路的设计方法、装置、控制器及存储介质进行了详细介绍，其各功能模块可以集成在一个处理芯片中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种像素电路的设计方法，其特征在于，包括：
获取目标面板的布局信息，所述布局信息包括所述目标面板的尺寸信息和架构类型标识；
调用标准数据库，所述标准数据库内存储有标准面板的尺寸信息和多个标准器件的特征标签信息；
根据所述标准面板的尺寸信息和至少一所述标准器件的特征标签信息，基于所述目标面板的尺寸信息，确定至少一目标器件的特征标签信息；
根据至少一所述目标器件的特征标签信息和所述架构类型标识，确定目标像素电路；
根据所述目标面板的尺寸信息和所述目标像素电路，生成目标像素电路矩阵，所述目标像素电路矩阵包括多个所述目标像素电路。
2.根据权利要求1所述的像素电路的设计方法，其特征在于，所述根据所述标准面板的尺寸信息和至少一所述标准器件的特征标签信息，基于所述目标面板的尺寸信息，确定至少一目标器件的特征标签信息的步骤，包括：
根据所述架构类型标识，从多个所述标准器件的特征标签信息中确定至少一参考器件的特征标签信息；
根据所述标准面板的尺寸信息和至少一所述参考器件的特征标签信息，基于所述目标面板的尺寸信息，确定至少一所述目标器件的特征标签信息。
3.根据权利要求2所述的像素电路的设计方法，其特征在于，所述标准器件的特征标签信息包括所述标准器件的尺寸信息，所述标准器件的尺寸信息包括所述参考器件的尺寸信息，所述目标器件的特征标签信息包括所述目标器件的尺寸信息，所述参考器件的尺寸信息用于确定所述目标器件的尺寸信息。
4.根据权利要求3所述的像素电路的设计方法，其特征在于，所述目标像素电路包括多个所述目标器件，多个所述目标器件包括第一目标器件和第二目标器件；以及
根据所述标准面板的尺寸信息和至少一所述标准器件的特征标签信息，基于所述目标面板的尺寸信息和所述架构类型标识，确定至少一目标器件的特征标签信息的步骤，包括：
根据所述标准面板的尺寸信息和其中一所述参考器件的尺寸信息，基于所述目标面板的尺寸信息，确定所述第一目标器件的尺寸信息；
根据所述第一目标器件的尺寸信息，基于预设规则，确定所述第二目标器件的尺寸信息。
5.根据权利要求1所述的像素电路的设计方法，其特征在于，所述目标像素电路还包括至少一固定器件，所述根据至少一所述目标器件的特征标签信息和所述架构类型标识，确定目标像素电路的步骤，包括：
根据所述架构类型标识，从多个所述标准器件的特征标签信息中确定至少一所述固定器件的特征标签信息；
根据多个所述目标器件的特征标签信息、所述架构类型标识和至少一所述固定器件的特征标签信息，确定所述目标像素电路。
6.一种像素电路的设计装置，其特征在于，包括：
获取模块，用于获取目标面板的布局信息，所述布局信息包括所述目标面板的尺寸信息和架构类型标识；
调用模块，用于调用标准数据库，所述标准数据库内存储有标准面板的尺寸信息和多个标准器件的特征标签信息；
第一确定模块，用于根据所述标准面板的尺寸信息和至少一所述标准器件的特征标签信息，基于所述目标面板的尺寸信息和所述架构类型标识，确定至少一目标器件的特征标签信息；
第二确定模块，用于根据至少一所述目标器件的特征标签信息和所述架构类型标识，确定目标像素电路；
生成模块，用于根据所述目标面板的尺寸信息和所述目标像素电路，生成目标像素电路矩阵，所述目标像素电路矩阵包括多个所述目标像素电路。
7.根据权利要求6所述的像素电路的设计装置，其特征在于，所述第一确定模块包括：
第一子确定模块，用于根据所述架构类型标识，从多个所述标准器件的特征标签信息中确定至少一参考器件的特征标签信息；
第二子确定模块，用于根据所述标准面板的尺寸信息和至少一所述参考器件的特征标签信息，基于所述目标面板的尺寸信息，确定至少一所述目标器件的特征标签信息。
8.根据权利要求7所述的像素电路的设计装置，其特征在于，所述标准器件的特征标签信息包括所述标准器件的尺寸信息，所述标准器件的尺寸信息包括所述参考器件的尺寸信息，所述目标器件的特征标签信息包括所述目标器件的尺寸信息，所述参考器件的尺寸信息用于确定所述目标器件的尺寸信息，所述第一确定模块还包括：
第三子确定模块，用于根据所述架构类型标识，从多个所述标准器件的尺寸信息中确定至少一所述参考器件的尺寸信息；
第四子确定模块，用于根据所述标准面板的尺寸信息和至少一所述参考器件的尺寸信息，基于所述目标面板的尺寸信息和所述架构类型标识，确定多个所述目标器件的尺寸信息。
9.一种控制器，其特征在于，所述控制器用于执行存储于存储器的若干指令，以实现如权利要求1至5任一项所述的方法。
10.一种存储介质，其特征在于，所述存储介质中存储若干指令，所述指令用于供控制器执行以实现如权利要求1至5任一项所述的方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110717291.6A CN113486621B (zh) | 2021-06-28 | 2021-06-28 | 像素电路的设计方法、装置、控制器及存储介质 |
| US17/427,552 US20240184970A1 (en) | 2021-06-28 | 2021-07-19 | Method and device for designing pixel circuit, controller, and storage medium |
| PCT/CN2021/107176 WO2023272806A1 (zh) | 2021-06-28 | 2021-07-19 | 像素电路的设计方法、装置、控制器及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110717291.6A CN113486621B (zh) | 2021-06-28 | 2021-06-28 | 像素电路的设计方法、装置、控制器及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113486621A true CN113486621A (zh) | 2021-10-08 |
| CN113486621B CN113486621B (zh) | 2024-03-01 |
Family
ID=77936306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110717291.6A Active CN113486621B (zh) | 2021-06-28 | 2021-06-28 | 像素电路的设计方法、装置、控制器及存储介质 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240184970A1 (zh) |
| CN (1) | CN113486621B (zh) |
| WO (1) | WO2023272806A1 (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020029371A1 (en) * | 2000-04-06 | 2002-03-07 | Hwang Chan-Seok | Methods, systems, and computer program products for designing an integrated circuit that use an information repository having circuit block layout information |
| US20110186333A1 (en) * | 2009-08-05 | 2011-08-04 | Zhigang Wang | Printed Compatible Designs and Layout Schemes for Printed Electronics |
| CN103713436A (zh) * | 2013-12-11 | 2014-04-09 | 京东方科技集团股份有限公司 | 一种柔性基板和显示装置 |
| CN107391782A (zh) * | 2016-04-29 | 2017-11-24 | 台湾积体电路制造股份有限公司 | 集成电路及形成集成电路的系统和方法 |
| CN109543300A (zh) * | 2018-11-22 | 2019-03-29 | 北京华大九天软件有限公司 | 一种提取版图中的像素器件的方法 |
| CN111679474A (zh) * | 2020-06-15 | 2020-09-18 | 深圳市华星光电半导体显示技术有限公司 | 像素设计方法、装置及电子设备 |
| CN111883066A (zh) * | 2020-07-09 | 2020-11-03 | 深圳市华星光电半导体显示技术有限公司 | 栅电极驱动设计方法、装置及电子设备 |
| CN112417805A (zh) * | 2020-11-11 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 像素版图处理方法、装置及存储介质 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9658538B2 (en) * | 2014-12-19 | 2017-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and technique for rasterizing circuit layout data |
-
2021
- 2021-06-28 CN CN202110717291.6A patent/CN113486621B/zh active Active
- 2021-07-19 US US17/427,552 patent/US20240184970A1/en active Pending
- 2021-07-19 WO PCT/CN2021/107176 patent/WO2023272806A1/zh active Application Filing
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020029371A1 (en) * | 2000-04-06 | 2002-03-07 | Hwang Chan-Seok | Methods, systems, and computer program products for designing an integrated circuit that use an information repository having circuit block layout information |
| US20110186333A1 (en) * | 2009-08-05 | 2011-08-04 | Zhigang Wang | Printed Compatible Designs and Layout Schemes for Printed Electronics |
| CN103713436A (zh) * | 2013-12-11 | 2014-04-09 | 京东方科技集团股份有限公司 | 一种柔性基板和显示装置 |
| CN107391782A (zh) * | 2016-04-29 | 2017-11-24 | 台湾积体电路制造股份有限公司 | 集成电路及形成集成电路的系统和方法 |
| CN109543300A (zh) * | 2018-11-22 | 2019-03-29 | 北京华大九天软件有限公司 | 一种提取版图中的像素器件的方法 |
| CN111679474A (zh) * | 2020-06-15 | 2020-09-18 | 深圳市华星光电半导体显示技术有限公司 | 像素设计方法、装置及电子设备 |
| CN111883066A (zh) * | 2020-07-09 | 2020-11-03 | 深圳市华星光电半导体显示技术有限公司 | 栅电极驱动设计方法、装置及电子设备 |
| CN112417805A (zh) * | 2020-11-11 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 像素版图处理方法、装置及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20240184970A1 (en) | 2024-06-06 |
| CN113486621B (zh) | 2024-03-01 |
| WO2023272806A1 (zh) | 2023-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109859673B (zh) | 具有用于弯曲边缘的像素调光的显示器 | |
| US11972583B2 (en) | Fluorescence image registration method, gene sequencing instrument, and storage medium | |
| CN108549170B (zh) | 一种显示面板以及电子设备 | |
| CN106783895B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN111679474B (zh) | 像素设计方法、装置及电子设备 | |
| CN108508637B (zh) | 一种显示面板的检测方法、装置及自动光学检测设备 | |
| CN111681580A (zh) | 显示面板设计方法、装置及电子设备 | |
| US10782831B2 (en) | Self-capacitive touch panel and display device | |
| US11538835B2 (en) | Array substrate with dummy lead including disconnected conducting wires, method for manufacturing the same, display panel and display device | |
| CN109509461B (zh) | 显示面板的亮度调节方法及装置 | |
| US10930232B2 (en) | Method for color shift compensation based on abnormal image detection | |
| CN109887455B (zh) | 一种显示面板及显示装置 | |
| CN111540756A (zh) | 一种显示面板和显示装置 | |
| CN114495812A (zh) | 显示面板亮度补偿方法、装置、电子设备及可读存储介质 | |
| US20170185209A1 (en) | Touch display panel and method for forming the same, related driving method and touch display apparatus containing the same | |
| US11789573B2 (en) | Touch display panel, touch display device and manufacturing method | |
| CN113486621A (zh) | 像素电路的设计方法、装置、控制器及存储介质 | |
| CN113867862B (zh) | 列表页面布局方法及计算设备 | |
| US20210201747A1 (en) | Text boundary processing method, display panel, and computer-readable storage medium | |
| CN109614002B (zh) | 内嵌型触控显示面板与触控检测方法 | |
| CN113486620A (zh) | 栅极驱动电路的设计方法、装置、控制器及存储介质 | |
| US9530177B2 (en) | Layer access method, data access device and layer access arrangement method | |
| CN112906340A (zh) | 电容补偿布线方法、装置、服务器和存储介质 | |
| US20220075583A1 (en) | Information processing method, server, terminal, and computer storage medium | |
| CN113221499A (zh) | 掩膜版图生成方法、装置、计算机设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |