CN113484735A - 芯片测试选通模块及芯片测试系统 - Google Patents
芯片测试选通模块及芯片测试系统 Download PDFInfo
- Publication number
- CN113484735A CN113484735A CN202110876090.0A CN202110876090A CN113484735A CN 113484735 A CN113484735 A CN 113484735A CN 202110876090 A CN202110876090 A CN 202110876090A CN 113484735 A CN113484735 A CN 113484735A
- Authority
- CN
- China
- Prior art keywords
- switch
- chip
- port
- module
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种芯片测试选通模块,芯片测试选通模块的每一所述第三连接端口可切换地与所述M个第一连接端口以及所述N个第二连接端口中的一个端口电连接,即每一第三连接端口均可根据实际情况自定义作为发送测试信号的端口或接收反馈信号的端口;从而实现在对待测试芯片进行测试的过程中,可根据不同的测试要求更灵活地调整芯片测试选通模块的切换状态,芯片测试选通模块具有更强的通用性,不但提高了测试效率,还简化了测试操作,降低了测试人员的专业技能要求,有利于芯片的生产测试。
Description
技术领域
本发明涉及测试技术领域,尤其涉及一种芯片测试选通模块及芯片测试系统。
背景技术
随着5G和大数据的飞速发展,对芯片的性能要求也越来越高。示例性地,在射频芯片的各种检测和验证中,测试是检验芯片质量的重要环节。通过测试芯片的性能,可准确评估该芯片是否满足实际应用需求。目前,在实际的芯片测试过程中,随着芯片的端口的数量的变多,单端口的芯片测试模块已无法满足对芯片的全参数测试,往往需要搭建较为复杂的测试环境以满足不同的测试需求,从而导致芯片测试效率低下。
发明内容
本发明实施例提供一种芯片测试选通模块及芯片测试系统,以解决对芯片测试时的效率低下问题。
一种芯片测试选通模块,包括第一连接单元、第二连接单元和第三连接单元;所述第一连接单元包括M个第一连接端口,所述第一连接端口被配置为接收测试仪模块输出的测试信号,其中,M为正整数;所述第二连接单元包括N个第二连接端口,所述第二连接端口被配置为发送反馈信号至所述测试仪模块,其中,所述反馈信号为待测试芯片基于所述测试信号所输出的信号,其中,N为正整数;所述第三连接单元包括K个第三连接端口,所述第三连接端口被配置为与所述待测试芯片连接,以发送测试信号或接收反馈信号,其中,K为大于1的正整数;每一所述第三连接端口可切换地与所述M个第一连接端口以及所述N个第二连接端口中的一个端口电连接。
进一步地,所述K个第三连接端口中的第i个第三连接端口被切换至与所述第一连接端口电连接形成第一信号传输路径,所述第一信号传输路径被配置为将所述测试仪模块输出的测试信号发送至所述待测试芯片,其中,1≤i≤K;所述K个第三连接端口中的第j个第三连接端口被切换至与所述第二连接端口电连接形成第二信号传输路径,所述第二信号传输路径被配置为将所述待测试芯片输出的反馈信号发送至所述测试仪模块中,其中,1≤j≤K,i≠j。
进一步地,所述第三连接单元包括至少两个芯片连接子单元,每一所述芯片连接子单元包括:至少一个用于与所述待测试芯片连接以发送测试信号、且用于与所述M个第一连接端口中的一个端口电连接的第三连接端口;至少一个用于与所述待测试芯片连接以接收反馈信号、且与所述N个第二连接端口中的一个端口电连接的第三连接端口。
进一步地,所述芯片测试选通模块包括第一信号传输单元和第二信号传输单元,所述第一连接单元与所述第一信号传输单元的第一端电连接,所述第二连接单元与所述第二信号传输单元的第一端电连接,所述第三连接单元可切换地与所述第一信号传输单元的第二端以及所述第二信号传输单元的第二端电连接。
进一步地,所述芯片测试选通模块包括第一开关单元,所述第一开关包括动端、第一不动端和第二不动端;每一所述第一开关的动端与对应的一所述第三连接端口相连,每一所述第一开关的第一不动端耦合至所述第一连接端口,每一所述切换开关的第二不动端耦合至所述第二连接端口。
进一步地,所述第一开关包括动端、第一不动端和第二不动端;每一所述第一开关的动端与对应的一所述第三连接端口相连,每一所述第一开关的第一不动端耦合至所述第一连接端口,每一所述切换开关的第二不动端耦合至所述第二连接端口。
进一步地,所述芯片测试选通模块还包括第二开关和第三开关;所述第二开关包括一个动端和K个不动端,所述第三开关包括一个动端和K个不动端;每一所述第一开关的第一不动端与所述第二开关中的一个不动端连接;每一所述第一开关的第二不动端与所述第三开关中的一个不动端连接;所述第二开关的动端耦合至所述第一连接端口;所述第三开关的动端耦合至所述第二连接端口。
进一步地,所述芯片测试选通模块还包括第四开关和第五开关;所述第四开关包括一个动端和M个不动端,所述第五开关包括一个动端和N个不动端;所述第二开关的动端与所述第四开关的动端连接,所述第三开关的动端与所述第五开关的动端连接;所述第四开关的不动端耦合至所述第一连接端口,所述第五开关的不动端耦合至所述第二连接端口。
一种芯片测试选通模块,包括第一连接单元和第三连接单元;所述第一连接单元包括L个第一连接端口,所述第一连接端口被配置为接收测试仪模块输出的测试信号,或发送反馈信号至所述测试仪模块,其中,所述反馈信号为待测试芯片基于所述测试信号所输出的信号,其中,L为大于1的正整数;所述第三连接单元包括K个第三连接端口,所述第三连接端口被配置为与所述待测试芯片连接,以发送测试信号或接收反馈信号,其中,K为大于1的正整数;每一所述第三连接端口可切换地与所述L个第一连接端口中的一个端口电连接。
进一步地,所述芯片测试选通模块包括第一开关单元、第三开关、第四开关和第二开关单元;所述第一开关单元包括L个第一开关,每一所述第一开关包括动端、第一不动端和第二不动端;所述第三开关包括K个第一端和M个第二端,所述第四开关包括K个第三端和N个第四端;所述第二开关单元包括E个第二开关,每一所述第二开关包括动端、第一不动端和第二不动端;每一所述第二开关的动端与所述第三连接端口连接,每一所述第二开关的第一不动端与所述第三开关中的第一端连接;每一所述第二开关的第二不动端与所述第四开关中的第三端连接;所述第三开关的第二端与所述第一开关的第一不动端连接,所述第四开关的第四端与所述一开关的第二不动端连接,所述第一开关的动端与所述第一连接端口连接。
一种芯片测试选通装置,包括路径选通模块和上述所述的芯片测试选通模块;所述路径选通模块包括选通单元和第六开关,所述选通单元包括第一路径、第二路径和第三路径,所述第一路径的第一端与所述芯片测试选通模块中的第a个所述第二选通端口连接,所述第二路径的第一端与所述芯片测试选通模块中的第b个所述第二选通端口连接,所述第三路径的第一端与所述芯片测试选通模块的第c个所述第二选通端口连接,其中,1≤a≤N,1≤b≤N,1≤c≤N,a≠b≠c;所述第六开关包括动端、第一不动端、第二不动端和第三不动端,所述选通开关的第一不动端与所述第一路径的第二端连接,第二不动端与所述第二路径的第二端连接,第三不动端与所述第三路径的第二端连接,所述选通开关的动端与所述测试仪模块连接。
一种芯片测试系统包括上述所述的芯片测试选通模块。
进一步地,所述芯片测试系统还包括测试仪模块,所述测试仪模块包括信号发送端口和信号接收端口,所述芯片测试选通模块的第一连接端口与所述信号发送端口电连接,所述芯片测试选通模块的第二连接端口与所述信号接收端口电连接,所述芯片测试选通模块的第三连接端口用于与待测试芯片连接。
进一步地,所述芯片测试系统还包括路径选通模块,所述路径选通模块包括选通单元和第六开关,所述选通单元包括第一路径、第二路径和第三路径,所述第一路径的第一端与所述芯片测试选通模块的第a个所述第二选通端口连接,所述第二路径的第一端与所述芯片测试选通模块的第b个所述第二选通端口连接,所述第三路径的第一端与所述芯片测试选通模块的第c个所述第二选通端口连接,其中,1≤a≤N,1≤b≤N,1≤c≤N,a≠b≠c;
进一步地,所述第六开关包括动端、第一不动端、第二不动端和第三不动端,所述选通开关的第一不动端与所述第一路径的第二端连接,第二不动端与所述第二路径的第二端连接,第三不动端与所述第三路径的第二端连接,所述选通开关的动端与所述测试仪模块的信号接收端口连接。
一种芯片测试模组,其特征在于,包括控制模块和至少一个上述所述的芯片测试选通装置。每一所述芯片测试选通装置包括串口单元,所述控制模块包括至少一个第一输出端口;所述控制模块的第一输出端口与每一所述芯片测试选通模块的串口单元连接,所述控制模块控制被配置为控制每一所述芯片测试选通装置的工作状态。
上述芯片测试选通模块包括第一连接单元、第二连接单元和第三连接单元;所述第一连接单元包括M个第一连接端口,所述第一连接端口被配置为接收测试仪模块输出的测试信号,其中,M为正整数;所述第二连接单元包括N个第二连接端口,所述第二连接端口被配置为发送反馈信号至所述测试仪模块,其中,所述反馈信号为待测试芯片基于所述测试信号所输出的信号,其中,N为正整数;所述第三连接单元包括K个第三连接端口,所述第三连接端口被配置为与所述待测试芯片连接,以发送测试信号或接收反馈信号,其中,K为大于1的正整数;每一所述第三连接端口可切换地与所述M个第一连接端口以及所述N个第二连接端口中的一个端口电连接;本申请的芯片测试选通模块的每一所述第三连接端口可切换地与所述M个第一连接端口以及所述N个第二连接端口中的一个端口电连接,即每一第三连接端口均可根据实际情况自定义作为发送测试信号的端口或接收反馈信号的端口;从而实现在对待测试芯片进行测试的过程中,可根据不同的测试要求更灵活地调整芯片测试选通模块的切换状态,芯片测试选通模块具有更强的通用性,不但提高了测试效率,还简化了测试操作,降低了测试人员的专业技能要求,有利于芯片的生产测试。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例的描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一实施例中芯片测试选通模块的一电路示意图;
图2是本发明一实施例中芯片测试选通模块的另一电路示意图;
图3是本发明一实施例中芯片测试选通模块的另一电路示意图;
图4是本发明一实施例中芯片测试选通模块的另一电路示意图;
图5是本发明一实施例中芯片测试选通模块的另一电路示意图;
图6是本发明一实施例中芯片测试选通模块的另一电路示意图;
图7是本发明一实施例中芯片测试选通模块的另一电路示意图;
图8是本发明一实施例中芯片测试选通模块的另一电路示意图;
图9是本发明一实施例中芯片测试系统的电路示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在…上”、“与…相邻”、“相连到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、相连或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在…上”、“与…直接相邻”、“直接相连到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的结构及步骤,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
参照下图1所示,本申请提供一种芯片测试选通模块100,包括第一连接单元10、第二连接单元20和第三连接单元30。其中,芯片测试选通模块100为设置待测试芯片300与测试仪模块200之间,用于根据不同的测试项目进行不同测试路径切换的模块。
所述第一连接单元10包括M个第一连接端口,所述第一连接端口被配置为接收测试仪模块200输出的测试信号,其中,M为正整数。具体地,第一连接单元10与测试仪模块200的信号发送端口连接,以接收测试仪模块200输出的测试信号。其中,测试仪模块200的信号发送端口为测试仪模块200用于发送信号至外部设备的端口。
所述第二连接单元20包括N个第二连接端口,所述第二连接端口被配置为发送反馈信号至测试仪模块200,其中,反馈信号为待测试芯片300基于所述测试信号所输出的信号,其中,N为正整数。具体地,第二连接单元20与测试仪模块200的信号接收端口连接,以发送反馈信号至测试仪模块200。其中,测试仪模块200的信号接收端口为测试仪模块200用于接收外部设备所发送的信号的端口。在一具体实施例中,测试仪模块200的信号发送端口和信号接收端口均已预先自定义设定好。
所述第三连接单元30包括K个第三连接端口,所述第三连接端口被配置为与待测试芯片300连接,以发送测试信号或接收反馈信号,其中,K为大于1的正整数。具体地,第三连接单元30分别与待测试芯片300的输入端口和输出端口连接,以发送测试信号至待测试芯片300或接收待测试芯片300的反馈信号。第三连接单元30中的每一第三连接端口均可根据实际情况选择与待测试芯片300的输入端口连接,或与待测试芯片300的输出端口连接。在本实施例中,N、M和K可以相同或者不同。
其中,测试仪模块200为可对待测试芯片的各项性能进行测试和分析的模块。测试仪模块200中包括但不限于集成有噪声源单元、微波信号源单元、矢量信号源单元和频谱分析仪单元。本实施例通过将噪声源单元、微波信号源单元、矢量信号源单元和频谱分析仪单元集成到一起,且形成不同测试功能的端口;因此仅需一个测试仪模块200便可实现噪声源单元、微波信号源单元、矢量信号源单元和频谱分析仪单元与待测试芯片之间的信号收发,有利于提高芯片测试系统的集成性。
作为一示例,测试仪模块200包括第一信号发送端口、第二信号发送端口、第三信号发送端口和第一信号接收端口。第一信号发送端口用于连接噪声源单元的输出端口,噪声源单元通过该第一信号发送端口发送噪声源信号;第二信号发送端口用于连接微波信号源单元,微波信号源单元通过该第二输出端口发送连续波干扰信号;第三信号发送端口用于连接矢量信号源单元,矢量信号源通过该第三信号发送端口用于发送矢量干扰信号;第一信号接收端口用于连接频谱分析仪单元的输入端口,频谱分析仪单元通过该第一信号接收端口接收外部设备(例如:待测试信号)所发送的信号,并对该信号进行分析。
本实施例中,将测试仪模块200发送至待测试芯片300的信号统称为测试信号;将待测试芯片发送至测试仪模块200统称为反馈信号。反馈信号为待测试芯片300基于所述测试信号所输出的信号。作为一示例,待测试芯片300为功率放大器芯片,功率放大器芯片对测试仪模块200发送的测试信号进行放大,并输出放大后的反馈信号至测试仪模块200,测试仪模块200通过对该反馈信号进行测试分析,即可测试得出该待测试芯片300的射频放大性能。
每一所述第三连接端口可切换地与所述M个第一连接端口以及所述N个第二连接端口中的一个端口电连接。具体地,本实施例中的每一第三连接端口均可根据实际需求可切换地与所述M个第一连接端口以及所述N个第二连接端口中的一个端口电连接。若第三连接端口被切换至与第一连接端口连接,则该第三连接端口将测试仪模块200输出的测试信号发送至待测试芯片300。若第三连接端口被切换至与第二连接端口连接,则该第三连接端口接收待测试芯片300输出的反馈信号,并将该反馈信号发送至测试仪模块200。
在一具体实施例中,芯片测试选通模块100还包括有控制模块,该控制模块被配置为控制所述第三连接端口进行不同状态切换的控制模块。具体地,当需要将测试仪模块200输出的测试信号发送至待测试芯片300时,该控制模块控制第三连接端口与所述M个第一连接端口中的一个端口电连接。当需要将待测试芯片300输出的反馈信号发送至测试仪模块200时,该控制模块控制第三连接端口与所述N个第二连接端口中的一个端口电连接。需要说明的是,由于所述第三连接单元包括至少两个第三连接端口,因此,控制模块可控制其中一第三连接端口与所述M个第一连接端口中的一个端口电连接,控制另一个第三连接端口与所述N个第二连接端口中的一个端口电连接。
优选地,在本实施例中,第三连接单元30包括至少两个第三连接端口,其中一个第三连接端口切换至与第一连接端口连接,另一个第三连接端口切换至与第二连接端口连接。测试仪模块200输出的测试信号通过芯片测试选通模块100的第一连接端口和其中一个第三连接端口所形成的第一信号传输路径传输至待测试芯片300中,待测试芯片300基于该测试信号输出反馈信号,该反馈信号通过芯片测试选通模块100的另一个第三连接端口和第一连接端口所形成的第二信号传输路径传输至测试仪模块20中。
在本实施例中,芯片测试选通模块包括第一连接单元、第二连接单元和第三连接单元;所述第一连接单元包括M个第一连接端口,所述第一连接端口被配置为接收测试仪模块输出的测试信号,其中,M为正整数;所述第二连接单元包括N个第二连接端口,所述第二连接端口被配置为发送反馈信号至所述测试仪模块,其中,所述反馈信号为待测试芯片基于所述测试信号所输出的信号,其中,N为正整数;所述第三连接单元包括K个第三连接端口,所述第三连接端口被配置为与所述待测试芯片连接,以发送测试信号或接收反馈信号,其中,K为大于1的正整数;每一所述第三连接端口可切换地与所述M个第一连接端口以及所述N个第二连接端口中的一个端口电连接;本申请的芯片测试选通模块的每一所述第三连接端口可切换地与所述M个第一连接端口以及所述N个第二连接端口中的一个端口电连接,即每一第三连接端口均可根据实际情况自定义作为发送测试信号的端口或接收反馈信号的端口;从而实现在对待测试芯片进行测试的过程中,可根据不同的测试要求更灵活地调整芯片测试选通模块的切换状态,芯片测试选通模块具有更强的通用性,不但提高了测试效率,还简化了测试操作,降低了测试人员的专业技能要求,有利于芯片的生产测试。
在一具体实施例中,所述K个第三连接端口中的第i个第三连接端口被切换至与所述第一连接端口电连接形成第一信号传输路径,所述第一信号传输路径被配置为将所述测试仪模块输出的测试信号发送至所述待测试芯片,其中,1≤i≤K。所述K个第三连接端口中的第j个第三连接端口被切换至与所述第二连接端口电连接形成第二信号传输路径,所述第二信号传输路径被配置为将所述待测试芯片输出的反馈信号发送至所述测试仪模块中,其中,1≤j≤K,i≠j。
示例性地,第三连接单元中的第1个第三连接端口被切换至与所述第一连接单元中的任意一个第一连接端口电连接形成第一信号传输路径,由于第一连接端用于接收测试仪模块输出的测试信号,因此该第一信号传输路径被配置接收测试仪模块输出的测试信号,并将所述测试仪模块输出的测试信号发送至所述待测试芯片。第三连接单元中的第2个第三连接端口被切换至与所述第二连接单元中的任意一个第二连接端口电连接形成第二信号传输路径,由于第二连接端口用于发送反馈信号至所述测试仪模块,因此该第二信号传输路径被配置为接收待测试芯片输出的反馈信号,并将待测试芯片输出的反馈信号发送至测试仪模块中。
在本实施例中,所述K个第三连接端口中的第i个第三连接端口被切换至与所述第一连接端口电连接形成第一信号传输路径,所述第一信号传输路径被配置为将所述测试仪模块输出的测试信号发送至所述待测试芯片,所述K个第三连接端口中的第j个第三连接端口被切换至与所述第二连接端口电连接形成第二信号传输路径,所述第二信号传输路径被配置为将所述待测试芯片输出的反馈信号发送至所述测试仪模块中;测试仪模块通过第一信号传输路径发送测试信号至待测试芯片,待测试芯片基于该测试信号输出反馈信号,并通过第二信号传输路径将该反馈信号发送至测试仪模块,第一信号传输路径和第二信号传输路形成测试仪模块与待测试芯片之间的信号收发链路,实现对待测试芯片的测试,从而大大提高了提高测试效率。
参照下图2所示,在一具体实施例中,所述第三连接单元包括至少两个芯片连接子单元,每一所述芯片连接子单元包括:至少一个用于与所述待测试芯片连接以发送测试信号、且用于与所述M个第一连接端口中的一个端口电连接的第三连接端口;至少一个用于与所述待测试芯片连接以接收反馈信号、且与所述N个第二连接端口中的一个端口电连接的第三连接端口。
其中,芯片连接子单元为用于与待测试芯片连接的单元。具体地,本实施例以所述第三连接单元包括两个芯片连接子单元为例进行说明。所述第三连接单元包括第一芯片连接子单元301和第二芯片连接子单元302。所述第一芯片连接子单元301包括一个用于与所述待测试芯片连接以发送测试信号、且用于与所述M个第一连接端口中的一个端口电连接的第三连接端口和一个用于与所述待测试芯片连接以接收反馈信号、且与所述N个第二连接端口中的一个端口电连接的第三连接端口。同样地,所述第二芯片连接子单元302包括一个用于与所述待测试芯片连接以发送测试信号、且用于与所述M个第一连接端口中的一个端口电连接的第三连接端口和一个用于与所述待测试芯片连接以接收反馈信号、且与所述N个第二连接端口中的一个端口电连接的第三连接端口。例如:可以将第一芯片连接子单元301的其中一个第三连接端口与所述待测试芯片的输入端口连接、且与所述M个第一连接端口中的一个端口电连接,以将测试仪模块输出的测试信号发送至待测试芯片;以及将第二芯片连接子单元301的其中一个第三连接端口与所述待测试芯片的输出端口连接、且与所述N个第二连接端口中的一个端口电连接的第三连接端口,以接收待测试芯片输出的反馈信号;从而完成测试仪模块与待测试芯片之间的信号收发,实现对待测试芯片的测试。
需要说明的是,第三连接单元中的每一个芯片连接子单元中的第三连接端口均可根据不同的测试要求自定义选定为是与第一连接端口相连以用于发送测试信号至待测试芯片,或者是与第二连接端口相连以用于接收待测试芯片输出的反馈信号。
参照下图3所示,在一具体实施例中,所述芯片测试选通模块包括第一信号传输单元和第二信号传输单元,所述第一连接单元与所述第一信号传输单元的第一端电连接,所述第二连接单元与所述第二信号传输单元的第一端电连接,所述第三连接单元可切换地与所述第一信号传输单元的第二端以及所述第二信号传输单元的第二端电连接。
其中,第一信号传输单元为用于连接第一连接单元和第三连接单元的信号传输单元。第二信号传输单元为用于连接第二连接单元和第三连接单元的信号传输单元。具体地,当所述第三连接单元切换至与所述第一信号传输单元的第二端连接时,可实现第三连接单元和第一连接单元之间的连通;当所述第三连接单元切换至与所述第二信号传输单元的第二端连接时,可实现第三连接单元和第二连接单元之间的连通。
优选地,在本实施例中,第一信号传输单元和第二信号传输单元由一个或者多个开关单元通过不同的连接方式组成。例如:第一信号传输单元包括第一单刀多掷开关和第二单刀多掷开关,第一单刀多掷开关的不动端与第一信号传输单元连接,第一单刀多掷开关的动端与第二单刀多掷开关的动端连接,第二单刀多掷开关不动端与第三连接单元连接。第二信号传输单元包括第三单刀多掷开关和第四单刀多掷开关,第三单刀多掷开关的不动端与第二信号传输单元连接,第三单刀多掷开关的动端与第四单刀多掷开关的动端连接,第四单刀多掷开关不动端与第三连接单元连接。通过控制第一信号传输单元和第二信号传输单元中每个开关的不同切换状态,从而实现将第三连接单元可切换地与所述第一连接单元以及所述第二连接单元电连接。
参照下图4所示,在一具体实施例中,芯片测试选通模块包括第一开关单元40,第一开关单元包括K个第一开关,所述第一开关包括动端、第一不动端和第二不动端。每一所述第一开关的动端与对应的一所述第三连接端口相连,每一所述第一开关的第一不动端耦合至所述第一连接端口,每一所述切换开关的第二不动端耦合至所述第二连接端口。在本实施例中,第一开关的数量等于或大于第三连接端口的数量相同,以保证每一个第三连接端口与对应的一个第一开关电连接。
具体地,每一所述第一开关的动端可切换地与第一不动端或第二不动端连接。当第一开关的动端切换至与第一不动端连通时,由于所述第一开关的第一不动端耦合至所述第一连接端口,因此可实现与该第一开关的动端连接的第三连接端口与第一连接端口之间的电连接,以将所述测试仪模块输出的测试信号发送至所述待测试芯片。当第一开关的动端切换至与第二不动端连通时,由于所述第一开关的第二不动端耦合至所述第二连接端口,因此可实现与该第一开关的动端连接的第三连接端口与第二连接端口之间的电连接;以将待测试芯片基于所述测试信号所输出的反馈信号发送至测试仪模块中。
可以理解地,由于本实施例中,由于每一所述第一开关的动端与对应的一所述第三连接端口相连,每一所述第一开关的第一不动端耦合至所述第一连接端口,每一所述切换开关的第二不动端耦合至所述第二连接端口;因此第三连接端口可通过第一开关的切换实现可切换与所述M个第一连接端口以及所述N个第二连接端口中的一个端口电连接。作为一示例,当第一开关的动端切换至与第一不动端连通时,可以实现将所述测试仪模块输出的测试信号发送至所述待测试芯片。第一开关的动端切换至与第二不动端连通时,可以实现将待测试芯片基于所述测试信号所输出的反馈信号发送至测试仪模块中。
参照下图5所示,在一具体实施例中,所述芯片测试选通模块还包括第二开关50和第三开关60;所述第二开关50包括一个动端和K个不动端,所述第三开关60包括一个动端和K个不动端;每一所述第一开关的第一不动端与所述第二开关50中的一个不动端连接;每一所述第一开关的第二不动端与所述第三开关60中的一个不动端连接;所述第二开关50的动端耦合至所述第一连接端口10;所述第三开关60的动端耦合至所述第二连接端口20。
在本实施例中,每一个第一开关的第一不动端与第二开关50的一个不动端连接,每一个第一开关的第二不动端与第三开关60的一个不动端连接,因此,本实施例中的第一开关的数量与第二开关的不动端的数量和第三开关的不动端的数量相同。当第一开关的动端切换至与第一不动端电连接时,可以通过第二开关50与第一连接端口电连接,以将所述测试仪模块输出的测试信号发送至所述待测试芯片。当第一开关的动端切换至与第二不动端电连接时,可以通过第三开关60与第二连接端口电连接;以将待测试芯片基于所述测试信号所输出的反馈信号发送至测试仪模块中。
参照下图6所示,进一步地,在一具体实施例中,所述芯片测试选通模块还包括第四开关70和第五开关80。所述第四开关70包括一个动端和M个不动端,所述第五开关80包括一个动端和N个不动端。所述第二开关50的动端与所述第四开关70的动端连接,所述第三开关60的动端与所述第五开关80的动端连接。所述第四开关70的不动端耦合至所述第一连接端口10,所述第五开关80的不动端耦合至所述第二连接端口20。
本实施例中,所述第二开关50的动端与所述第四开关70的动端连接,所述第四开关70的不动端耦合至所述第一连接端口;所述第四开关70的不动端的数量与第一连接端口10的数量相同,从而保证可通过切换第四开关70以耦合至不同的第一连接端口10,以满足不同的测试需求。所述第三开关60的动端与所述第五开关80的动端连接;所述第五开关80的不动端耦合至所述第二连接端口20;所述第五开关80的不动端的数量与第二连接端口20的数量相同,从而保证可通过切换第五开关80以耦合至不同的第二连接端口20;以满足不同的测试需求,从而大大提高了提高测试效率。
参照下图7所示,本申请还提供一种芯片测试选通模块100,包括第一连接单元10和第三连接单元30。其中,第一连接单元10为用于与测试仪模块200相连接的单元,以接收测试仪模块20输出的测试信号,或发送反馈信号至所述测试仪模块200。第三连接单元30为用于与待测试芯片300相连接的单元,以发送测试信号或接收反馈信信号至待测试芯片300。
所述第一连接单元10包括L个第一连接端口,所述第一连接端口被配置为接收测试仪模块输出的测试信号,或发送反馈信号至所述测试仪模块,其中,所述反馈信号为待测试芯片基于所述测试信号所输出的信号,其中,L为大于1的正整数。具体地,每一所述第一连接端口均可根据实际测试需求被配置为接收测试仪模块输出的测试信号,或者发送反馈信号至所述测试仪模块。可以理解地,当第一连接端口与测试仪模块的信号发送端口连接时,第一连接端口被配置为接收测试仪模块输出的测试信号;当第一连接端口与测试仪模块的信号接收端口连接时,第一连接端口被配置为发送反馈信号至所述测试仪模块。
优选地,第一连接单元包括至少两个第一连接端口,其中一个第一连接端口用于与测试仪模块的信号发送端口连接,以接收测试仪模块输出的测试信号;另一个用于与测试仪模块的信号接收端口连接,以将待测试信号输出的反馈信号发送至测试仪模块。
所述第三连接单元30包括K个第三连接端口,所述第三连接端口被配置为与所述待测试芯片连接,以发送测试信号或接收反馈信号,其中,K为大于1的正整数。具体地,第三连接单元3030分别与待测试芯片300的输入端口和输出端口连接,以发送测试信号至待测试芯片300或接收待测试芯片300的反馈信号。每一所述第三连接端口可切换地与所述L个第一连接端口中的一个端口电连接。具体地,本实施例中的每一第三连接端口均可根据实际需求可切换地与所述L个第一连接端口中的一个端口电连接。
在本实施例中,芯片测试选通模块包括第一连接单元10和第三连接单元30;所述第一连接单元10包括L个第一连接端口,所述第一连接端口被配置为接收测试仪模块200输出的测试信号,或发送反馈信号至所述测试仪模块200,其中,所述反馈信号为待测试芯片300基于所述测试信号所输出的信号,其中,L为大于1的正整数;所述第三连接单元30包括K个第三连接端口,所述第三连接端口被配置为与所述待测试芯片300连接,以发送测试信号或接收反馈信号,其中,K为大于1的正整数;每一所述第三连接端口可切换地与所述L个第一连接端口中的一个端口电连接,且每一所述第一连接端口均可根据实际测试需求被配置为接收测试仪模块输出的测试信号,或者发送反馈信号至所述测试仪模块;即第一连接端口和第三连接端口均可根据测试需求自定义端口性质,从而提高测试效率。
参照下图8所示,在一具体实施例中,所述芯片测试选通模块包括第一开关单元70、第三开关50、第四开关60和第二开关单元40。
所述第一开关单元70包括L个第一开关,每一所述第一开关包括动端、第一不动端和第二不动端。具体地,每一个第一开关的动端均与对应的一个第一连接端口连接,每一个第一开关的第一不动端均连接至第三开关50的第一端。每一个第一开关的第二不动端均连接至第三开关60的第三端。
所述第三开关50包括K个第一端和M个第二端,所述第四开关60包括K个第三端和N个第四端。其中,第三开关50和第四开关60均为可任意切换的多刀多掷开关。K和M的数量可根据实际情况自定义设定。
所述第二开关单元40包括E个第二开关,每一所述第二开关包括动端、第一不动端和第二不动端。具体地,每一个第二开关的动端均与对应的一个第三连接端口连接。每一个第二开关的第一不动端均与连接至第三开关50的第二端;每一个第二开关的第二不动端均与连接至第四开关60的第四端。所述第三开关50的第二端与所述第一开关的第一不动端连接,所述第四开关60的第四端与所述一开关的第二不动端连接,所述第一开关的动端与所述第一连接端口连接。
优选地,在本实施例中,为了保证每一个第一开关的第一不动端均可与第三开关的其中一个第一端连接。每一个第一开关的第二不动端与均可与第四开关的其中一个第三端连接,所述第三开关的第一端的数量和所述第四开关的第三端的数量与第一开关的个数相同。同样地,为了保证每一个第二开关的第一不动端均可与第三开关的其中一个第三端连接。每一个第二开关的第二不动端与均可与第四开关的其中一个第四端连接,所述第三开关的第二端的数量和所述第四开关的第四端的数量与第二开关的个数相同。
参照下图9所示,本实施例还提供一种芯片测试选通装置,该芯片测试选通装置包括路径选通模块400和上述实施例的芯片测试选模块100。其中,路径选通模块为用于传输不同频率段的反馈信号的模块。
具体地,所述路径选通模块包括选通单元401和第六开关402,所述选通单元401包括第一路径1、第二路径2和第三路径3,所述第一路径的第一端与所述芯片测试选通模块的第a个所述第二选通端口连接,所述第二路径的第一端与所述芯片测试选通模块的第b个所述第二选通端口连接,所述第三路径的第一端与所述芯片测试选通模块的第c个所述第二选通端口连接,其中,1≤a≤N,1≤b≤N,1≤c≤N,a≠b≠c。
其中,第一路径为允许频带外的第一频段的谐波分量通过的路径。具体地,第一路径包括第一高通滤波器。第一高通滤波器允许第一频率以上的信号分量通过,而对该频率以下的信号分量大大抑制。第二路径为允许频带外的第二频段的谐波分量通过的路径。具体地,第二路径包括第二高通滤波器。第二高通滤波器允许第二频率以上的信号分量通过,而对该频率以下的信号分量大大抑制。第三路径为允许频带内的主信号通过的路径。需要说明的是,本实施例中的第一路径和第二路径均为允许频带外的谐波信号通过,抑制频带内的主信号的路径。第一路径和第二路径的区别在于所允许通过的谐波分量的频段不同。第三路径为允许频带内的主信号通过,抑制频带内的谐波信号的路径。
本申请为了满足测试需求和提高测试的精准度,确保测试仪模块不但能对反馈信号中的主信号进行测试分析,还能对反馈信号中的不同频段的谐波信号进行测试分析,芯片测试选通模块输出的反馈信号在输入至测试仪模块中进行测试分析之前,先通过路径选通模块中的不同路径,以保证芯片测试选通模块能根据实际情况对反馈信号中的主信号和谐波信号进行测试,从而进一步提高对待测试芯片进行测试的精准度。
所述第六开关包括动端、第一不动端、第二不动端和第三不动端,所述选通开关的第一不动端与所述第一路径的第二端连接,第二不动端与所述第二路径的第二端连接,第三不动端与所述第三路径的第二端连接,所述选通开关的动端与所述测试仪模块连接。
作为一示例,当第六开关的动端切换至与第一不动端连通时,反馈信号中的第一频段的谐波分量被耦合至测试仪模块的输入端,测试仪模块对反馈信号中的第一频段的谐波分量进行测试分析。当第六开关的动端切换至与第二不动端连通时,反馈信号中的第二频段的谐波分量被耦合至测试仪模块的输入端,测试仪模块对反馈信号中的第二频段的谐波分量进行测试分析。当第六开关的动端切换至与第三不动端连通时,反馈信号中的主信号被耦合至测试仪模块的输入端,测试仪模块对反馈信号中的主信号进行测试分析;芯片测试选通模块能根据实际情况对反馈信号中的主信号和谐波信号进行测试;从而进一步提高对待测试芯片进行测试的精准度。
参照下图1所示,本实施例还提供一种芯片测试系统,该芯片测试系统包括上述实施例所述的芯片测试选通模块。
在一具体实施例中,所述芯片测试系统还包括测试仪模块,所述测试仪模块包括信号发送端口和信号接收端口,所述芯片测试选通模块的第一连接端口与所述信号发送端口电连接,所述芯片测试选通模块的第二连接端口与所述信号接收端口电连接,所述芯片测试选通模块的第三连接端口用于与待测试芯片连接;其中,所述芯片测试选通模块的每一所述第三连接端口可切换地与所述测试仪模块的所述信号发送端口以及所述信号接收端口中的一个端口电连接。
其中,芯片测试选通模块100为设置待测试芯片300与测试仪模块200之间,用于根据不同的测试项目进行不同测试路径切换的模块。所述芯片测试选通模块100的第一连接端口与所述测试仪模块的信号发送端口电连接,所述第一连接端口被配置为接收测试仪模块200的信号发送端口输出的测试信号。所述芯片测试选通模块100的第二连接端口与所述测试仪模块的信号接收端口电连接,所述第二连接端口被配置发送反馈信号至测试仪模块200。其中,反馈信号为待测试芯片300基于所述测试信号所输出的信号,其中,N为正整数。所述第三连接端口用于与待测试芯片300连接,以发送测试信号或接收反馈信号,具体地,所述第三连接端口分别与待测试芯片300的输入端口和输出端口连接,以发送测试信号至待测试芯片300或接收待测试芯片300的反馈信号。在本实施例中,N、M和K可以相同或者不同。
其中,测试仪模块200为可对待测试芯片的各项性能进行测试和分析的模块。测试仪模块200中包括但不限于集成有噪声源单元、微波信号源单元、矢量信号源单元和频谱分析仪单元。本实施例通过将噪声源单元、微波信号源单元、矢量信号源单元和频谱分析仪单元集成到一起,且通过形成不同的端口以连接具有不同测试功能的单元;因此仅需一个测试仪模块200便可实现噪声源单元、微波信号源单元、矢量信号源单元和频谱分析仪单元与待测试芯片之间的信号收发,有利于提高芯片测试系统的集成性。
作为一示例,测试仪模块200包括第一信号发送端口、第二信号发送端口、第三信号发送端口和第一信号接收端口。第一信号发送端口用于连接噪声源单元的输出端口,噪声源单元通过该第一信号发送端口发送噪声源信号给待测试芯片;第二信号发送端口用于连接微波信号源单元,微波信号源单元通过该第二信号发送端口发送连续波干扰信号给待测试芯片;第三信号发送端口用于连接矢量信号源单元,矢量信号源通过该第三信号发送端口用于发送矢量干扰信号给待测试芯片;第一信号接收端口用于连接频谱分析仪单元的输入端口,频谱分析仪单元通过该第一信号接收端口接收待测终端发送的信号,并对该信号进行分析。
所述芯片测试选通模块的每一所述第三连接端口可切换地与所述测试仪模块的所述信号发送端口以及所述信号接收端口中的一个端口电连接。具体地,本实施例中的每一第三连接端口均可根据实际需求可切换地与所述测试仪模块的所述信号发送端口以及所述信号接收端口中的一个端口电连接。若第三连接端口被切换至与信号发送端口连接,则该信号发送端口将测试仪模块200输出的测试信号发送至待测试芯片300。若第三连接端口被切换至与信号接收端口连接,则该信号接收端口接收待测试芯片300的反馈信号,并将该反馈信号发送至测试仪模块200中进行分析处理。
优选地,在本实施例中,第三连接单元30包括至少两个第三连接端口,其中一个第三连接端口切换至与测试仪模块的信号发送端口连接,另一个第三连接端口切换至与测试仪模块的信号接收端口连接;测试仪模块200输出的测试信号通过芯片测试选通模块100发送至待测试芯片300,待测试芯片300基于该测试信号输出反馈信号,并将该反馈信号通过芯片测试选通模块发送至测试仪模块20中进行检测分析处理,以检测待测试芯片300的各项性能。
在本实施例中,所述芯片测试系统还包括测试仪模块,所述测试仪模块包括信号发送端口和信号接收端口,所述芯片测试选通模块的第一连接端口与所述信号发送端口电连接,所述芯片测试选通模块的第二连接端口与所述信号接收端口电连接,所述芯片测试选通模块的第三连接端口用于与待测试芯片连接;其中,所述芯片测试选通模块的每一所述第三连接端口可切换地与所述测试仪模块的所述信号发送端口以及所述信号接收端口中的一个端口电连接;本申请的芯片测试选通模块的每一所述第三连接端口可切换地与与所述测试仪模块的所述信号发送端口以及所述信号接收端口中的一个端口电电连接,即每一第三连接端口均可根据实际情况自定义作为发送测试信号的端口或接收反馈信号的端口;从而实现在对待测试芯片进行测试的过程中,可根据不同的测试要求更灵活地调整芯片测试选通模块的切换状态,芯片测试选通模块具有更强的通用性,不但提高了测试效率,还简化了测试操作,降低了测试人员的专业技能要求,有利于芯片的生产测试。
在一具体实施例中,所述K个第三连接端口中的第i个第三连接端口被切换至与所述测试仪模块的信号发送端口电连接形成第一信号传输路径,所述第一信号传输路径被配置为将所述测试仪模块输出的测试信号发送至所述待测试芯片,其中,1≤i≤K。
示例性地,所述K个第三连接端口中的第1个第三连接端口被切换至与所述测试仪模块的信号发送端口电连接形成第一信号传输路径,由于所述测试仪模块的信号发送端口输出测试信号,第三连接端口与所述待测试芯片连接,可发送测试信号或接收反馈信号,因此通过该第一信号传输路径被配置可以将所述测试仪模块的信号发送端口输出的测试信号发送至所述待测试芯片。所述K个第三连接端口中的第2个第三连接端口被切换至与所述测试仪模块的信号接收端口形成第二信号传输路径,由于所述测试仪模块的信号接收端口可接收反馈信号;三连接端口与所述待测试芯片连接,可发送测试信号或接收反馈信号,因此通过该第二信号传输路径可以将待测试芯片输出的反馈信号发送至测试仪模块中。
在本实施例中,所述K个第三连接端口中的第i个第三连接端口被切换至与所述测试仪模块的信号发送端口电连接形成第一信号传输路径,所述第一信号传输路径被配置为将所述测试仪模块输出的测试信号发送至所述待测试芯片,其中,1≤i≤K;所述K个第三连接端口中的第j个第三连接端口被切换至与所述测试仪模块的信号接收端口电连接形成第二信号传输路径,所述第二信号传输路径被配置为将所述待测试芯片输出的反馈信号发送至所述测试仪模块中,其中,1≤j≤K,i≠j。所述K个第三连接端口中的第j个第三连接端口被切换至与所述测试仪模块的信号接收端口电连接形成第二信号传输路径,所述第二信号传输路径被配置为将所述待测试芯片输出的反馈信号发送至所述测试仪模块中,其中,1≤j≤K,i≠j;测试仪模块通过第一信号传输路径发送测试信号至待测试芯片,待测试芯片基于该测试信号输出反馈信号,并通过第二信号传输路径将该反馈信号发送至测试仪模块,通过第一信号传输路径和第二信号传输路径即可完成测试仪模块与待测试芯片之间的信号收发,从而大大提高了提高测试效率。
在一具体实施例中,所述芯片测试系统还包括路径选通模块,所述路径选通模块包括选通单元和第六开关,所述选通单元包括第一路径、第二路径和第三路径,所述第一路径的第一端与所述芯片测试选通模块的第a个所述第二选通端口连接,所述第二路径的第一端与所述芯片测试选通模块的第b个所述第二选通端口连接,所述第三路径的第一端与所述芯片测试选通模块的第c个所述第二选通端口连接,其中,1≤a≤N,1≤b≤N,1≤c≤N,a≠b≠c;
所述第六开关包括动端、第一不动端、第二不动端和第三不动端,所述选通开关的第一不动端与所述第一路径的第二端连接,第二不动端与所述第二路径的第二端连接,第三不动端与所述第三路径的第二端连接,所述选通开关的动端与所述测试仪模块的信号接收端口连接。
其中,路径选通模块为传输不同频率的反馈信号的模块。所述路径选通模块包括选通单元和第六开关,所述选通单元包括第一路径、第二路径和第三路径。其中,第一路径为允许频带外的第一频段的谐波分量通过的路径。具体地,第一路径包括第一高通滤波器。第一高通滤波器允许第一频率以上的信号分量通过,而对该频率以下的信号分量大大抑制。第二路径为允许频带外的第二频段的谐波分量通过的路径。具体地,第二路径包括第二高通滤波器。第二高通滤波器允许第二频率以上的信号分量通过,而对该频率以下的信号分量大大抑制。第三路径为允许频带内的主信号通过的路径。需要说明的是,本实施例中的第一路径和第二路径均为允许频带外的谐波信号通过,抑制频带内的主信号的路径。第一路径和第二路径的区别在于所允许通过的谐波分量的频段不同。第三路径为允许频带内的主信号通过,抑制频带内的谐波信号的路径。
本申请为了满足测试需求和提高测试的精准度,确保测试仪模块不但能对反馈信号中的主信号进行测试分析,还能对反馈信号中的不同频段的谐波信号进行测试分析,芯片测试选通模块输出的反馈信号在输入至测试仪模块中进行测试分析之前,先通过路径选通模块中的不同路径,以保证芯片测试选通模块能根据实际情况对反馈信号中的主信号和谐波信号进行测试,从而进一步提高了对待测试芯片进行测试的精准度。
作为一示例,当第六开关的动端切换至与第一不动端连通时,反馈信号中的第一频段的谐波分量被耦合至测试仪模块的信号接收端口,测试仪模块对反馈信号中的第一频段的谐波分量进行测试分析。当第六开关的动端切换至与第二不动端连通时,反馈信号中的第二频段的谐波分量被耦合至测试仪模块的信号接收端口,测试仪模块对反馈信号中的第二频段的谐波分量进行测试分析。当第六开关的动端切换至与第三不动端连通时,反馈信号中的主信号被耦合至测试仪模块的信号接收端口,测试仪模块对反馈信号中的主信号进行测试分析;芯片测试选通模块能根据实际情况对反馈信号中的主信号和谐波信号进行测试;从而进一步提高对待测试芯片进行测试的精准度。
本申请还提供一种芯片测试模组,该芯片测试模组包括上述芯片测试选通装置和控制模块。每一所述芯片测试选通装置包括串口单元,所述控制模块包括至少一个第一输出端口;所述控制模块的第一输出端口与每一所述芯片测试选通模块的串口单元连接,所述控制模块控制被配置为控制每一所述芯片测试选通装置的工作状态。
其中,串口单元为芯片测试选通装置用于与外部设备连接的接口单元。例如:芯片测试选通装置可以通过该串口单元与外部电源或者控制模块相连接。在本实施例中,控制模块的输出端口与芯片测试选通装置的串口单元相连接,以实现控制芯片测试选通装置的工作状态。在本实施例中,控制模块控制芯片测试选通装置的工作状态主要体现为控制控制芯片测试选通装置中的每个开关的切换状态。
具体地,控制模块包括至少一个第一输出端口。每一个第一输出端口与对应的一个芯片测试选通装置的串口单元电连接,从而实现控制每一控制芯片测试选通装置中的每个开关的切换状态。可理解地,本实施例通过一个控制模块即可实现同时控制多个芯片测试选通装置的工作状态,从而进一步地提高了测试效率。
以上所述实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。
Claims (14)
1.一种芯片测试选通模块,其特征在于,包括第一连接单元、第二连接单元和第三连接单元;
所述第一连接单元包括M个第一连接端口,所述第一连接端口被配置为接收测试仪模块输出的测试信号,其中,M为正整数;
所述第二连接单元包括N个第二连接端口,所述第二连接端口被配置为发送反馈信号至所述测试仪模块,其中,所述反馈信号为待测试芯片基于所述测试信号所输出的信号,其中,N为正整数;
所述第三连接单元包括K个第三连接端口,所述第三连接端口被配置为与所述待测试芯片连接,以发送测试信号或接收反馈信号,其中,K为大于1的正整数;
每一所述第三连接端口可切换地与所述M个第一连接端口以及所述N个第二连接端口中的一个端口电连接。
2.如权利要求1所述的芯片测试选通模块,其特征在于,
所述K个第三连接端口中的第i个第三连接端口被切换至与所述第一连接端口电连接形成第一信号传输路径,所述第一信号传输路径被配置为将所述测试仪模块输出的测试信号发送至所述待测试芯片,其中,1≤i≤K;
所述K个第三连接端口中的第j个第三连接端口被切换至与所述第二连接端口电连接形成第二信号传输路径,所述第二信号传输路径被配置为将所述待测试芯片输出的反馈信号发送至所述测试仪模块中,其中,1≤j≤K,i≠j。
3.如权利要求1所述的芯片测试选通模块,其特征在于,
所述第三连接单元包括至少两个芯片连接子单元,每一所述芯片连接子单元包括:
至少一个用于与所述待测试芯片连接以发送测试信号、且用于与所述M个第一连接端口中的一个端口电连接的第三连接端口;
至少一个用于与所述待测试芯片连接以接收反馈信号、且与所述N个第二连接端口中的一个端口电连接的第三连接端口。
4.如权利要求1所述的芯片测试选通模块,其特征在于,所述芯片测试选通模块包括第一信号传输单元和第二信号传输单元,所述第一连接单元与所述第一信号传输单元的第一端电连接,所述第二连接单元与所述第二信号传输单元的第一端电连接,所述第三连接单元可切换地与所述第一信号传输单元的第二端以及所述第二信号传输单元的第二端电连接。
5.如权利要求1所述的芯片测试选通模块,其特征在于,所述芯片测试选通模块包括第一开关单元,所述第一开关单元包括K个第一开关,所述第一开关包括动端、第一不动端和第二不动端;
每一所述第一开关的动端与对应的一所述第三连接端口相连,每一所述第一开关的第一不动端耦合至所述第一连接端口,每一所述切换开关的第二不动端耦合至所述第二连接端口。
6.根据权利要求5所述的芯片测试选通模块,其特征在于,所述芯片测试选通模块还包括第二开关和第三开关;
所述第二开关包括一个动端和K个不动端,所述第三开关包括一个动端和K个不动端;
每一所述第一开关的第一不动端与所述第二开关中的一个不动端连接;每一所述第一开关的第二不动端与所述第三开关中的一个不动端连接;
所述第二开关的动端耦合至所述第一连接端口;所述第三开关的动端耦合至所述第二连接端口。
7.根据权利要求6所述的芯片测试选通模块,其特征在于,所述芯片测试选通模块还包括第四开关和第五开关;
所述第四开关包括一个动端和M个不动端,所述第五开关包括一个动端和N个不动端;
所述第二开关的动端与所述第四开关的动端连接,所述第三开关的动端与所述第五开关的动端连接;
所述第四开关的不动端耦合至所述第一连接端口,所述第五开关的不动端耦合至所述第二连接端口。
8.一种芯片测试选通模块,其特征在于,包括第一连接单元和第三连接单元;
所述第一连接单元包括L个第一连接端口,所述第一连接端口被配置为接收测试仪模块输出的测试信号,或发送反馈信号至所述测试仪模块,其中,所述反馈信号为待测试芯片基于所述测试信号所输出的信号,其中,L为大于1的正整数;
所述第三连接单元包括K个第三连接端口,所述第三连接端口被配置为与所述待测试芯片连接,以发送测试信号或接收反馈信号,其中,K为大于1的正整数;
每一所述第三连接端口可切换地与所述L个第一连接端口中的一个端口电连接。
9.根据权利要求8所述的芯片测试选通模块,其特征在于,所述芯片测试选通模块包括第一开关单元、第三开关、第四开关和第二开关单元;
所述第一开关单元包括L个第一开关,每一所述第一开关包括动端、第一不动端和第二不动端;
所述第三开关包括K个第一端和M个第二端,所述第四开关包括K个第三端和N个第四端;
所述第二开关单元包括E个第二开关,每一所述第二开关包括动端、第一不动端和第二不动端;
每一所述第二开关的动端与所述第三连接端口连接,每一所述第二开关的第一不动端与所述第三开关中的第一端连接;每一所述第二开关的第二不动端与所述第四开关中的第三端连接;
所述第三开关的第二端与所述第一开关的第一不动端连接,所述第四开关的第四端与所述一开关的第二不动端连接,所述第一开关的动端与所述第一连接端口连接。
10.一种芯片测试选通装置,其特征在于,包括路径选通模块和如权利要求1-9任一项所述的芯片测试选通模块;
所述路径选通模块包括选通单元和第六开关,所述选通单元包括第一路径、第二路径和第三路径,所述第一路径的第一端与所述芯片测试选通模块中的第a个所述第二选通端口连接,所述第二路径的第一端与所述芯片测试选通模块中的第b个所述第二选通端口连接,所述第三路径的第一端与所述芯片测试选通模块的第c个所述第二选通端口连接,其中,1≤a≤N,1≤b≤N,1≤c≤N,a≠b≠c;
所述第六开关包括动端、第一不动端、第二不动端和第三不动端,所述选通开关的第一不动端与所述第一路径的第二端连接,第二不动端与所述第二路径的第二端连接,第三不动端与所述第三路径的第二端连接,所述选通开关的动端与所述测试仪模块连接。
11.一种芯片测试系统,其特征在于,包括如权利要求1-9任一项所述的芯片测试选通模块。
12.根据权利要求11所述的芯片测试系统,其特征在于,所述芯片测试系统还包括测试仪模块,所述测试仪模块包括信号发送端口和信号接收端口,所述芯片测试选通模块的第一连接端口与所述信号发送端口电连接,所述芯片测试选通模块的第二连接端口与所述信号接收端口电连接,所述芯片测试选通模块的第三连接端口用于与待测试芯片连接。
13.根据权利要求12所述的芯片测试系统,其特征在于,所述芯片测试系统还包括路径选通模块,所述路径选通模块包括选通单元和第六开关,所述选通单元包括第一路径、第二路径和第三路径,所述第一路径的第一端与所述芯片测试选通模块的第a个所述第二选通端口连接,所述第二路径的第一端与所述芯片测试选通模块的第b个所述第二选通端口连接,所述第三路径的第一端与所述芯片测试选通模块的第c个所述第二选通端口连接,其中,1≤a≤N,1≤b≤N,1≤c≤N,a≠b≠c;
所述第六开关包括动端、第一不动端、第二不动端和第三不动端,所述选通开关的第一不动端与所述第一路径的第二端连接,第二不动端与所述第二路径的第二端连接,第三不动端与所述第三路径的第二端连接,所述选通开关的动端与所述测试仪模块的信号接收端口连接。
14.一种芯片测试模组,其特征在于,包括控制模块和至少一个如权利要求10所述的芯片测试选通装置;
每一所述芯片测试选通装置包括串口单元,所述控制模块包括至少一个第一输出端口;
所述控制模块的第一输出端口与每一所述芯片测试选通模块的串口单元连接,所述控制模块控制被配置为控制每一所述芯片测试选通装置的工作状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110876090.0A CN113484735B (zh) | 2021-07-30 | 2021-07-30 | 芯片测试选通模块及芯片测试系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110876090.0A CN113484735B (zh) | 2021-07-30 | 2021-07-30 | 芯片测试选通模块及芯片测试系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113484735A true CN113484735A (zh) | 2021-10-08 |
CN113484735B CN113484735B (zh) | 2022-11-08 |
Family
ID=77944922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110876090.0A Active CN113484735B (zh) | 2021-07-30 | 2021-07-30 | 芯片测试选通模块及芯片测试系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113484735B (zh) |
Citations (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101937029A (zh) * | 2009-07-01 | 2011-01-05 | 英业达股份有限公司 | 信号切换卡的检测系统 |
CN102055535A (zh) * | 2009-11-10 | 2011-05-11 | 沈阳新邮通信设备有限公司 | 滤波装置及其工作方法 |
US20110271159A1 (en) * | 2010-04-30 | 2011-11-03 | Ahn Hyunsun | Target device providing debugging function and test system comprising the same |
CN203705599U (zh) * | 2014-01-07 | 2014-07-09 | 航天科工防御技术研究试验中心 | 一种半导体器件检测装置 |
US20140253099A1 (en) * | 2013-03-11 | 2014-09-11 | Samsung Electronics Co., Ltd. | Semiconductor device on device interface board and test system using the same |
CN105182105A (zh) * | 2015-07-27 | 2015-12-23 | 电子科技大学 | 一种微环芯片电控特性的自动测试装置 |
WO2016101408A1 (zh) * | 2014-12-24 | 2016-06-30 | 中兴通讯股份有限公司 | 服务器串口切换装置及方法、服务器 |
CN106452398A (zh) * | 2016-10-14 | 2017-02-22 | 上海旻艾信息科技有限公司 | Hub模块 |
CN206292360U (zh) * | 2016-12-21 | 2017-06-30 | 珠海市中芯集成电路有限公司 | 一种用于晶圆测试的通讯检测装置 |
CN107153158A (zh) * | 2016-03-04 | 2017-09-12 | 深圳市汇顶科技股份有限公司 | 一种芯片性能测试方法、装置及系统 |
CN206498410U (zh) * | 2017-03-02 | 2017-09-15 | 艾迪康科技(苏州)有限公司 | Pim多频段测试装置 |
CN206892223U (zh) * | 2017-06-12 | 2018-01-16 | 无锡安诺信通信技术有限公司 | 一种器件测试装置 |
CN107704406A (zh) * | 2017-10-31 | 2018-02-16 | 珠海全志科技股份有限公司 | 芯片测试异常监测装置、方法、计算机设备和存储介质 |
CN107783025A (zh) * | 2017-09-22 | 2018-03-09 | 深圳芯邦科技股份有限公司 | 一种基于芯片端口电流驱动能力的测试系统及方法 |
CN209692733U (zh) * | 2019-04-23 | 2019-11-26 | 徐晨阳 | 一种基于射频开关矩阵的射频器件自动调试装置 |
CN111044816A (zh) * | 2019-12-03 | 2020-04-21 | 中国船舶重工集团公司第七0九研究所 | 一种多通道系统通道技术状况测试方法及装置 |
CN111293998A (zh) * | 2020-05-11 | 2020-06-16 | 锐石创芯(深圳)科技有限公司 | 电容切换芯片及射频功率放大电路 |
CN111565057A (zh) * | 2020-06-23 | 2020-08-21 | 锐石创芯(深圳)科技有限公司 | 一种射频前端模块、天线装置及通信终端 |
CN211348539U (zh) * | 2019-12-11 | 2020-08-25 | 北京铁路信号有限公司 | 综合采集机的测试设备 |
CN111600616A (zh) * | 2020-07-10 | 2020-08-28 | 锐石创芯(深圳)科技有限公司 | 一种射频前端架构、天线装置及通信终端 |
CN111707893A (zh) * | 2020-06-19 | 2020-09-25 | 锐石创芯(深圳)科技有限公司 | 放大器测试装置 |
CN111751707A (zh) * | 2020-06-28 | 2020-10-09 | 芯佰微电子(北京)有限公司 | 一种测试电路及芯片 |
CN111917605A (zh) * | 2020-07-28 | 2020-11-10 | 苏州浪潮智能科技有限公司 | 一种pcie信号测试治具及其数据通路选通测试系统 |
CN111929617A (zh) * | 2020-10-10 | 2020-11-13 | 天津飞旋科技有限公司 | 电缆测试仪、电缆测试方法和电缆测试系统 |
CN112141706A (zh) * | 2020-09-30 | 2020-12-29 | 昆山晔芯电子科技有限公司 | 产品抓取装置及芯片测试设备 |
CN112834909A (zh) * | 2020-12-31 | 2021-05-25 | 锐石创芯(深圳)科技有限公司 | 芯片测试组件、芯片测试系统和芯片测试方法 |
CN213302429U (zh) * | 2020-08-04 | 2021-05-28 | 深圳市捷视飞通科技股份有限公司 | 线材测试装置 |
-
2021
- 2021-07-30 CN CN202110876090.0A patent/CN113484735B/zh active Active
Patent Citations (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101937029A (zh) * | 2009-07-01 | 2011-01-05 | 英业达股份有限公司 | 信号切换卡的检测系统 |
CN102055535A (zh) * | 2009-11-10 | 2011-05-11 | 沈阳新邮通信设备有限公司 | 滤波装置及其工作方法 |
US20110271159A1 (en) * | 2010-04-30 | 2011-11-03 | Ahn Hyunsun | Target device providing debugging function and test system comprising the same |
US20140253099A1 (en) * | 2013-03-11 | 2014-09-11 | Samsung Electronics Co., Ltd. | Semiconductor device on device interface board and test system using the same |
CN203705599U (zh) * | 2014-01-07 | 2014-07-09 | 航天科工防御技术研究试验中心 | 一种半导体器件检测装置 |
WO2016101408A1 (zh) * | 2014-12-24 | 2016-06-30 | 中兴通讯股份有限公司 | 服务器串口切换装置及方法、服务器 |
CN105182105A (zh) * | 2015-07-27 | 2015-12-23 | 电子科技大学 | 一种微环芯片电控特性的自动测试装置 |
CN107153158A (zh) * | 2016-03-04 | 2017-09-12 | 深圳市汇顶科技股份有限公司 | 一种芯片性能测试方法、装置及系统 |
CN106452398A (zh) * | 2016-10-14 | 2017-02-22 | 上海旻艾信息科技有限公司 | Hub模块 |
CN206292360U (zh) * | 2016-12-21 | 2017-06-30 | 珠海市中芯集成电路有限公司 | 一种用于晶圆测试的通讯检测装置 |
CN206498410U (zh) * | 2017-03-02 | 2017-09-15 | 艾迪康科技(苏州)有限公司 | Pim多频段测试装置 |
CN206892223U (zh) * | 2017-06-12 | 2018-01-16 | 无锡安诺信通信技术有限公司 | 一种器件测试装置 |
CN107783025A (zh) * | 2017-09-22 | 2018-03-09 | 深圳芯邦科技股份有限公司 | 一种基于芯片端口电流驱动能力的测试系统及方法 |
CN107704406A (zh) * | 2017-10-31 | 2018-02-16 | 珠海全志科技股份有限公司 | 芯片测试异常监测装置、方法、计算机设备和存储介质 |
CN209692733U (zh) * | 2019-04-23 | 2019-11-26 | 徐晨阳 | 一种基于射频开关矩阵的射频器件自动调试装置 |
CN111044816A (zh) * | 2019-12-03 | 2020-04-21 | 中国船舶重工集团公司第七0九研究所 | 一种多通道系统通道技术状况测试方法及装置 |
CN211348539U (zh) * | 2019-12-11 | 2020-08-25 | 北京铁路信号有限公司 | 综合采集机的测试设备 |
CN111293998A (zh) * | 2020-05-11 | 2020-06-16 | 锐石创芯(深圳)科技有限公司 | 电容切换芯片及射频功率放大电路 |
CN111707893A (zh) * | 2020-06-19 | 2020-09-25 | 锐石创芯(深圳)科技有限公司 | 放大器测试装置 |
CN111565057A (zh) * | 2020-06-23 | 2020-08-21 | 锐石创芯(深圳)科技有限公司 | 一种射频前端模块、天线装置及通信终端 |
CN111751707A (zh) * | 2020-06-28 | 2020-10-09 | 芯佰微电子(北京)有限公司 | 一种测试电路及芯片 |
CN111600616A (zh) * | 2020-07-10 | 2020-08-28 | 锐石创芯(深圳)科技有限公司 | 一种射频前端架构、天线装置及通信终端 |
CN111917605A (zh) * | 2020-07-28 | 2020-11-10 | 苏州浪潮智能科技有限公司 | 一种pcie信号测试治具及其数据通路选通测试系统 |
CN213302429U (zh) * | 2020-08-04 | 2021-05-28 | 深圳市捷视飞通科技股份有限公司 | 线材测试装置 |
CN112141706A (zh) * | 2020-09-30 | 2020-12-29 | 昆山晔芯电子科技有限公司 | 产品抓取装置及芯片测试设备 |
CN111929617A (zh) * | 2020-10-10 | 2020-11-13 | 天津飞旋科技有限公司 | 电缆测试仪、电缆测试方法和电缆测试系统 |
CN112834909A (zh) * | 2020-12-31 | 2021-05-25 | 锐石创芯(深圳)科技有限公司 | 芯片测试组件、芯片测试系统和芯片测试方法 |
Non-Patent Citations (2)
Title |
---|
ADORACION RUEDA等: "Design-for-Test of Mixed-Signal Integrated Circuits", 《2006 49TH IEEE INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS》 * |
崔海龙等: "射频芯片自动测试平台设计", 《数字技术与应用》 * |
Also Published As
Publication number | Publication date |
---|---|
CN113484735B (zh) | 2022-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11689241B2 (en) | Radio-frequency front-end circuit and communication device | |
US9288031B2 (en) | Switch arrangement | |
CN107294557B (zh) | 移动终端的射频前端电路和整机耦合测试方法 | |
CN113839681B (zh) | 射频PA Mid器件、射频系统和通信设备 | |
EP4254814A1 (en) | Radio frequency pa mid device, radio frequency transceiving system, and communication device | |
CN105703849A (zh) | 一种射频切换箱及终端射频一致性测试系统 | |
CN105577294B (zh) | 多功能手持式无源互调分析仪 | |
WO2022062586A1 (zh) | 射频drx器件、射频系统和通信设备 | |
CN113484735B (zh) | 芯片测试选通模块及芯片测试系统 | |
EP3549258B1 (en) | Rf module and method for testing an rf module | |
CN114325312A (zh) | 芯片测试装置、芯片测试系统及数据采集方法 | |
CN111800161B (zh) | 一种电子设备 | |
US20030017811A1 (en) | Composite radio apparatus and diversity switching method | |
KR101686432B1 (ko) | 이동통신 단말기에서 다중 대역 안테나 제어 방법 및 장치 | |
CN111464244A (zh) | 射频电路、检测方法及电子装置 | |
US11463182B2 (en) | Integrated circuit and method of performing a BIST procedure | |
GB2428917A (en) | Antenna diversity arrangement for an rf transceiver | |
CN214315263U (zh) | 射频模组、射频电路和电子设备 | |
CN219087140U (zh) | 一种可重构的测试系统 | |
CN218772103U (zh) | 传导杂散测试系统 | |
KR20000009014U (ko) | 통합된 구조의 이동 통신용 기지국 분석 진단 장치 | |
US20240014845A1 (en) | Radio-frequency circuit | |
WO2022127399A1 (zh) | 射频PA Mid器件、射频收发系统和通信设备 | |
Ban et al. | An integrated tunable wideband RF filter in SiP technology | |
CN111211803A (zh) | 一种小型化四通道射频收发机 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 518000 room 2001, building 3, Shenzhen new generation industrial park, 136 Zhongkang Road, Meidu community, Meilin street, Futian District, Shenzhen City, Guangdong Province Applicant after: Ruishi Chuangxin (Shenzhen) Technology Co.,Ltd. Address before: 518000 room 2001, building 3, Shenzhen new generation industrial park, 136 Zhongkang Road, Meidu community, Meilin street, Futian District, Shenzhen City, Guangdong Province Applicant before: AN ADVANCED RF POWER AMPLIFIER AND COMMUNICATION DEVICE |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |