CN113451288A - 开放腔桥功率递送架构和工艺 - Google Patents

开放腔桥功率递送架构和工艺 Download PDF

Info

Publication number
CN113451288A
CN113451288A CN202011528760.1A CN202011528760A CN113451288A CN 113451288 A CN113451288 A CN 113451288A CN 202011528760 A CN202011528760 A CN 202011528760A CN 113451288 A CN113451288 A CN 113451288A
Authority
CN
China
Prior art keywords
die
bridge
pads
substrate
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011528760.1A
Other languages
English (en)
Inventor
O·卡拉德
M·莫迪
S·阿格拉哈拉姆
N·德什潘德
D·劳拉内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/828,428 external-priority patent/US12027448B2/en
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN113451288A publication Critical patent/CN113451288A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本文公开的实施例包括具有开放腔桥的多管芯封装。在示例中，电子设备包括具有交替的金属化层和电介质层的封装衬底。封装衬底包括第一多个衬底焊盘和第二多个衬底焊盘以及开放腔。桥管芯在开放腔中，该桥管芯包括第一多个桥焊盘、第二多个桥焊盘、第一多个桥焊盘与第二多个桥焊盘之间的功率递送桥焊盘，以及导电迹线。第一管芯耦合到第一多个衬底焊盘和第一多个桥焊盘。第二管芯耦合到第二多个衬底焊盘和第二多个桥焊盘。功率递送导电线耦合到功率递送桥焊盘。

Description

开放腔桥功率递送架构和工艺
技术领域
本公开的实施例涉及半导体装置，并且更特别地涉及具有开放腔桥（open cavitybridge）的多管芯封装。
背景技术
对于针对高性能的增加的集成度（level of integration）和形状因子的小型化（miniaturization）的需要正在驱动半导体工业中的复杂封装方法。一种此类方法是要使用管芯分区来使能高性能和小形状因子的小型化。此类架构取决于精细的管芯到管芯互连来将分区的管芯耦合在一起。嵌入式多管芯互连桥（EMIB）已经被用于提供精细的管芯到管芯互连。然而，EMIB还具有其自身的集成挑战。
一个挑战是EMIB遭受高累积凸块（bump）厚度变化（BTV）。随着更多的EMIB被包括在封装中以及随着EMIB的大小增加，BTV正变成甚至更大的工程障碍。已经提出将EMIB放置到玻璃贴片（patch）上以减少BTV并改进翘曲（warpage）。然而，玻璃贴片是具有低热导率的厚衬底。相应地，热压接合（TCB）不适合用于中级互连（MLI）。相应地，MLI的间距（pitch）需要被增加，以便适应备选的接合技术，例如传统的芯片附接模块（批量回流（mass reflow））工艺（process）。增加MLI的间距要求使用安置在玻璃贴片上的一个或多个重分布（redistribution）层。重分布层抵消了（negate）由玻璃提供的BTV益处，并且不是期望的解决方案。
附图说明
图1和2是根据本公开的实施例的表示制造具有开放腔桥的电子封装的方法中的各种操作的截面图说明（cross-sectional illustration）。
图3是根据本公开的另一实施例的图2的电子封装的示例性布局的平面图说明（plan view illustration）。
图4和5分别是根据本公开的另一实施例的具有开放腔桥的另一电子封装的截面图说明和平面图说明。
图6是根据本公开的另一实施例的具有开放腔桥的另一电子封装的截面图说明。
图7A-7D是根据本公开的另一实施例的具有开放腔桥的各种电子封装的截面图说明。
图8A-8D是根据本公开的另一实施例的具有开放腔桥的各种电子封装的平面图说明。
图9是根据本公开的实施例构建的计算装置的示意图。
具体实施方式
本文描述的是根据各种实施例的具有开放腔桥的多管芯封装。在以下描述中，将使用本领域技术人员通常采用的术语来描述说明性实现的各种方面，以向本领域技术人员传达其工作的实质。然而，对于本领域技术人员将显而易见的是，可以利用所描述的方面中的仅一些来实践本公开。为了解释的目的，阐述了具体的数字、材料和配置，以便提供说明性实现的透彻理解。然而，对于本领域技术人员将显而易见的是，可以在没有具体细节的情况下实践本公开。在其它实例中，省略或简化了众所周知的特征，以便不使说明性实现模糊不清。
将以最有助于理解本公开的方式依次把各种操作描述为多个分立的操作，然而，描述的顺序不应该被解释成暗示这些操作必须是顺序依赖的。特别地，这些操作不需要以呈现的顺序来执行。
某些术语也可仅出于参考的目的而用于下面的描述中，并且因此不旨在是限制性的。例如，诸如“上”、“下”、“之上”以及“之下”之类的术语指的是进行参考的图中的方向。诸如“前面”、“后面”、“后方”以及“侧面”之类的术语描述在一致但任意的参照系内部件的部分的取向和/或位置，通过参考描述所讨论的部件的文本和关联的图使这清楚。此类术语可包括上面具体提到的词、其派生词以及意思相似的词。
如上面指出的，分区的管芯架构至少部分地受用于将分区的管芯耦合在一起的互连架构限制。例如，嵌入式多管芯互连桥（EMIB）架构的使用受凸块厚度变化（BTV）考量限制。通过使用玻璃贴片来改进EMIB架构中的BTV的尝试迄今为止尚未成功。特别地，玻璃贴片要求使用批量回流技术用于中级互连（MLI）。由于批量回流要求更大的凸块间距，因此必须将重分布层（RDL）添加到玻璃贴片以适应间距平移（translation）。RDL负面地影响厚度均匀性，从而抵消使用玻璃贴片的益处。
相应地，本文公开的实施例包括电子封装，该电子封装包括开放腔桥。开放腔桥可以包括无源互连，并且可能可以包括具有晶体管等等的有源区。
本文描述的一个或多个实施例涉及开放腔桥功率递送（power delivery）解决方案。本文描述的开放腔桥架构可以适合用于连接的多个管芯，同时提供更低成本、高带宽解决方案。在示例中，如与嵌入式桥架构相比，开放腔桥通常在桥顶上不具有表面布线（routing）。可以实现本文描述的实施例以解决此类问题。
为了提供上下文，先前的解决方案已经包括（a）使能具有管芯内部的布线的功率布线（由于硅内部的细迹线（trace），这可能引起高电阻），（b）导线（wire）接合解决方案，或者（c）穿硅通孔（TSV）解决方案，以将桥管芯连接到封装衬底布线。
根据本文描述的实施例，本文公开了若干功率递送架构，包括（1）通过填充有导电材料的模具（mold）/底部填充沟槽（underfill trench）的功率递送，（2）通过将桥连接到封装衬底布线的焊接/电连接的长导线或部件的功率递送，以及（3）具有电连接到衬底腔以用于功率递送的暴露侧面的桥。实现本文描述的实施例的优点可以包括（1）在不依赖于顶部管芯硅中布线的情况下将功率递送到顶部管芯（例如，递送到桥耦合的逻辑/存储器管芯），和/或（2）使能具有深连接性和功率递送的更大桥管芯。
在第一方面中，激光沟槽用于为开放腔桥架构提供功率递送位置。例如，激光形成的沟槽形成在桥上的逻辑管芯之间的位置中。激光沟槽可以形成在管芯之间的底部填充材料中或管芯之间的模具中。形成沟槽以暴露桥焊盘（pad）或凸块。然后，可以利用印刷导电粘合剂（adhesive）（例如，填充的铜或银）或焊料来填充沟槽。沟槽可以被“拉”到管芯占用面积（footprint）外部的位置（具有到衬底顶部的通孔），其中功率通过衬底而获得。作为示例，图1和2是根据本公开的实施例的表示制造具有开放腔桥的电子封装的方法中的各种操作的截面图说明。图3是根据本公开的另一实施例的图2的电子封装的示例性布局的平面图说明。
参考图1，中间电子设备100包括具有交替的金属化层108和电介质层109的封装衬底102。封装衬底102还包括第一多个衬底焊盘（左112）和第二多个衬底焊盘（右112），其可以通过导电通孔110耦合到金属化层108。开放腔106在第一多个衬底焊盘（左112）和第二多个衬底焊盘（右112）之间。开放腔106具有底部和侧面。桥管芯104在开放腔106中。桥管芯104包括第一多个桥焊盘（左122）、第二多个桥焊盘（右122）、第一多个桥焊盘（左122）与第二多个桥焊盘（右122）之间的功率递送桥焊盘123，以及导电迹线（未描绘）。焊料结构114耦合到衬底焊盘112，并且可以包括在其间的阻焊剂113。焊料结构124耦合到桥焊盘122。第一管芯130例如分别通过第一管芯焊盘132A和132B耦合到第一多个衬底焊盘（左112）上的焊料结构114和第一多个桥焊盘（左122）上的焊料结构124。第二管芯134例如分别通过第二管芯焊盘136A和136B耦合到第二多个衬底焊盘（右112）上的焊料结构114和第二多个桥焊盘（右122）上的焊料结构124。第二管芯134通过桥管芯104的导电迹线耦合到第一管芯130。
在实施例中，中间电子设备100进一步包括在第一管芯130和封装衬底102之间、在第一管芯130和桥管芯104之间、在第二管芯134和封装衬底102之间、在第二管芯134和桥管芯104之间、以及在开放腔106中的底部填充材料140。在实施例中，沟槽142形成在第一管芯130与第二管芯134之间的底部填充材料140中。在一个实施例中，使用激光烧蚀（ablation）或激光划线（scribe）工艺来形成沟槽142。
在实施例中，环氧树脂点116将桥管芯104耦合到封装衬底102的开放腔106的底部。在一个此类实施例中，环氧树脂点116耦合到封装衬底102的暴露的金属化层108，如被描绘的。在其它实施例中，环氧树脂点116耦合到封装衬底102的电介质层109。在另一实施例中，粘合剂层将桥管芯104耦合到开放腔106的底部，下面关联图7A-7C描述其示例性结构。在又一实施例中，焊料结构将桥管芯104耦合到开放腔106的底部，下面关联图7D描述其示例性结构。在一个此类实施例中，开放腔106的底部具有暴露的金属层（例如，金属化层108中的一个），桥管芯104具有第一侧面，所述第一侧面包括第一多个桥焊盘（左122）、第二多个桥焊盘（右122）、功率递送桥焊盘123和导电迹线。桥管芯104具有包括金属化层的第二侧面，并且焊料结构与桥管芯104的金属化层接触并且与开放腔106的底部的暴露金属层接触。
在实施例中，第一多个桥焊盘（左122）的相邻焊盘和第二多个桥焊盘（右122）的相邻焊盘具有第一间距，并且第一多个衬底焊盘（左112）的相邻焊盘和第二多个衬底焊盘（右112）的相邻焊盘具有大于第一间距的第二间距。在一个实施例中，第一间距小于约100µm，并且第二间距大于约100µm。
参考图2，电子设备200包括被形成耦合到功率递送桥焊盘123的功率递送导电线（conductive line）202。在一个实施例中，功率递送导电线202在底部填充材料140中的沟槽142中，如被描绘的。在一个此类实施例中，功率递送导电线202进一步包括形成在底部填充材料140上的盖（cap）部分204，如被描绘的。在一个实施例中，功率递送导电线202（并且可能包括部分204）是或者包括导电粘合剂或焊料。在实施例中，电子设备200包括耦合到与第一管芯和第二管芯相对的封装衬底的侧面的板，关联图7A-7D描述了其示例性结构。
参考图3，在示例性电子设备300中，封装衬底102进一步包括在第一管芯130和第二管芯134的占用面积外部的衬底焊盘399。功率递送导电线202耦合到在第一管芯130和第二管芯134的占用面积外部的衬底焊盘399。在示出的特定布置中，电子设备300可以包括诸如无源部件335之类的其它特征。
在第二方面中，用于开放腔桥架构的功率递送结构包括放置在桥管芯上以及封装衬底上的管芯之间的附加焊料凸块。长的刚性导体，例如长的金属片或导线，可以放置在凸块顶上并且回流。此类长的刚性导体可以改为使用导电粘合剂来附接。长的刚性导体在宽度上可以小于管芯到管芯间隔（例如，小于约100微米）。多个此类长的刚性导体可以被附接以携带功率和接地。然后，IC管芯（例如CPU和GPU）可以被附接在衬底顶上并且被嵌入底部填充材料中。作为示例，图4和5分别是根据本公开的另一实施例的具有开放腔桥的另一电子封装的截面图说明和平面图说明。
参考图4，电子设备400包括具有交替的金属化层408和电介质层409的封装衬底402。封装衬底402还包括第一多个衬底焊盘（左412）和第二多个衬底焊盘（右412），其可以通过导电通孔410耦合到金属化层408。开放腔406在第一多个衬底焊盘（左412）和第二多个衬底焊盘（右412）之间。开放腔406具有底部和侧面。桥管芯404在开放腔406中。桥管芯404包括第一多个桥焊盘（左422）、第二多个桥焊盘（右422）、在第一多个桥焊盘（左422）与第二多个桥焊盘（右422）之间的一个或多个功率递送桥焊盘423，以及导电迹线（未描绘）。焊料结构414耦合到衬底焊盘412，并且可以包括在其间的阻焊剂413。焊料结构424耦合到桥焊盘422。第一管芯430例如分别通过第一管芯焊盘432A和432B耦合到第一多个衬底焊盘（左412）上的焊料结构414和第一多个桥焊盘（左422）上的焊料结构424。第二管芯434例如分别通过第二管芯焊盘436A和436B耦合到第二多个衬底焊盘（右412）上的焊料结构414和第二多个桥焊盘（右422）上的焊料结构424。第二管芯434通过桥管芯404的导电迹线耦合到第一管芯430。
在实施例中，电子设备400进一步包括在第一管芯430和封装衬底402之间、在第一管芯430和桥管芯404之间、在第二管芯434和封装衬底402之间、在第二管芯434和桥管芯404之间、以及在开放腔406中的底部填充材料440。在实施例中，底部填充材料440不横向地（laterally）在第一管芯430和第二管芯434之间。
在实施例中，环氧树脂点416将桥管芯404耦合到封装衬底402的开放腔406的底部。在一个此类实施例中，环氧树脂点416耦合到封装衬底402的暴露的金属化层408，如被描绘的。在其它实施例中，环氧树脂点416耦合到封装衬底402的电介质层409。在另一实施例中，粘合剂层将桥管芯404耦合到开放腔406的底部，下面关联图7A-7C描述其示例性结构。在又一实施例中，焊料结构将桥管芯404耦合到开放腔406的底部，下面关联图7D描述其示例性结构。在一个此类实施例中，开放腔406的底部具有暴露的金属层（例如，金属化层408中的一个），桥管芯404具有第一侧面，所述第一侧面包括第一多个桥焊盘（左422）、第二多个桥焊盘（右422）、功率递送桥焊盘423和导电迹线。桥管芯404具有包括金属化层的第二侧面，并且焊料结构与桥管芯404的金属化层接触并且与开放腔406的底部的暴露金属层接触。
在实施例中，第一多个桥焊盘（左422）的相邻焊盘和第二多个桥焊盘（右422）的相邻焊盘具有第一间距，并且第一多个衬底焊盘（左412）的相邻焊盘和第二多个衬底焊盘（右412）的相邻焊盘具有大于第一间距的第二间距。在一个实施例中，第一间距小于约100µm，并且第二间距大于约100µm。在实施例中，电子设备400包括耦合到与第一管芯和第二管芯相对的封装衬底的侧面的板，关联图7A-7D描述其示例性结构。
参考图4和5，在实施例中，多个桥焊料结构425耦合到多个功率递送桥焊盘423中对应的功率递送桥焊盘。功率递送导电线499耦合到多个焊料结构425。封装衬底402进一步包括在第一管芯430和第二管芯434之间的多个衬底焊盘。多个衬底焊料结构502耦合到多个衬底焊盘中对应的衬底焊盘。功率递送导电线499耦合到多个衬底焊料结构502。在一个实施例中，电子设备400中包括多于一个功率递送导电线499。
在第三方面中，提供用于桥管芯的功率递送作为硅侧功率递送。在管芯制备（prep）中切割桥管芯，其中功率布线暴露在硅侧壁上。在衬底制造中，创建衬底腔，其中暴露的铜功率迹线/平面暴露在侧壁上。可以使用铣刨（router）/铣削（milling）方法来切穿侧壁上的铜。通过化学或机械处理（process）对污迹进行的后处理清洁可以在管芯腔组合件中执行。然后，可以将导电浆料（paste）或喷射的焊料分发在腔中，以电“桥接”衬底和管芯功率平面。作为示例，图6是根据本公开的另一实施例的具有开放腔桥的另一电子封装的截面图说明。
参考图6，电子设备600包括具有交替的金属化层608和电介质层609的封装衬底602。封装衬底602包括第一多个衬底焊盘和第二多个衬底焊盘，其可以通过导电通孔耦合到金属化层608。开放腔606在第一多个衬底焊盘和第二多个衬底焊盘之间。开放腔606具有底部和侧面。桥管芯604在开放腔606中。桥管芯604包括第一多个桥焊盘、第二多个桥焊盘，并且可以进一步包括导电迹线（未描绘）。间隙横向地在桥管芯604与开放腔606的侧面之间。所述间隙围绕桥管芯604。封装衬底602的金属化层608中的一个或多个金属化层在开放腔606的侧面中的一个侧面处暴露。桥管芯604包括在桥管芯604的侧面处暴露的内部迹线650。导电粘合剂656在间隙中。导电粘合剂656将金属化层608中的一个金属化层与在桥管芯604的侧面处暴露的内部迹线650电耦合。在一个实施例中，在开放腔606的侧面中的一个侧面处暴露的金属化层608中的一个或多个金属化层是功率平面。
在实施例中，电子设备600可以进一步包括耦合到第一多个衬底焊盘和第一多个桥焊盘的第一管芯，以及耦合到第二多个衬底焊盘和第二多个桥焊盘的第二管芯，下面更详细地描述其示例性布置。第二管芯可通过桥管芯604的导电迹线耦合到第一管芯。在一个实施例中，此类第一管芯通过第一多个焊料结构（例如，左衬底焊料结构614和左桥焊料结构624）耦合到第一多个衬底焊盘和第一多个桥焊盘，并且第二管芯通过第二多个焊料结构（例如，右衬底焊料结构614和右桥焊料结构624）耦合到第二多个衬底焊盘和第二多个桥焊盘。在实施例中，电子设备600可以进一步包括耦合到与第一管芯和第二管芯相对的封装衬底602的侧面的板，下面更详细地描述其示例性布置。
在实施例中，粘合剂层616将桥管芯604耦合到开放腔606的底部。在实施例中，粘合剂层616是基于环氧树脂的并且可以包括诸如二氧化硅之类的填充物。在实施例中，粘合剂层616直接在金属化层608上，或者可以在封装衬底602的电介质层609上。在实施例中，在逐情况（case by case）（逐腔（cavity by cavity））的基础上选择粘合剂层616以具有适合于提供沿公共平面的桥焊料结构624和衬底焊料结构614的共面性的厚度。粘合剂层616可以被称为预填充的底部填充（UF）层。
在另一方面中，过去的解决方案已经涉及照原样将桥管芯放置在开放腔中，并在工艺优化中吸收任何Z高度差。然而，此类方法可以限制顶部（互连的）管芯和桥管芯上的凸块间距。其它过去的解决方案已经涉及相对于凸块区域的共面放置。然而，此类方法可能要求可变厚度胶，这对于处理是有挑战性的。
实现如本文所描述的开放腔架构的优点可以包括维持对以更宽间距的封装衬底部分的处理的机会。缩放至更精细的特征可以被限定到硅桥管芯。此外，管芯厚度可以不受芯片间隙约束。要意识到，如本文所描述的开放腔桥架构可以与EMIB有区别，这是因为开放腔桥不必须覆盖在像封装衬底的层间电介质（ILD）层中或密封在像封装衬底的层间电介质（ILD）层内。
根据本公开的实施例，本文公开了开放腔桥架构的若干共面布置。在实施例中，使用预填充的底部填充/胶来调整腔深度，这可以使能容易地将桥附接在正确的Z高度处。在另一实施例中，焊料被有效地用作胶，其中可以通过放置微球（microball）或电镀（plating）利用非常精确的体积控制来施加焊料。焊料可以仅润湿暴露的金属表面，并且照这样可以更不易于溢出。
图7A-7D是根据本公开的另一实施例的具有开放腔桥的各种电子封装的截面图说明。
在一个方面中，预填充开放腔以实现期望的Z高度。测量进入的腔深度和BTV，并且填充腔。所得到的预填充腔包括具有控制的UF量和/或正确厚度的UF/粘合剂/膜。在一个实施例中，UF点以用于改进的控制的预期填充物大小（例如，使用具有预定义颗粒大小的焊料浆料、铜球、聚合物球体（sphere）、焊料球体）落入开放腔中。该方法可以最小化复杂度，帮助UF溢出问题，和/或帮助在热压接合（TCB）期间将热从基座传导到桥。
参考图7A，电子设备700包括具有交替的金属化层和电介质层的封装衬底702。有源桥管芯704在封装衬底702中的开放腔706中。开放腔706具有底部和侧面。粘合剂层708将桥管芯704耦合到开放腔706的底部，例如上面关联图2所描述的。在实施例中，间隙横向地在桥管芯704与开放腔706的侧面之间。所述间隙围绕桥管芯704。电子设备700进一步包括第一管芯710，其通过衬底互连（左714）耦合到封装衬底702，并且通过桥互连（左716）耦合到桥管芯704。第二管芯712通过衬底互连（右714）耦合到封装衬底702，并且通过桥互连（右716）耦合到桥管芯704。底部填充材料720在第一和第二管芯710和712与封装衬底702之间，并且可以进一步包括在围绕桥管芯704的间隙中，如被描绘的。桥管芯704进一步包括功率递送桥焊盘730。可能包括盖部分734的功率递送导电线732电耦合到递送桥焊盘730，例如关联图2和3所描述的。在实施例中，电子设备700可以进一步包括诸如印刷电路板之类的板724，其例如通过焊料球或凸块722耦合到与第一管芯710和第二管芯712相对的封装衬底702的侧面。
参考图7B，电子设备750包括具有交替的金属化层和电介质层的封装衬底702。有源桥管芯704在封装衬底702中的开放腔706中。开放腔706具有底部和侧面。粘合剂层708将桥管芯704耦合到开放腔706的底部，例如上面关联图2所描述的。在实施例中，间隙横向地在桥管芯704与开放腔706的侧面之间。所述间隙围绕桥管芯704。电子设备750进一步包括第一管芯710，其通过衬底互连（左714）耦合到封装衬底702，并且通过桥互连（左716）耦合到桥管芯704。第二管芯712通过衬底互连（右714）耦合到封装衬底702，并且通过桥互连（右716）耦合到桥管芯704。桥互连716包括在基于环氧树脂的互连封装结构717中。底部填充材料720在第一和第二管芯710和712与封装衬底702之间，并且可以进一步包括在围绕桥管芯704的间隙中，如被描绘的。桥管芯704进一步包括功率递送桥焊盘730。可能包括盖部分734的功率递送导电线732电耦合到递送桥焊盘730，例如关联图2和3所描述的。在实施例中，电子设备750可以进一步包括诸如印刷电路板之类的板724，其例如通过焊料球或凸块722耦合到与第一管芯710和第二管芯712相对的封装衬底702的侧面。
在另一示例中，过量的粘合剂层填充封装衬底的腔和桥管芯之间的间隙。参考图7C，电子设备760包括具有交替的金属化层和电介质层的封装衬底702。有源桥管芯704在封装衬底702中的开放腔706中。开放腔706具有底部和侧面。粘合剂层758将桥管芯704耦合到开放腔706的底部，并且可以进一步沿桥管芯704的侧壁及开放腔706的侧面，如被描绘的。电子设备760进一步包括第一管芯710，其通过衬底互连（左714）耦合到封装衬底702，并通过桥互连（左716）耦合到桥管芯704。第二管芯712通过衬底互连（右714）耦合到封装衬底702，并且通过桥互连（右716）耦合到桥管芯704。桥互连716可以包括在基于环氧树脂的互连封装结构717中，如被描绘的。底部填充材料720在第一和第二管芯710和712与封装衬底702之间，并且可以进一步包括在围绕桥管芯704的间隙中，如被描绘的。桥管芯704进一步包括功率递送桥焊盘730。可能包括盖部分734的功率递送导电线732电耦合到递送桥焊盘730，例如关联图2和3所描述的。在实施例中，电子设备760可以进一步包括诸如印刷电路板之类的板724，其例如通过焊料球或凸块722耦合到与第一管芯710和第二管芯712相对的封装衬底702的侧面。
在实施例中，粘合剂层708或758是基于环氧树脂的，并且可以包括诸如二氧化硅之类的填充物。在实施例中，粘合剂层708或758直接在金属化层上，或者可以在封装衬底702的电介质层上。在实施例中，在逐情况（逐腔）的基础上选择粘合剂层708或758以具有适合于提供沿平面的桥焊料结构和衬底焊料结构的共面性的厚度。粘合剂层708或758可以被称为预填充的底部填充（UF）层。
在另一方面中，焊料用作粘合剂。焊料可以在体积方面更好地控制。对于此类情况，桥管芯背侧可以被金属化，从而使能焊料优先润湿管芯背侧而不是从腔挤出。
参考图7D，电子设备770包括具有交替的金属化层和电介质层的封装衬底702。有源桥管芯704在封装衬底702中的开放腔706中。开放腔706具有底部和侧面。多个焊料结构778将桥管芯704耦合到开放腔706的底部，例如上面关联图3所描述的。电子设备770进一步包括第一管芯710，其通过衬底互连（左714）耦合到封装衬底702，并且通过桥互连（左716）耦合到桥管芯704。第二管芯712通过衬底互连（右714）耦合到封装衬底702，并且通过桥互连（右716）耦合到桥管芯704。桥互连716可以包括在基于环氧树脂的互连封装结构717中，如被描绘的。底部填充材料720在第一和第二管芯710和712与封装衬底702之间，并且可以进一步包括在围绕桥管芯704的间隙中，如被描绘的。桥管芯704进一步包括功率递送桥焊盘730。可能包括盖部分734的功率递送导电线732电耦合到递送桥焊盘730，例如关联图2和3所描述的。在实施例中，电子设备770可以进一步包括诸如印刷电路板之类的板724，其例如通过焊料球或凸块722耦合到与第一管芯710和第二管芯712相对的封装衬底702的侧面。
要意识到，对于相对于互连管芯的桥管芯布置存在各种各样的可能性。作为示例，图8A-8D是根据本公开的另一实施例的具有开放腔桥的各种电子封装的平面图说明。
参考图8A，电子封装800包括在其中具有开放腔806的封装衬底802。桥管芯804在开放腔806中。第一管芯808和第二管芯810通过桥管芯804耦合在一起。第一管芯808和第二管芯810具有相对于桥管芯804的线性布置。
参考图8B，电子封装820包括在其中具有开放腔826的封装衬底822。桥管芯824在开放腔826中。第一管芯828、第二管芯830和第三管芯832通过桥管芯824耦合在一起。
参考图8C，电子封装840包括在其中具有开放腔846的封装衬底842。桥管芯844在开放腔846中。第一管芯848和第二管芯850通过桥管芯844耦合在一起。第一管芯848和第二管芯850具有相对于桥管芯844的对角布置。
参考图8D，电子封装860包括在其中具有开放腔866的封装衬底862。桥管芯864在开放腔866中。第一管芯868、第二管芯870、第三管芯872和第四管芯874通过桥管芯864耦合在一起。
在实施例中，如本文所描述的桥管芯可以包括任何适合的衬底材料。在实施例中，如本文所描述的桥管芯是硅（Si）桥管芯。在实施例中，如本文所描述的桥管芯包括玻璃、陶瓷、半导体材料（例如，高或低电阻率硅、III-V族半导体等等）或有机衬底（高密度互连（HDI）衬底、嵌入式迹线衬底（ETS）、高密度封装（HDP）衬底、模制衬底等等）。在一些实施例中，桥管芯是无源装置。也就是说，桥管芯可以仅包括无源部件（例如，迹线、通孔等）。在其它实施例中，桥管芯可以是有源中介层（interposer）。也就是说，桥管芯可以包括有源装置（例如，晶体管等）。
在实施例中，桥管芯具有有源表面。虽然被称为“有源”表面，但是要意识到，有源表面可以包括完全无源的特征。在实施例中，桥管芯可以包括穿部件通孔（TCV）。TCV可以将有源表面电耦合到桥管芯的背侧上的焊盘。在实施例中，桥管芯具有第一级互连（FLI），例如铜凸块、焊料或任何其它适合的FLI互连架构。
在实施例中，由桥管芯耦合的多个管芯可以是任何类型的管芯。例如，管芯可以是处理器管芯、存储器管芯、图形管芯等等。在实施例中，管芯可以被嵌入模具层中。底部填充层也可以部分地嵌入管芯并围绕管芯下方的互连，上面描述了其示例性结构。
图9示出了根据本公开的一个实现的计算装置900。计算装置900容纳板902。板902可以包括多个部件，包括但不限于处理器904和至少一个通信芯片906。处理器904物理地（physically）并且电地（electrically）耦合到板902。在一些实现中，至少一个通信芯片906还物理地并且电地耦合到板902。在进一步实现中，通信芯片906是处理器904的一部分。
这些其它部件包括但不限于易失性存储器（例如DRAM）、非易失性存储器（例如ROM）、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片集、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统（GPS）装置、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储装置（诸如硬盘驱动器、致密盘（CD）、数字通用盘（DVD）等等）。
通信芯片906使能无线通信以用于向计算装置900传输数据和从计算装置900传输数据。术语“无线”及其派生词可被用于描述可通过已调制电磁辐射的使用通过非固态介质来传递数据的电路、装置、系统、方法、技术、通信信道等。该术语没有暗示所关联的装置不包含任何导线，尽管在一些实施例中它们可能不包含任何导线。通信芯片906可实现多个无线标准或协议中的任意无线标准或协议，该多个无线标准或协议包括但不限于Wi-Fi（IEEE802.11系列）、WiMAX（IEEE 802.16系列）、IEEE 802.20、长期演进（LTE）、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物以及被指定为3G、4G、5G和之后的任何其它无线协议。计算装置900可包括多个通信芯片906。例如，第一通信芯片906可专用于诸如Wi-Fi和蓝牙之类的较短程无线通信，并且第二通信芯片906可专用于较远程无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等等。
计算装置900的处理器904包括封装在处理器904内的集成电路管芯。在一些实现中，根据本文描述的实施例，处理器904的集成电路管芯可以是包括开放腔桥的电子封装的一部分。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可在寄存器和/或存储器中存储的其它电子数据的任何装置或装置的一部分。
通信芯片906还包括封装在通信芯片906内的集成电路管芯。根据另一实现，根据本文描述的实施例，通信芯片906的集成电路管芯可以是包括开放腔桥的电子封装的一部分。
因此，本文描述了具有开放腔桥的多管芯封装。
示出的实现的以上描述（包括在摘要中所描述的事物）不旨在是穷举的或者将本公开限制成所公开的精确形式。虽然本文为了说明性目的描述了本公开的具体实现和示例，但是如本领域技术人员将认识到的，在本公开的范围内各种等同修改是可能的。依据以上详细描述，可以对本公开进行这些修改。在以下权利要求书中使用的术语不应该被解释成将本公开限制成在说明书和权利要求书中公开的具体实现。而是，本公开的范围要完全由以下权利要求书来确定，所述权利要求书要根据权利要求解释的建立的原则来解释。
示例实施例1：一种电子设备，所述电子设备包括具有交替的金属化层和电介质层的封装衬底。所述封装衬底包括第一多个衬底焊盘和第二多个衬底焊盘以及在所述第一多个衬底焊盘和所述第二多个衬底焊盘之间的开放腔，所述开放腔具有底部和侧面。桥管芯在所述开放腔中，所述桥管芯包括第一多个桥焊盘、第二多个桥焊盘、在所述第一多个桥焊盘与所述第二多个桥焊盘之间的功率递送桥焊盘、以及导电迹线。第一管芯耦合到所述第一多个衬底焊盘和所述第一多个桥焊盘。第二管芯耦合到所述第二多个衬底焊盘和所述第二多个桥焊盘，所述第二管芯通过所述桥管芯的所述导电迹线耦合到所述第一管芯。功率递送导电线耦合到所述功率递送桥焊盘。
示例实施例2：根据示例实施例1所述的电子设备，进一步包括：在所述第一管芯与所述封装衬底之间、在所述第一管芯与所述桥管芯之间、在所述第二管芯与所述封装衬底之间、在所述第二管芯与所述桥管芯之间、以及在所述开放腔中的底部填充材料。
示例实施例3：根据示例实施例2所述的电子设备，进一步包括：在所述第一管芯与所述第二管芯之间的所述底部填充材料中的沟槽，其中所述功率递送导电线在所述沟槽中。
示例实施例4：根据示例实施例1、2或3所述的电子设备，其中所述封装衬底进一步包括在所述第一管芯和所述第二管芯的占用面积外部的衬底焊盘，其中所述功率递送导电线耦合到在所述第一管芯和所述第二管芯的所述占用面积外部的所述衬底焊盘。
示例实施例5：根据示例实施例1、2、3或4所述的电子设备，进一步包括：将所述桥管芯耦合到所述开放腔的所述底部的焊料结构。
示例实施例6：根据示例实施例5所述的电子设备，其中所述腔的所述底部具有暴露的金属层，其中所述桥管芯具有包括所述第一多个桥焊盘、所述第二多个桥焊盘、所述功率递送桥焊盘和所述导电迹线的第一侧面，并且所述桥管芯具有包括金属化层的第二侧面，并且其中所述焊料结构与所述桥管芯的所述金属化层接触并且与所述开放腔的所述底部的所述暴露的金属层接触。
示例实施例7：根据示例实施例1、2、3或4所述的电子设备，进一步包括：将所述桥管芯耦合到所述开放腔的所述底部的粘合剂层。
示例实施例8：根据示例实施例1、2、3、4、5、6或7所述的电子设备，其中所述第一管芯通过第一多个焊料结构耦合到所述第一多个衬底焊盘和所述第一多个桥焊盘，并且所述第二管芯通过第二多个焊料结构耦合到所述第二多个衬底焊盘和所述第二多个桥焊盘。
示例实施例9：根据示例实施例1、2、3、4、5、6、7或8所述的电子设备，进一步包括耦合到与所述第一管芯和所述第二管芯相对的所述封装衬底的侧面的板。
示例实施例10：根据示例实施例1、2、3、4、5、6、7、8或9所述的电子设备，其中所述第一多个桥焊盘的相邻焊盘和所述第二多个桥焊盘的相邻焊盘具有第一间距，并且其中所述第一多个衬底焊盘的相邻焊盘和所述第二多个衬底焊盘的相邻焊盘具有大于所述第一间距的第二间距。
示例实施例11：根据示例实施例10所述的电子设备，其中所述第一间距小于约100µm，并且所述第二间距大于约100µm。
示例实施例12：一种电子设备，所述电子设备包括具有交替的金属化层和电介质层的封装衬底。所述封装衬底包括第一多个衬底焊盘和第二多个衬底焊盘以及在所述第一多个衬底焊盘和所述第二多个衬底焊盘之间的开放腔，所述开放腔具有底部和侧面。桥管芯在所述开放腔中，所述桥管芯包括第一多个桥焊盘、第二多个桥焊盘、在所述第一多个桥焊盘与所述第二多个桥焊盘之间的多个功率递送桥焊盘以及导电迹线。多个桥焊料结构耦合到所述多个功率递送桥焊盘中对应的功率递送桥焊盘。第一管芯耦合到所述第一多个衬底焊盘和所述第一多个桥焊盘。第二管芯耦合到所述第二多个衬底焊盘和所述第二多个桥焊盘，所述第二管芯通过所述桥管芯的所述导电迹线耦合到所述第一管芯。功率递送导电线耦合到所述多个焊料结构。
示例实施例13：根据示例实施例12所述的电子设备，其中所述封装衬底进一步包括在所述第一管芯与所述第二管芯之间的多个衬底焊盘，以及耦合到所述多个衬底焊盘中对应的衬底焊盘的多个衬底焊料结构，其中所述功率递送导电线耦合到所述多个衬底焊料结构。
示例实施例14：根据示例实施例12或13所述的电子设备，进一步包括：在所述第一管芯与所述封装衬底之间、在所述第一管芯与所述桥管芯之间、在所述第二管芯与所述封装衬底之间、在所述第二管芯与所述桥管芯之间、以及在所述开放腔中的底部填充材料。
示例实施例15：根据示例实施例12、13或14所述的电子设备，进一步包括将所述桥管芯耦合到所述开放腔的所述底部的焊料结构。
示例实施例16：根据示例实施例15所述的电子设备，其中所述腔的所述底部具有暴露的金属层，其中所述桥管芯具有包括所述第一多个桥焊盘、所述第二多个桥焊盘、所述功率递送桥焊盘和所述导电迹线的第一侧面，并且所述桥管芯具有包括金属化层的第二侧面，并且其中所述焊料结构与所述桥管芯的所述金属化层接触并且与所述开放腔的所述底部的所述暴露的金属层接触。
示例实施例17：根据示例实施例12、13或14所述的电子设备，进一步包括将所述桥管芯耦合到所述开放腔的所述底部的粘合剂层。
示例实施例18：根据示例实施例12、13、14、15、16或17所述的电子设备，其中所述第一管芯通过第一多个焊料结构耦合到所述第一多个衬底焊盘和所述第一多个桥焊盘，并且所述第二管芯通过第二多个焊料结构耦合到所述第二多个衬底焊盘和所述第二多个桥焊盘。
示例实施例19：根据示例实施例12、13、14、15、16、17或18所述的电子设备，进一步包括耦合到与所述第一管芯和所述第二管芯相对的所述封装衬底的侧面的板。
示例实施例20：根据示例实施例12、13、14、15、16、17、18或19所述的电子设备，其中所述第一多个桥焊盘的相邻焊盘和所述第二多个桥焊盘的相邻焊盘具有第一间距，并且其中所述第一多个衬底焊盘的相邻焊盘和所述第二多个衬底焊盘的相邻焊盘具有大于所述第一间距的第二间距。
示例实施例21：根据示例实施例20所述的电子设备，其中所述第一间距小于约100µm，并且所述第二间距大于约100µm。
示例实施例22：一种电子设备，所述电子设备包括具有交替的金属化层和电介质层的封装衬底。所述封装衬底包括第一多个衬底焊盘和第二多个衬底焊盘以及在所述第一多个衬底焊盘和所述第二多个衬底焊盘之间的开放腔，所述开放腔具有底部和侧面，其中所述封装衬底的所述金属化层中的一个金属化层在所述开放腔的所述侧面中的一个侧面处暴露。桥管芯在所述开放腔中，所述桥管芯包括第一多个桥焊盘、第二多个桥焊盘和导电迹线，并且所述桥管芯包括在所述桥管芯的侧面处暴露的内部迹线。粘合剂层将所述桥管芯耦合到所述开放腔的所述底部。间隙横向地在所述桥管芯与所述开放腔的所述侧面之间，所述间隙围绕所述桥管芯。导电粘合剂在所述间隙中，所述导电粘合剂将所述金属化层中的所述一个金属化层与在所述桥管芯的所述侧面处暴露的所述内部迹线电耦合。
示例实施例23：根据示例实施例22所述的电子设备，其中所述金属化层中的所述一个金属化层是功率平面。
示例实施例24：根据示例实施例22或23所述的电子设备，进一步包括耦合到所述第一多个衬底焊盘和所述第一多个桥焊盘的第一管芯以及耦合到所述第二多个衬底焊盘和所述第二多个桥焊盘的第二管芯，所述第二管芯通过所述桥管芯的所述导电迹线耦合到所述第一管芯。
示例实施例25：根据示例实施例24所述的电子设备，其中所述第一管芯通过第一多个焊料结构耦合到所述第一多个衬底焊盘和所述第一多个桥焊盘，并且所述第二管芯通过第二多个焊料结构耦合到所述第二多个衬底焊盘和所述第二多个桥焊盘。
示例实施例26：根据示例实施例22、23、24或25所述的电子设备，进一步包括耦合到与所述第一管芯和所述第二管芯相对的所述封装衬底的侧面的板。
示例实施例27：根据示例实施例22、23、24、25或26所述的电子设备，其中所述第一多个桥焊盘的相邻焊盘和所述第二多个桥焊盘的相邻焊盘具有第一间距，并且其中所述第一多个衬底焊盘的相邻焊盘和所述第二多个衬底焊盘的相邻焊盘具有大于所述第一间距的第二间距。
示例实施例28：根据示例实施例27所述的电子设备，其中所述第一间距小于约100µm，并且所述第二间距大于约100µm。

Claims (25)

1.一种电子设备，包括：
具有交替的金属化层和电介质层的封装衬底，所述封装衬底包括：
第一多个衬底焊盘和第二多个衬底焊盘；以及
在所述第一多个衬底焊盘和所述第二多个衬底焊盘之间的开放腔，所述开放腔具有底部和侧面；
在所述开放腔中的桥管芯，所述桥管芯包括第一多个桥焊盘、第二多个桥焊盘、在所述第一多个桥焊盘与所述第二多个桥焊盘之间的功率递送桥焊盘、以及导电迹线；
耦合到所述第一多个衬底焊盘和所述第一多个桥焊盘的第一管芯；
耦合到所述第二多个衬底焊盘和所述第二多个桥焊盘的第二管芯，所述第二管芯通过所述桥管芯的所述导电迹线耦合到所述第一管芯；以及
耦合到所述功率递送桥焊盘的功率递送导电线。
2.根据权利要求1所述的电子设备，进一步包括：
在所述第一管芯与所述封装衬底之间、在所述第一管芯与所述桥管芯之间、在所述第二管芯与所述封装衬底之间、在所述第二管芯与所述桥管芯之间、以及在所述开放腔中的底部填充材料。
3.根据权利要求2所述的电子设备，进一步包括：
在所述第一管芯与所述第二管芯之间的所述底部填充材料中的沟槽，其中所述功率递送导电线在所述沟槽中。
4.根据权利要求1、2或3所述的电子设备，其中所述封装衬底进一步包括在所述第一管芯和所述第二管芯的占用面积外部的衬底焊盘，其中所述功率递送导电线耦合到在所述第一管芯和所述第二管芯的所述占用面积外部的所述衬底焊盘。
5.根据权利要求1、2或3所述的电子设备，进一步包括：
将所述桥管芯耦合到所述开放腔的所述底部的焊料结构。
6.根据权利要求5所述的电子设备，其中所述腔的所述底部具有暴露的金属层，其中所述桥管芯具有包括所述第一多个桥焊盘、所述第二多个桥焊盘、所述功率递送桥焊盘和所述导电迹线的第一侧面，并且所述桥管芯具有包括金属化层的第二侧面，并且其中所述焊料结构与所述桥管芯的所述金属化层接触并且与所述开放腔的所述底部的所述暴露的金属层接触。
7.根据权利要求1、2或3所述的电子设备，进一步包括：
将所述桥管芯耦合到所述开放腔的所述底部的粘合剂层。
8.根据权利要求1、2或3所述的电子设备，其中所述第一管芯通过第一多个焊料结构耦合到所述第一多个衬底焊盘和所述第一多个桥焊盘，并且所述第二管芯通过第二多个焊料结构耦合到所述第二多个衬底焊盘和所述第二多个桥焊盘。
9.根据权利要求1、2或3所述的电子设备，进一步包括：
耦合到与所述第一管芯和所述第二管芯相对的所述封装衬底的侧面的板。
10.根据权利要求1、2或3所述的电子设备，其中所述第一多个桥焊盘的相邻焊盘和所述第二多个桥焊盘的相邻焊盘具有第一间距，并且其中所述第一多个衬底焊盘的相邻焊盘和所述第二多个衬底焊盘的相邻焊盘具有大于所述第一间距的第二间距。
11.根据权利要求10所述的电子设备，其中所述第一间距小于约100µm，并且所述第二间距大于约100µm。
12.一种电子设备，包括：
具有交替的金属化层和电介质层的封装衬底，所述封装衬底包括：
第一多个衬底焊盘和第二多个衬底焊盘；以及
在所述第一多个衬底焊盘和所述第二多个衬底焊盘之间的开放腔，所述开放腔具有底部和侧面；
在所述开放腔中的桥管芯，所述桥管芯包括第一多个桥焊盘、第二多个桥焊盘、在所述第一多个桥焊盘与所述第二多个桥焊盘之间的多个功率递送桥焊盘以及导电迹线；
耦合到所述多个功率递送桥焊盘中对应的功率递送桥焊盘的多个桥焊料结构；
耦合到所述第一多个衬底焊盘和所述第一多个桥焊盘的第一管芯；
耦合到所述第二多个衬底焊盘和所述第二多个桥焊盘的第二管芯，所述第二管芯通过所述桥管芯的所述导电迹线耦合到所述第一管芯；以及
耦合到所述多个焊料结构的功率递送导电线。
13.根据权利要求12所述的电子设备，其中所述封装衬底进一步包括在所述第一管芯与所述第二管芯之间的多个衬底焊盘，以及耦合到所述多个衬底焊盘中对应的衬底焊盘的多个衬底焊料结构，其中所述功率递送导电线耦合到所述多个衬底焊料结构。
14.根据权利要求12或13所述的电子设备，进一步包括：
在所述第一管芯与所述封装衬底之间、在所述第一管芯与所述桥管芯之间、在所述第二管芯与所述封装衬底之间、在所述第二管芯与所述桥管芯之间、以及在所述开放腔中的底部填充材料。
15.根据权利要求12或13所述的电子设备，进一步包括：
将所述桥管芯耦合到所述开放腔的所述底部的焊料结构。
16.根据权利要求15所述的电子设备，其中所述腔的所述底部具有暴露的金属层，其中所述桥管芯具有包括所述第一多个桥焊盘、所述第二多个桥焊盘、所述功率递送桥焊盘和所述导电迹线的第一侧面，并且所述桥管芯具有包括金属化层的第二侧面，并且其中所述焊料结构与所述桥管芯的所述金属化层接触并且与所述开放腔的所述底部的所述暴露的金属层接触。
17.根据权利要求12或13所述的电子设备，进一步包括：
将所述桥管芯耦合到所述开放腔的所述底部的粘合剂层。
18.根据权利要求12或13所述的电子设备，其中所述第一管芯通过第一多个焊料结构耦合到所述第一多个衬底焊盘和所述第一多个桥焊盘，并且所述第二管芯通过第二多个焊料结构耦合到所述第二多个衬底焊盘和所述第二多个桥焊盘。
19.根据权利要求12或13所述的电子设备，进一步包括：
耦合到与所述第一管芯和所述第二管芯相对的所述封装衬底的侧面的板。
20.根据权利要求12或13所述的电子设备，其中所述第一多个桥焊盘的相邻焊盘和所述第二多个桥焊盘的相邻焊盘具有第一间距，并且其中所述第一多个衬底焊盘的相邻焊盘和所述第二多个衬底焊盘的相邻焊盘具有大于所述第一间距的第二间距。
21.根据权利要求20所述的电子设备，其中所述第一间距小于约100µm，并且所述第二间距大于约100µm。
22.一种电子设备，包括：
具有交替的金属化层和电介质层的封装衬底，所述封装衬底包括：
第一多个衬底焊盘和第二多个衬底焊盘；以及
在所述第一多个衬底焊盘和所述第二多个衬底焊盘之间的开放腔，所述开放腔具有底部和侧面，其中所述封装衬底的所述金属化层中的一个金属化层在所述开放腔的所述侧面中的一个侧面处暴露；以及
在所述开放腔中的桥管芯，所述桥管芯包括第一多个桥焊盘、第二多个桥焊盘和导电迹线，并且所述桥管芯包括在所述桥管芯的侧面处暴露的内部迹线；
将所述桥管芯耦合到所述开放腔的所述底部的粘合剂层；
横向地在所述桥管芯与所述开放腔的所述侧面之间的间隙，所述间隙围绕所述桥管芯；以及
在所述间隙中的导电粘合剂，所述导电粘合剂将所述金属化层中的所述一个金属化层与在所述桥管芯的所述侧面处暴露的所述内部迹线电耦合。
23.根据权利要求22所述的电子设备，其中所述金属化层中的所述一个金属化层是功率平面。
24.根据权利要求22或23所述的电子设备，进一步包括：
耦合到所述第一多个衬底焊盘和所述第一多个桥焊盘的第一管芯；以及
耦合到所述第二多个衬底焊盘和所述第二多个桥焊盘的第二管芯，所述第二管芯通过所述桥管芯的所述导电迹线耦合到所述第一管芯。
25.根据权利要求24所述的电子设备，其中所述第一管芯通过第一多个焊料结构耦合到所述第一多个衬底焊盘和所述第一多个桥焊盘，并且所述第二管芯通过第二多个焊料结构耦合到所述第二多个衬底焊盘和所述第二多个桥焊盘。
CN202011528760.1A 2020-03-24 2020-12-22 开放腔桥功率递送架构和工艺 Pending CN113451288A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/828,428 US12027448B2 (en) 2020-03-24 Open cavity bridge power delivery architectures and processes
US16/828428 2020-03-24

Publications (1)

Publication Number Publication Date
CN113451288A true CN113451288A (zh) 2021-09-28

Family

ID=77659270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011528760.1A Pending CN113451288A (zh) 2020-03-24 2020-12-22 开放腔桥功率递送架构和工艺

Country Status (5)

Country Link
JP (1) JP2021153173A (zh)
KR (1) KR20210119271A (zh)
CN (1) CN113451288A (zh)
DE (1) DE102020132368A1 (zh)
SG (1) SG10202012573VA (zh)

Also Published As

Publication number Publication date
US20210305133A1 (en) 2021-09-30
KR20210119271A (ko) 2021-10-05
DE102020132368A1 (de) 2021-09-30
SG10202012573VA (en) 2021-10-28
JP2021153173A (ja) 2021-09-30

Similar Documents

Publication Publication Date Title
EP3751607A1 (en) Heterogeneous nested interposer package for ic chips
US11854945B2 (en) Underfill material flow control for reduced die-to-die spacing in semiconductor packages
US20210305132A1 (en) Open cavity bridge co-planar placement architectures and processes
US9099444B2 (en) 3D integrated circuit package with through-mold first level interconnects
US20200066692A1 (en) Package devices having a ball grid array with side wall contact pads
US11581287B2 (en) Chip scale thin 3D die stacked package
US11302599B2 (en) Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
CN116110887A (zh) 具有利用嵌入微电子衬底中的微电子桥连接的多个微电子器件的微电子结构
KR101772286B1 (ko) 패키지-온-패키지 구조물 및 그 제조 방법
TW201622023A (zh) 用以形成高密度穿模互連的方法
CN117712067A (zh) 使用高密度互连桥接器的2xd模块的组件
US11756889B2 (en) Ultrathin bridge and multi-die ultrafine pitch patch architecture and method of making
US20210125932A1 (en) Hybrid core substrate architecture for high speed signaling and fli/sli reliability and its making
US11217517B2 (en) Semiconductor package with a trench portion
US20230187424A1 (en) Fan-out semiconductor package
US12027448B2 (en) Open cavity bridge power delivery architectures and processes
CN115842005A (zh) 包括焊料和非焊料互连的微电子组件
US20210305133A1 (en) Open cavity bridge power delivery architectures and processes
JP2015216219A (ja) 半導体装置
US20240063127A1 (en) Conformable die bond film (dbf) in glass cavity
US20230092740A1 (en) Moat protection to prevent crack propagation in glass core substrates or glass interposers
US20230088392A1 (en) Thermally conductive sleeves around tgvs for improved heat dissipation in glass core substrates or glass interposers
US20240006312A1 (en) Barrier for minimal underfill keep-out zones
US20240213164A1 (en) Tsv-type embedded multi-die interconnect bridge enabling with thermal compression non-conductive film (tc-ncf) process
CN116314093A (zh) 用于集成电路封装的边缘对准模板结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination