CN113450845A - 用于交叉点存储器的选择方案 - Google Patents

用于交叉点存储器的选择方案 Download PDF

Info

Publication number
CN113450845A
CN113450845A CN202011451494.7A CN202011451494A CN113450845A CN 113450845 A CN113450845 A CN 113450845A CN 202011451494 A CN202011451494 A CN 202011451494A CN 113450845 A CN113450845 A CN 113450845A
Authority
CN
China
Prior art keywords
voltage
memory cell
select
memory
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011451494.7A
Other languages
English (en)
Inventor
D·曼泰加扎
K·J·允
J·格尔曼
D-S·李-加尼翁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN113450845A publication Critical patent/CN113450845A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5645—Multilevel memory with current-mirror arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

描述了用于交叉点存储器的选择方案。在一个示例中，跨存储单元施加的选择电压缓慢地斜升。一旦存储单元达到阈值，就使电压减小到用于执行读取或写入操作的电平。一旦已经选择特定的单元(例如，阈值)，则减小电压使附加的瞬态电流最小化，可能通过进一步增大在读取或写入操作期间所施加的选择偏置而生成该附加的瞬态电流。瞬态电流的减小可以导致读取干扰和写入耐久性问题的改善。取决于存储阵列内部的单元位置，可以不同地设置选择斜坡率和偏置后选择以进一步改善单元性能。

Description

用于交叉点存储器的选择方案
技术领域
该说明书通常涉及存储器，并且更具体地，涉及用于对交叉点存储器进行存取的改善的技术。
背景技术
存储器资源在电子设备和其他计算环境中具有无数的应用。需要可以比传统存储器件缩放到更小的存储技术。然而，持续趋向于更小和更节能的器件已经导致了传统存储器件的缩放问题。三维存储器件作为对传统存储器件的缩放限制的解决方案而出现。
附图说明
下面的描述包括对附图的讨论，附图具有通过本发明的实施例的实施方式的示例的方式给出的说明。附图应当通过示例性的方式而非限制性的方式被理解。如本文所使用的，对一个或多个“实施例”的参考将被理解为描述了本发明的至少一种实施方式，该实施方式包括一个或多个特定的特征、结构、或特性。因此，本文中出现的诸如“在一个实施例中”或“在替代性实施例中”的短语描述了本发明的各种实施例和实施方式，并且不一定全都指相同的实施例。然而，它们也不一定相互排斥。
图1是存储单元的示例。
图2A示出了用于选择存储单元的波形的示例。
图2B示出了用于选择存储单元的波形的示例。
图3是示出在给定的选择偏置下存储单元阈值电压与达到阈值的机会和达到阈值的时间相比的示例的曲线图。
图4A示出了用于实施选择方案的电路拓扑的示例。
图4B是控制电路的示例的块图。
图5是对存储单元进行存取的方法的流程图。
图6是交叉点存储单元的示例。
图7示出了存储单元阵列的一部分的示例。
图8是可以包括实施本文所述的存取技术的非易失性存储器件的系统的块图。
图9提供计算系统的示例性描绘，该计算系统可以包括实施本文所述的存取技术的非易失性存储器件。
下面是对某些细节和实施方式的描述，包括对附图的描述，附图可以描绘下面描述的实施例中的一些或全部，以及讨论本文提出的发明构思的其他潜在的实施例或实施方式。
具体实施方式
描述了用于交叉点存储器的选择方案。
通常，在从交叉点存储单元读取或写入到交叉点存储单元之前，选择该单元。为了选择存储单元，跨存储单元施加具有特定的极性、幅值、和持续时间的电压。一旦选择了单元，寄生瞬态电流可能通过该单元。由于选择存储单元而产生的寄生瞬态电流被称为“选择尖峰(selection spike)”。选择尖峰可能足够大以引起可靠性和性能问题，例如读取干扰和写入耐久性问题。
存在各种减轻选择尖峰的方式。例如，选择尖峰已经通过以下方式被解决：选择器单元工程(例如，阈值电压减小)、完整存储单元工程(例如，调整电极电阻率)、屏蔽阵列外部的外围电容、或通过所施加的栅极电压调节局部字线或位线晶体管的电阻。然而，这些技术可能不足够保证读取干扰和写入耐久性要求。
相反，控制选择电压波形的斜坡率的选择方案可以减小选择存储单元所需的有效偏置，并且因此减小选择尖峰。在一个示例中，跨存储单元施加的选择电压缓慢地斜升。一旦存储单元达到阈值，电压被减小到用于执行读取或写入操作的电平。一旦已经选择了特定的单元(例如，阈值)，则减小电压使附加的瞬态电流最小化，该附加的瞬态电流可以通过进一步增大在读取或写入操作期间所施加的选择偏置而生成。取决于存储阵列内部的单元位置，可以不同地设置选择斜坡率和偏置后选择以进一步改善单元性能。
图1是可以根据本文所述的选择方案选择的两端子交叉点存储单元的示例的电路图。交叉点存储单元是交叉点存储器件中的许多存储单元中的一个。交叉点存储单元106经由位线102和字线104与存取电路耦合。交叉点存储单元106包括用于储存一个或多个位的材料。交叉点存储单元106的存储元件可以包括具有可调阈值电压的任何存储元件。在一个示例中，单元106可以处于多个(例如2、4或更多)电阻状态中的一个。在一个这样的示例中，每个不同的电阻状态与不同的阈值电压(VT)相关联。阈值电压是单元106经历改变(例如，物理改变)时的电压，该改变使该单元处于更高的导电状态。在一个示例中，可以说存储单元“达到阈值”或经历“阈值事件”。在一个示例中，当存储单元达到阈值时(例如，响应于具有大于当前状态下的阈值电压的幅值的施加的电压)，存储单元经历物理改变，该物理改变使存储单元展现出某些电特性，例如高导电性。一旦单元达到阈值，就可以将特定的幅值、极性、和持续时间的编程电流施加到该单元以使该单元处于期望的电阻状态。因此，可以通过检测单元的电阻状态来确定由交叉点存储单元106所储存的值，可以通过检测响应于施加的电压而流过单元的电流来确定该电阻状态。
存储单元106与电路108耦合以实现对存储单元106的存取和操作。该电路包括被电耦合以执行以下操作中的一个或多个的电子部件：向存储单元提供电压、感测存储单元的电响应、对接收或储存的信息执行模拟或逻辑操作、输出信息、和储存信息。在一个示例中，存取电路108包括用于以下的电路：选择存储单元、写入到存储单元、以及从存储单元读取。
如上简短所述，在典型的交叉点存储器中，在传输电流以执行读取或写入操作之前，跨存储单元施加电压以选择存储单元。选择存储单元可能涉及使存储单元(例如，选择器器件和/或存储元件)达到阈值或“捕捉”。通常，跨存储单元施加具有预定的、恒定的幅值和持续时间的选择电压。然而，如上所述，由选择引起的大的瞬态电流通常经过该单元，从而引起读取干扰和写入耐久性问题。
与在读取或写入操作的持续时间内施加单个恒定的选择电压(例如，矩形选择电压波形)相比，所施加的电压缓慢增大直到单元达到阈值并且然后被降低的选择方案可以减少读取干扰和写入耐久性问题。
图2A示出了用于选择存储单元的波形的示例。图2A的波形示出了选择电压、传输电压、以及对于较低和较高VT存储单元的单元电压的电压(y轴)对比时间(x轴)。单元电压表示跨存储单元的电压。在该示例中所施加的电压具有两个分量：1)选择或选择电压(SELECT_V_by_ED)和2)传输电压(DELIVERY_V_by_ED)。选择电压是用于选择存储单元的电压。在一个示例中，传输电压是用于维持读取或写入电流以用于执行读取或写入操作的电压。选择电压波形可以是具有可以被控制的斜率(图2A中的(MAX_CELL_V-MIN_CELL_V)/(t3-t1))的阶梯上升或三角形选择电压。一旦单元(例如，用于读取或写入复位的置位单元、或用于写入置位的复位单元)达到阈值，感测信号禁用SELECT_V_by_ED路径，并启用提供最小偏置以提供读取或写入电流的DELIVERY_V_by_ED路径。
参考图2A中的示例，在时间t1，跨存储单元施加选择电压。初始选择电压的幅值大约等于最小预期阈值电压幅值。在一个示例中，选择电压具有比最小预期单元Vt稍小的幅值(例如，以保护单元Vt变化)。然后增大选择电压，直到存储单元达到阈值或直到达到最大选择电压。在一个示例中，最大选择电压的幅值是最大预期阈值电压幅值。图2A示出了低阈值电压单元(单元电压(低VT位))和高阈值电压单元(单元电压(高VT位))的示例。低阈值电压单元在时间t2达到阈值，并且高阈值电压单元在稍后的时间t3达到阈值。因此，对于低阈值电压单元，选择电压从t1到t2增大，并且然后在时间t2所施加的电压减少到传输电压。对于高阈值电压单元，选择电压从t1到t3增大，并且然后在时间t3所施加的电压减少到传输电压。然后，在读取或写入操作期间，跨单元施加较低的传输电压。在单元达到阈值后减少跨存储单元的电压限制随后在单元中流动的电流，这限制了读取干扰和写入耐久性损失。在一个示例中，较低的电压的时序不受较高的VT单元限制。一旦单元达到阈值，就可以施加较低的电压；因此，可以更快地为低VT单元施加较低的电压(参见202)。
虽然上述的示例涉及在其中传输具有比选择电压低的幅值的电压的情况，但是一些存储单元可以在比传输电压低的幅值电压下达到阈值。例如，如果最低VT单元具有的阈值电压小于传输电压的幅值，一些单元可能会在选择电压斜升到高于传输电压的水平之前达到阈值。在这样的示例中，从选择电压路径切换到传输电压路径可能导致跨存储单元施加的电压增大。然而，在单元阈值电压最小的这样的极端情况下，预期所得到的尖峰影响足够低。
在图2A中所示的示例中，选择电压以恒定的增大率(例如，恒定的斜率)持续增大。因此，图2A的选择电压线性增大并且具有三角形波形。控制选择电压斜升的斜率使得能够控制由于选择存储单元而产生的电流尖峰的幅值。例如，在给定的时序约束下，将选择电压的斜率(dV/dt)设置得尽可能低可以使电流尖峰最小化。取决于阵列中的单元位置(例如，通过相对于解码器的电距离(ED))，可以相同或不同地设置选择电压和传输电压。例如，可以基于交叉点存储阵列中的存储单元的位置从多个电压选择初始选择电压、最大选择电压、传输电压、和/或选择电压的增大率。
图2B示出了选择电压波形的另一个示例。如图2A中的波形，选择电压从具有较低幅值的初始电压增大到具有较大幅值的电压。然而，与图2A中的示出选择电压的缓慢持续斜升的波形不同，图2B示出了其中电压逐步增大的阶梯波形。在这两种情况下，一旦单元达到阈值，电压就会减少到较低的电压(图2B中未示出)，以使得读取或写入操作能够在较低幅值电压下完成。
因此，SELECT_V_by_ED从最小偏置值(用于选择表现出最小单元VT的单元)开始到最大偏置值(用于选择表现出最大单元VT的单元)。在一个示例中，选择电压在选择相位期间以最小斜坡率增大。最小斜坡率可以基于例如用于选择读取或写入操作的完成的时间约束(例如，符合规范的约束)。
图3中的曲线图示出了在给定选择偏置下存储单元阈值电压(x轴)对比达到阈值的机会(y轴左侧)(参见302)和达到阈值的时间(y轴右侧)(参见304)的示例。图3中的示例描绘了最低和最高阈值电压之间的选择偏置。假设存在处于不同VT状态的单元，一些单元具有的VT低于选择偏置，并且一些单元具有的VT高于选择偏置。具有显著低于选择偏置的阈值电压的单元全部被选择(例如，在y轴左侧上达到阈值的机会约为1)。对于具有较低阈值电压的这些单元，阈值事件发生在达到所施加的电压稳态值之前(阈值发生在选择偏置达到稳态之前)。50％的时间选择具有与选择偏置大约相同的幅值的阈值电压的单元(例如，在y轴左侧上达到阈值的机会约为0.5)。对于具有等于选择偏置的阈值电压的这些单元，当所施加的偏置跨单元达到稳态时，该单元大致达到阈值。如果在达到稳态后的一段时间内施加选择偏置，则具有大于选择电压的阈值电压的单元具有小于50％的达到阈值的机会(例如，在y轴左侧上达到阈值的机会<0.5)。然而，与在较短时间内施加相同的偏置相比，在较长时间内施加相同的偏置可以增大单元的达到阈值的机会。
因为由于选择所产生的选择瞬态电流与在阈值下跨单元的偏置成比例，因此高VT单元对于读取干扰和写入耐久性问题具有较高的风险。尽可能缓慢地施加选择偏置会增大以较低的偏置选择高VT单元的可能性，并且因此减小选择尖峰，这可以改善读取干扰和写入耐久性。在选择单元之后，限制后续在单元中流动的电流还可以限制读取干扰和写入耐久性损失。
图4A示出了用于实施选择方案的电路拓扑的示例。电路400包括存储单元402。存储单元402可以与以上关于图1描述的存储单元106相同或类似。在所示出的示例中，存储单元402具有与电源电压VPP耦合的一个端子和与电源电压VNN耦合的另一个端子。在该示例中，VPP在位线侧，并且VNN在字线侧，因而电源电压可以替代地分别被称为位线电源电压和字线电源电压。在一个示例中，VPP是最大正电源电压，并且VNN是最大负电源电压。然而，电源电压可以不同于图4A中所示的电源电压(例如，位线电源电压可以为负，并且字线电源电压可以为正，或者两个电源电压可以具有相同的极性)。
电路400还包括在存储单元和电源电压之间的选择晶体管(其也可以称为解码晶体管)。例如，该电路包括全局位线选择晶体管417、局部位线选择晶体管419、局部字线选择晶体管421、和全局字线选择晶体管423。将对应的信号施加到选择晶体管的栅极以实现存储单元402的选择。例如，将全局位线选择(GBL_SEL)信号施加到全局位线选择的栅极或导通晶体管417。将局部位线选择(LBL_SEL)信号施加到局部位线选择的栅极或导通晶体管419。将局部字线选择(LWL_SEL)信号施加到局部字线选择的栅极或导通晶体管421。将全局字线选择(GWL_SEL)信号施加到全局字线选择的栅极或导通晶体管423。(例如，通过向晶体管的栅极施加预定电压)导通选择晶体管使得能够选择用于读取或写入的单元。在所示出的示例中，晶体管417和419连接到VPP，并且晶体管421和423连接到VNN。因此，在所示出的示例中，晶体管417和419被示出为PMOS晶体管，并且晶体管421和423被示出为NMOS晶体管。可以在选择晶体管和一个或多个电流镜之间包括一个或多个附加晶体管(例如，晶体管405)，以使期望的电流镜能够用于操作。单个电流源404被示出为提供电流以执行读取和写入操作；然而，电路400可以包括超过一个的电流源。
一旦选择/解码晶体管导通以使得能够选择存储单元402，则跨存储单元施加电压以选择存储单元。在一个示例中，选择存储单元涉及跨存储单元施加电压，这使存储单元达到阈值(例如，使存储单元402的选择器器件和/或存储元件达到阈值)。在存储单元402包括与储存元件串联的选择器元件的示例中，该储存元件具有其自己的阈值电压，该阈值电压是导通选择器并在储存元件上操作所需要的最小偏置。在一个这样的示例中，储存元件可以简单地是导电的(例如，“置位”或逻辑1状态)，或者它也可以具有阈值电压(例如，“复位”或逻辑0状态)。在一个示例中，在读取操作期间，施加仅足以选择置位的电压。在一个示例中，在写入操作期间，施加足以选择置位的电压(例如，用于复位-写入操作)或施加足以选择复位的较高的电压(例如，用于置位-写入)。通常，所施加的选择电压在选择操作期间和/或在读取或写入操作期间是恒定的。
与常规的选择方案不同，改善的选择方案涉及开始于较低的最小选择电压并且将选择电压缓慢地增大到较高的电压，例如以上关于图2A和图2B所解释的。增大选择电压可以包括缓慢的持续斜升、阶梯式增大(例如，阶梯)或其他脉冲形状。参考图4A的电路400，将缓慢增大的选择电压(SELECT_V_by_ED)施加到晶体管433的栅极。晶体管433使得能够跨存储单元402施加电压。在一个示例中，晶体管433是将施加到其栅极的偏置传递到其源极端子的共源共栅或源极跟随器晶体管。这样，可以将施加到晶体管433的栅极的电压SELECT_V_by_ED施加到晶体管433的源极处的节点407。图4A中的源极跟随器是用于跨存储单元施加电压的电路的一个示例；可以使用用于跨存储单元施加选择电压的其他电路。
存储单元402响应于斜变的选择电压的施加而达到阈值。取决于单元的阈值电压，一旦选择电压已经被增大，则存储单元可以更早(对于低VT单元)或稍后(对于高VT单元)达到阈值。用于检测存储单元的阈值的电路可以与选择晶体管(例如，晶体管417)和电源电压(例如，VPP)之间的节点435耦合。对存储单元的阈值的检测可以涉及响应于选择电压的施加来检测跨存储单元的电压或通过存储单元的电流的变化。
一旦检测到存储单元402的阈值，位线路径从选择电压切换到传输电压。在图4A的示例中，电路400包括在电源电压和存储单元402之间的用于跨存储单元402施加电压的两条路径451和453。为了选择存储单元，通过(例如，用信号逻辑_sel_1)导通晶体管431来选择路径451。通过(例如，用信号逻辑_sel_2)关断晶体管439来取消选择路径453。然后可以将缓慢斜变的选择电压(例如，SELECT_V_by_ED)施加到晶体管433的栅极以跨存储单元生成电压。一旦存储单元响应于选择电压而达到阈值，位线路径就从路径451切换到路径453。为了选择路径453，晶体管439导通并且晶体管431关断。
将位线路径从路径451切换到路径453使得能够从选择电压切换到传输电压。在图4的示例中，将传输电压(DELIVERY_V_by_ED)施加到晶体管437的栅极以跨存储单元402生成电压。因此，如用于提供选择电压的晶体管433，晶体管437是将施加到其栅极的偏置传递到其源极端子的共源共栅晶体管。这样，可以将施加到晶体管433的栅极的电压DELIVERY_V_by_ED施加到晶体管437的源极处的节点409。可以使用用于跨存储单元施加传输电压的其他电路。
虽然图4A中的电路示出了在读取或写入操作期间从位线侧调制的电压，但是本文所述的技术可以扩展到从字线侧或部分地从位线且部分地从字线侧调制电压的情况。例如，除了位线侧之外或代替位线侧，用于跨位于位线侧(例如，在位线选择晶体管和位线侧电源之间)的存储单元生成电压的电路可以位于字线侧。因此，可以通过从存储单元的字线侧和位线侧中的一个或两个施加电压来实现跨存储单元402生成偏置。
图4B是当检测到存储单元的阈值时用于从选择电压切换到传输电压的控制电路的块图。控制电路452接收输入信号(感测信号)。感测信号可以是电压(例如，图4A的电路400的节点435处的电压)、通过存储单元路径的电流、或可以提供指示存储单元是否已经被选择的其他信号。控制电路452包括电路，例如感测放大器和/或其他电路，以检测指示存储单元已经达到阈值的感测信号的变化。例如，电压感测信号的幅值的减少或电流感测信号的幅值的增大可以指示存储单元达到阈值。
在图4B中的示例中，如果控制电路452检测到存储单元尚未达到阈值，则逻辑_sel_1信号为高并且逻辑_sel_2信号为低，这选择或启用选择电压路径并取消选择或禁用传输电压路径。如果控制电路452检测到存储单元已经达到阈值，则逻辑_sel_1信号从高转变为低并且逻辑_sel_2信号从低转变为高，这使位线路径从选择电压路径切换到传输电压路径。图4A和图4B中的电路是示例；可以使用不同的信号和电路来检测存储单元的阈值并引起从一个电压源切换到另一个电压源。
图5是对存储单元进行存取的方法的流程图。对存储单元进行存取可以涉及例如选择存储单元并在该存储单元上执行读取或写入操作。方法500可以用电路(模拟和/或数字电路)和/或微代码来执行。该电路可以包括与存储阵列在同一管芯或同一封装上的存取和控制电路。可以将微代码储存在与存储阵列在同一管芯或封装上的储存结构中。
在502处，方法500开始于跨交叉点存储单元施加选择电压。例如，参考图4A，将选择电压(SELECT_V_by_ED)施加到晶体管433的栅极，这引起节点407处的电压改变。当启用路径451时，节点407处的电压改变引起跨存储单元402的电压的变化。向晶体管中的一个的栅极施加电压涉及使栅极相对于另一个基线电平(例如，地或其他基线电平)达到期望的电压。施加电压可以涉及施加一个或多个脉冲或以其他方式使电路中的节点达到期望的电压。电压或电流脉冲通常分别是电压或电流的快速和瞬态改变(例如，增大或减少)。例如，电压脉冲可以被定义为从第一电压电平快速改变到第二电压电平，然后快速返回到第一电压电平。脉冲可以具有各种持续时间和形状，例如矩形、三角形、或其他形状。
然后，在504处，该方法涉及使选择电压斜升或以其他方式增大选择电压，直到存储单元达到阈值或直到达到最大选择电压。在一个示例中，使选择电压斜升涉及将选择电压从第一电压(例如，最小或初始选择电压)增大到第二电压(例如，最小选择电压)。在一个示例中，最小选择电压基于最低预期的单元阈值电压，并且最大选择电压基于最高预期的单元阈值电压。可以通过多种方式来使选择电压斜升，例如用持续的斜坡、阶梯增大、或其他波形形状。取决于存储单元何时达到阈值，选择电压可能或可能未达到最大选择电压。施加到较低的VT存储单元的选择电压不可能达到最大选择电压，而施加到较高的VT存储单元的选择电压可能会在存储单元达到阈值之前斜升到其最大电压。
在阈值后增大选择电压的幅值可以增大单元电流，这可能带来读取干扰和写入耐久性问题。因此，在506处，一旦存储单元达到阈值(例如，选择该单元)，就跨存储单元施加较低幅值的电压以用于传输用于读取或写入操作的电流。施加较低的幅值电压可以涉及从一个电压源切换到另一个或减少所施加的电压。参考图4A，取消选择斜变的选择电压并且施加较低的偏置(例如，DELIVERY_V_by_ED)。一旦跨存储单元施加传输电压，就将预定的幅值和持续时间的电流传输到存储单元以用于执行读取或写入操作。
因此，缓慢增大选择电压并且然后切换到较低的传输电压可以改善交叉点存储器中的读取干扰和写入耐久性问题。控制选择电压波形的斜坡率可以控制用于选择存储单元的有效偏置，并且因此控制选择尖峰。可以通过进一步增大在读取或写入操作期间施加的选择偏置生成的附加瞬态电流可以被最小化。一旦已经选择用于读取或写入的特定单元，可以通过减小选择偏置来动态地实现瞬态电流的减小(例如，低VT单元可以具有比高VT单元更早减小的电压，从而导致低VT单元的瞬态电流的更大的减小)。另外，取决于存储阵列内部的单元位置，可以不同地设置选择斜坡率和偏置后选择以进一步改善效率。因此，本文所述的选择方案可以改善读取和写入能力(例如，在不引起读取或写入失败的情况下可以施加的最大次数的读取或写入)。
图6示出了可以使用本文所述的技术来进行存取的交叉点存储单元的示例。
图6示出了存储单元600。存储单元600包括用于储存数据并帮助选择存储单元600的一个或多个材料602的层。例如，存储单元600可以包括在存取线604和606之间的储存材料602、选择器材料、或两者。在一个示例中，存储单元包括储存材料层和单独的选择器材料层。在一个示例中，选择器是具有阈值电压的器件，并且储存元件是具有可调阈值电压的器件。在一个示例中，存储单元600包括表现出存储和选择效果的自选材料。自选材料是储存材料，其能够选择阵列中的存储单元，而无需用于选择单元的单独的材料层。在一个示例中，自选存储单元包括单个的材料层，该单个的材料层可以充当用于选择存储单元的选择器元件和用于储存逻辑状态的存储元件两者。如果可以(例如，经由写入操作)将材料置于多个稳定状态中的一个，并且随后(例如，经由读取操作)被读回，则材料表现出存储效果。
本文所述的技术通常应用于交叉点存储器，并且不依赖于或特定于特别的储存材料。然而，下面是储存材料的一些非限制性示例。
在一些示例中，储存材料是相变材料。在其他示例中，储存材料可以处于一种或多种稳定状态而没有相变。在一个示例中，存储元件、开关元件、或两者是使用非晶材料(例如，非晶硫属化物材料或其他非晶材料)的非晶半导体阈值开关(例如，双向阈值开关)。双向阈值开关保持在非晶状态，这使其区别于双向存储器，所述双向存储器通常在非晶状态和晶体状态之间改变。在一个示例中，双向存储器与双向阈值开关串联使用。在这种情况下，双向阈值开关用作双向存储器的选择器件。在一个示例中，无论存储单元的存储材料是否改变相位，该存储器可以被称为基于电阻的存储器。在基于电阻的存储器中，由存储单元储存的位基于存储单元的电阻状态。
储存材料的示例可以包括以下各项中的一种或多种：碲(Te)、硒(Se)、锗(Ge)、锑(Sb)、铋(Bi)、铅(Pb)、锡(Sn)、铟(In)、银(Ag)、砷(As)、硫(S)、磷(P)、钼(Mo)、镓(Ga)、铝(Al)、氧(O)、氮(N)、铬(Cr)、金(Au)、铌(Nb)、钯(Pd)、钴(Co)、钒(V)、镍(Ni)、铂(Pt)、钛(Ti)、钨(W)、钽(Ta)或其他材料。例如，储存材料可以包括一种或多种硫属化物材料，例如，Te-Se、Ge-Te、In-Se、Sb-Te、Ge-Sb、Ta-Sb-Te、Ga-Sb、In-Sb、As-Te、As-Se、Al-Te、As-Se-Te、Ge-Sb-Te、Ge-As-Se、Te-Ge-As、V-Sb-Se，Nb-Sb-Se、In-Sb-Te、In-Se-Te、Te-Sn-Se、V-Sb-Te、Se-Te-Sn、Ge-Se-Ga、Mo-Sb-Se、Cr-Sb-Se、Ta-Sb-Se、Bi-Se-Sb、Mo-Sb-Te、Ge-Bi-Te、W-Sb-Se、Ga-Se-Te、Ge-Te-Se、Cr-Sb-Te、Sn-Sb-Te、W-Sb-Te、Sn-Sb-Bi、In-Sb-Ge、As-Sb-Te、Ge-Te-Ti、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Se-Te-In、As-Ge-Sb-Te、Se-As-Ge-In、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd、以及Ge-Te-Sn-Pt、Si-Ge-As-Se、In-Sn-Sb-Te、Ge-Se-Te-Si、Si-Te-As-Ge、Ag-In-Sb-Te、Ge-Se-Te-In-Si、Se-As-Ge-Si-In或能够编程为多种状态中的一种的其它材料。硫属化物材料中的一种或多种元素可以是掺杂剂。例如，储存材料可以包括诸如铝(Al)、氧(O)、氮(N)、硅(Si)、碳(C)、硼(B)、锆(Zr)、铪(Hf)、或其组合的掺杂剂。储存材料可以包括未明确列出的其他材料或掺杂剂。
如上所述，一些存储单元包括单独的选择器材料层以形成选择器器件。选择器材料可以包括硫属化物材料(例如，硫属化物玻璃)或能够用作选择元件的其它材料。在一个示例中，选择器材料包括以下各项中的一种或多种：硅(Si)、锗(Ge)，硒(Se)、砷、碲(Te)、或其他材料。在一个示例中，选择器材料包括Si-Ge-As-Se、As-Ge-Te-Si、或其他选择器材料。选择器材料还可以包括诸如以下的掺杂剂：铝(Al)、氧(O)、氮(N)、硅(Si)、碳(C)、硼(B)、锆(Zr)、铪(Hf)、或其组合。选择器材料可以包括未明确列出的其它材料或掺杂剂。
存取线604、606将存储单元100与向存储单元100供电并允许对存储单元100存取的电路电耦合。术语“耦合”可以指直接地或间接地物理连接、电连接、和/或通信连接的元件，并且在本文中可以与术语“连接”互换使用。物理耦合可以包括直接接触。电耦合包括允许部件之间的电流动和/或发信号的接口或互连。通信耦合包括使部件交换数据的连接，包括有线和无线连接。存取线604、606可以分别被称为位线和字线。字线用于对存储阵列中的特定的字进行存取，并且位线用于对该字中的特定的位进行存取。存取线604、606可以由一种或多种金属组成，所述金属包括：Al、Cu、Ni、Cr、Co、Ru、Rh、Pd、Ag、Pt、Au、Ir、Ta和W；包括TiN、TaN、WN、和TaCN的导电金属氮化物；包括硅化钽、硅化钨、硅化镍、硅化钴和硅化钛的导电金属硅化物；包括TiSiN和WSiN的导电金属硅化氮化物；包括TiCN和WCN的导电金属碳化氮化物；或任何其他合适的导电材料。
在一个示例中，电极608设置在储存材料602与存取线604、606之间。电极608将存取线604、606与储存材料602电耦合。具有单独的存储层和选择器材料层的存储单元还可以包括在储存层和选择器材料层之间的电极。电极608可以由一种或多种导电和/或半导体材料组成，所述材料例如：碳(C)、氮化碳(CxNy)；n掺杂的多晶硅和p掺杂的多晶硅；包括Al、Cu、Ni、Cr、Co、Ru、Rh、Pd、Ag、Pt、Au、Ir、Ta、和W的金属；包括TiN、TaN、WN、和TaCN的导电金属氮化物；包括硅化钽、硅化钨、硅化镍、硅化钴、和硅化钛的导电金属硅化物；包括TiSiN和WSiN的导电金属硅化氮化物；包括TiCN和WCN的导电金属碳化氮化物；包括RuO2的导电金属氧化物；或其他合适的导电材料。
图7示出了存储单元阵列700的一部分，存储单元阵列700可以包括诸如图1的存储单元106或图6的存储单元600的存储单元。存储单元阵列700是交叉点存储阵列的示例。存储单元阵列700包括多个存取线704、706，存取线704、706可以与关于图6所述的存取线604、606相同或类似。存取线704、706可以被称为位线和字线。在图7中所示的示例中，位线(例如，存取线704)与字线(例如，存取线706)正交。储存材料702设置在存取线704、706之间。在一个示例中，“交叉点”形成在位线和字线之间的相交处。由位线和字线相交的位线和字线之间的储存材料702创建存储单元。储存材料702可以是硫属化物材料、相变材料、硫属化物材料和相变材料两者、或其他储存材料。在一个示例中，存取线704、706由一种或多种导电材料组成，所述导电材料例如以上关于图6所述的存取线604、606。
虽然为了清楚起见在图7中示出了单级或多层存储单元，但是存储单元阵列700(例如，在z方向上)通常包括多级或多层的非易失性存储单元。包括多层交叉点存储单元的非易失性存储器件可以被称为三维(3D)、多级或多层交叉点存储器件。图6和图7示出了存储单元和阵列的示例，其中可以实施本文所述的技术。然而，本文所述的技术可以实施在具有与图6和图7中所述的示例不同的材料或结构的存储单元结构和阵列中。
图8是根据本文所述的示例的可以包括非易失性存储器件的系统的块图。
系统800包括具有随机存取存储器(RAM)820的存储子系统的部件，以响应于处理器810的操作来储存和提供数据。系统800从主机或处理器810接收存储器存取请求，主机或处理器810是基于储存在RAM 820中的数据执行操作或生成将储存在RAM 820中的数据的处理逻辑单元。处理器810可以是或包括主机处理器、中央处理单元(CPU)、微控制器或微处理器、图形处理器、外围处理器、专用处理器、或其它处理器，并且处理器810可以是单核或多核的。
系统800包括存储器控制器(例如，主机存储器控制器)830，存储器控制器830表示用于与RAM 820接口连接并管理对储存在存储器中的数据的存取的逻辑单元。在一个示例中，存储器控制器830被集成到处理器810的硬件中。在一个示例中，存储器控制器830是与处理器810分开的独立的硬件。存储器控制器830可以是在衬底上的包括处理器的单独的电路。存储器控制器830可以是与处理器管芯集成在公共衬底上的单独的管芯或芯片(例如，作为片上系统(SoC))。在一个示例中，存储器控制器830是集成为处理器管芯上的电路的集成存储器控制器(iMC)。在一个示例中，RAM 820中的至少一些可以与存储器控制器830和/或处理器810包括在SoC上。
在所示出的示例中，存储器控制器830包括读取/写入逻辑单元834，读取/写入逻辑单元834包括与RAM 820接口连接的硬件。逻辑单元834使存储器控制器830生成读取和写入命令，以服务于由处理器810执行指令而生成的数据存取的请求。
RAM 820中的存储资源或高速缓存线由存储单元阵列825表示，其可以包括交叉点阵列。RAM 820包括接口824(例如，接口逻辑单元)以用于控制对存储单元阵列825的存取。接口824可以包括解码逻辑单元，该解码逻辑单元包括用于对特定的行或列、位线或字线进行寻址、或者以其他方式对数据的特定的位进行寻址的逻辑单元。控制器822表示RAM 820上的管芯上控制器，以控制其内部操作从而执行从存储器控制器830接收的命令。例如，控制器822可以控制RAM 820的时序、电压电平、寻址、I/O(输入/输出)裕度、调度、和错误校正中的任一个。
在一个示例中，控制器822被配置为根据本文所述的任何示例对存储单元阵列825进行读取和写入。电源840连接到RAM 820以提供用于RAM 820的操作的一个或多个电压轨。
图9提供了计算系统900(例如，智能电话、平板计算机、膝上型计算机、台式计算机、服务器计算机等)的示例性描绘。如图9中观察到的，系统900可以包括一个或多个处理器或处理单元901。(一个或多个)处理器901可以包括一个或多个中央处理单元(CPU)，中央处理单元中的每个可以包括例如多个通用处理核心。(一个或多个)处理器901还可以或替代地包括一个或多个图形处理单元(GPU)或其他处理单元。(一个或多个)处理器901可以包括存储器管理逻辑单元(例如，存储器控制器)和I/O控制逻辑单元。(一个或多个)处理器901可以与图8的处理器810类似或相同。
系统900还包括存储器902(例如，系统存储器)、非易失性储存器904、通信接口906、显示器910(例如，触摸屏、平板)、和其他部件908。其他部件可以包括例如电源(例如，电池和/或其他电源)、传感器、电源管理逻辑单元、或其他部件。通信接口906可以包括用于支持通信接口的逻辑单元和/或特征。对于这些示例，通信接口906可以包括根据各种通信协议或标准来操作以在直接或网络通信链路或通道上进行通信的一个或多个通信接口。直接通信可以经由使用在一个或多个行业标准(包括后代和变体)中描述的通信协议或标准(例如与PCIe规范相关联的通信协议或标准)来发生。网络通信可以经由使用通信协议或标准(例如在由IEEE发布的一个或多个以太网标准中描述的通信协议或标准)来发生。例如，一个这样的以太网标准可以包括IEEE 802.3。网络通信也可以根据一个或多个OpenFlow规范(例如，OpenFlow交换机规范)发生。通信接口的其他示例包括例如本地有线点对点链接(例如，USB)接口、无线局域网(例如，WiFi)接口、无线点对点链接(例如，蓝牙)接口、全球定位系统接口、和/或其他接口。
计算系统还包括非易失性储存器904，非易失性储存器904可以是系统的大容量储存部件。非易失性储存器904可以与上述图8的RAM 820类似或相同。非易失性储存器904可以包括具有交叉点存储结构的字节或块可寻址类型的非易失性存储器。非易失性类型的存储器还可以包括其他类型的字节或块可寻址非易失性存储器，例如但不限于，多阈值电平NAND闪存存储器(例如3D NAND闪存存储器)、NOR闪存存储器、单级或多级相变存储器(PCM)、电阻存储器、纳米线存储器、铁电晶体管随机存取存储器(FeTRAM)、并入忆阻器技术的磁阻随机存取存储器(MRAM)、自旋转移矩MRAM(STT-MRAM)、或以上中的任一个的组合。在一个示例中，非易失性储存器904可以包括由一个或多个SSD(固态驱动器)、DIMM(双列直插式存储器模块)、或其他模块或驱动器组成的大容量储存器。非易失性储存器904可以实施根据本文所述的示例的选择和存取技术。
本文所述的各种部件可以是用于执行所描述的操作或功能的装置。本文所述的每个部件包括软件、硬件、或这些的组合。所述部件可以被实施为软件模块、硬件模块、特殊用途硬件(例如，专用硬件、专用集成电路(ASIC)、数字信号处理器(DSP)等)、嵌入式控制器、硬连线电路等。
除了本文所述的内容之外，在不脱离本发明的范围的情况下，可以对本发明所公开的实施例和实施方式做出各种修改。因此，本文中的说明和示例应当以说明性而非限制性的意义来解释。本发明的范围应当仅通过参考所附权利要求来衡量。

Claims (25)

1.一种电路，包括：
交叉点存储阵列的存储单元；以及
电路，所述电路用于：
跨所述存储单元施加第一选择电压；
将跨所述存储单元的电压的幅值从所述第一选择电压增大到第二选择电压；
检测所述存储单元的阈值；并且
响应于所述存储单元的所述阈值的检测，减小跨所述存储单元的所述电压的所述幅值。
2.根据权利要求1所述的电路，其中，用于增大所述电压的所述电路用于：
以恒定的斜率增大跨所述存储单元的所述电压。
3.根据权利要求1所述的电路，其中，用于增大所述电压的所述电路用于：
逐步增大跨所述存储单元的所述电压。
4.根据权利要求1所述的电路，其中，用于减小跨所述存储单元的所述电压的所述幅值的所述电路用于：
施加具有小于所述第二选择电压的幅值的第三电压。
5.根据权利要求4所述的电路，其中，所述电路用于：
在跨所述存储单元施加所述第三电压之后，施加电流以从所述存储单元读取或写入到所述存储单元。
6.根据权利要求1所述的电路，其中，用于检测所述存储单元的所述阈值的所述电路用于：
检测跨所述存储单元的电压或通过所述存储单元的电流的变化。
7.根据权利要求1所述的电路，其中，用于检测所述存储单元的所述阈值的所述电路用于：
在选择晶体管和电源电压之间的节点处检测跨所述存储单元的电压或通过所述存储单元的电流的变化。
8.根据权利要求1所述的电路，其中，用于减小跨所述存储单元的所述电压的所述幅值的所述电路用于：
从第一电压源切换到第二电压源；
其中，所述第一电压源用于施加所述第一选择电压并将所述电压从所述第一选择电压增大到第二选择电压；并且
其中，所述第二电压源用于施加具有小于所述第二选择电压的幅值的第三电压。
9.根据权利要求8所述的电路，其中：
所述第一电压源包括在选择晶体管和电源电压之间的第一源极跟随器晶体管；并且
所述第二电压源包括在所述选择晶体管和电流源之间的第二源极跟随器晶体管。
10.根据权利要求4所述的电路，其中：
基于所述交叉点存储阵列中的所述存储单元的位置，从多个电压中选择所述第一选择电压、所述第二选择电压和所述第三电压中的一个或多个。
11.根据权利要求4所述的电路，其中：
从所述第一选择电压到所述第二选择电压的斜坡率基于所述交叉点存储阵列中的所述存储单元的位置。
12.根据权利要求4所述的电路，其中：
所述第一选择电压的所述幅值小于所述第三电压的所述幅值。
13.根据权利要求1所述的电路，其中：
所述第一选择电压的所述幅值小于或等于最小预期的阈值电压幅值。
14.根据权利要求12所述的电路，其中：
所述第二选择电压的所述幅值大于所述第一选择电压的所述幅值，并且大于或等于最大预期的阈值电压幅值。
15.一种存储器件，包括：
交叉点存储阵列；以及
电路，所述电路用于：
跨所述交叉点存储阵列的存储单元施加第一选择电压；
将跨所述存储单元的电压的幅值从所述第一选择电压增大到第二选择电压；
检测所述存储单元的阈值；并且
响应于所述存储单元的所述阈值的检测，减小跨所述存储单元的所述电压的所述幅值。
16.根据权利要求15所述的存储器件，其中，用于增大所述电压的所述电路用于：
以恒定的斜率增大跨所述存储单元的所述电压。
17.根据权利要求15所述的存储器件，其中，用于增大所述电压的所述电路用于：
逐步增大跨所述存储单元的所述电压。
18.根据权利要求15所述的存储器件，其中，用于减小跨所述存储单元的所述电压的所述幅值的所述电路用于：
施加具有小于所述第二选择电压的幅值的第三电压。
19.根据权利要求18所述的存储器件，其中，所述电路用于：
在跨所述存储单元施加所述第三电压之后，施加电流以从所述存储单元读取或写入到所述存储单元。
20.根据权利要求15所述的存储器件，其中，用于检测所述存储单元的所述阈值的所述电路用于：
检测跨所述存储单元的电压或通过所述存储单元的电流的变化。
21.一种系统，包括：
存储器控制器；以及
存储器管芯，所述存储器管芯与所述存储器控制器在同一封装中，所述存储器管芯包括：
交叉点存储阵列；以及
电路，所述电路用于：
跨所述交叉点存储阵列的存储单元施加第一选择电压；
将跨所述存储单元的电压的幅值从所述第一选择电压增大到第二选择电压；
检测所述存储单元的阈值；并且
响应于所述存储单元的所述阈值的检测，减小跨所述存储单元的所述电压的所述幅值。
22.根据权利要求21所述的系统，还包括：
以下中的一个或多个：处理器、主机存储器控制器、显示器、和电源。
23.根据权利要求21所述的系统，其中，用于增大所述电压的所述电路用于：
以恒定的斜率增大跨所述存储单元的所述电压。
24.根据权利要求21所述的系统，其中，用于增大所述电压的所述电路用于：
逐步增大跨所述存储单元的所述电压。
25.根据权利要求21所述的系统，其中，用于减小跨所述存储单元的所述电压的所述幅值的所述电路用于：
施加具有小于所述第二选择电压的幅值的第三电压。
CN202011451494.7A 2020-03-26 2020-12-10 用于交叉点存储器的选择方案 Pending CN113450845A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/831,639 2020-03-26
US16/831,639 US11100987B1 (en) 2020-03-26 2020-03-26 Selection scheme for crosspoint memory

Publications (1)

Publication Number Publication Date
CN113450845A true CN113450845A (zh) 2021-09-28

Family

ID=73455561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011451494.7A Pending CN113450845A (zh) 2020-03-26 2020-12-10 用于交叉点存储器的选择方案

Country Status (3)

Country Link
US (2) US11100987B1 (zh)
EP (1) EP3886105A1 (zh)
CN (1) CN113450845A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942144B2 (en) 2022-01-24 2024-03-26 Stmicroelectronics S.R.L. In-memory computation system with drift compensation circuit
US11894052B2 (en) 2022-04-12 2024-02-06 Stmicroelectronics S.R.L. Compensated analog computation for an in-memory computation system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259982B2 (en) 2005-01-05 2007-08-21 Intel Corporation Reading phase change memories to reduce read disturbs
US8559209B2 (en) * 2011-06-10 2013-10-15 Unity Semiconductor Corporation Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
TWI688957B (zh) * 2014-11-06 2020-03-21 日商索尼半導體解決方案公司 非揮發性記憶體裝置、及非揮發性記憶體裝置之控制方法
US9543004B1 (en) * 2015-06-17 2017-01-10 Intel Corporation Provision of holding current in non-volatile random access memory

Also Published As

Publication number Publication date
US11626161B2 (en) 2023-04-11
US20210335419A1 (en) 2021-10-28
EP3886105A1 (en) 2021-09-29
US11100987B1 (en) 2021-08-24

Similar Documents

Publication Publication Date Title
US11127457B2 (en) Memory device with reduced read disturbance and method of operating the memory device
US11727985B2 (en) Method of operating resistive memory device to increase read margin
US9613697B2 (en) Resistive memory device
EP3799050A1 (en) Techniques to generate &amp; adjust program current pulses for cross-point nonvolatile memory
US20150364188A1 (en) Memory device reading and control
US11626161B2 (en) Selection scheme for crosspoint memory
TWI771782B (zh) 用於穩定單元臨限電壓之系統及方法
CN112562760A (zh) 存储器装置和存储器模块
CN113223591A (zh) 用于交叉点存储器的基于可变基准的感测方案
US10957387B1 (en) Multi-level cell (MLC) techniques and circuits for cross-point memory
EP4050607A1 (en) Technologies for controlling current through memory cells
US10991424B2 (en) Electronic device, memory device, and method of operating memory device
US10872665B2 (en) Memory device performing data comparison write and memory system including the same
US11087854B1 (en) High current fast read scheme for crosspoint memory
EP4109454A1 (en) Cross-point memory read technique to mitigate drift errors
EP3886103B1 (en) Multi-level cell (mlc) cross-point memory
CN110197687B (zh) 操作电阻存储装置的方法、电阻存储装置和存储系统
US11929117B2 (en) Phase-change memory devices, systems, and methods of operating thereof
US11996145B2 (en) Cross-point array with threshold switching selector memory element
US20230093729A1 (en) Technologies for on-memory die voltage regulator
US20230307043A1 (en) Technologies for current biasing for memory cells
WO2023069183A1 (en) Multi-command memory accesses

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination