CN113438691A - 一种tas帧的处理方法及装置 - Google Patents

一种tas帧的处理方法及装置 Download PDF

Info

Publication number
CN113438691A
CN113438691A CN202110583371.7A CN202110583371A CN113438691A CN 113438691 A CN113438691 A CN 113438691A CN 202110583371 A CN202110583371 A CN 202110583371A CN 113438691 A CN113438691 A CN 113438691A
Authority
CN
China
Prior art keywords
tas
frame
priority
time
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110583371.7A
Other languages
English (en)
Other versions
CN113438691B (zh
Inventor
陈松
檀甲甲
朱学庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASR Microelectronics Co Ltd
Original Assignee
ASR Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASR Microelectronics Co Ltd filed Critical ASR Microelectronics Co Ltd
Priority to CN202110583371.7A priority Critical patent/CN113438691B/zh
Publication of CN113438691A publication Critical patent/CN113438691A/zh
Application granted granted Critical
Publication of CN113438691B publication Critical patent/CN113438691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/02—Traffic management, e.g. flow control or congestion control
    • H04W28/0231—Traffic management, e.g. flow control or congestion control based on communication conditions
    • H04W28/0236—Traffic management, e.g. flow control or congestion control based on communication conditions radio quality, e.g. interference, losses or delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/02—Traffic management, e.g. flow control or congestion control
    • H04W28/04—Error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/02—Traffic management, e.g. flow control or congestion control
    • H04W28/08—Load balancing or load distribution
    • H04W28/09—Management thereof
    • H04W28/0908—Management thereof based on time, e.g. for a critical period only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/02—Traffic management, e.g. flow control or congestion control
    • H04W28/08—Load balancing or load distribution
    • H04W28/09—Management thereof
    • H04W28/0958—Management thereof based on metrics or performance parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本申请公开了一种TAS帧的处理方法。将TAS帧分成高优先级TAS帧和低优先级TAS帧。TAS帧的发送端在未发生TAS冲突时正常发送TAS帧，在发生TAS冲突时根据TAS帧被阻塞的顺序以及优先级来调整TAS帧的实际发送时间；还在TAS帧中设置延迟标志，记录该TAS帧是否被延迟发送以及延迟发送的时长。TAS帧的接收端收到TAS帧之后，如果该TAS帧的延迟标志表明该TAS帧未发生延迟，则正常处理该TAS帧；如果该TAS帧的延迟标志表明该TAS帧发生了延迟，则缩短处理该TAS帧的等待时长，缩短的等待时长等于该TAS帧的延迟标志记录的延迟发送的时长。本申请修改了DigRF V4协议中的TAS帧处理机制，用来解决TAS冲突场景下存在的问题。

Description

一种TAS帧的处理方法及装置
技术领域
本申请涉及一种移动通信的UE(user equipment，用户设备)芯片设计领域。
背景技术
UE中通常将射频、基带分为RFIC(radio-frequency integrated circuit，射频集成电路)和BBIC(base-band integrated circuit，基带集成电路)两个芯片。两个芯片之间使用称之为DigRF(Digital RF，数字射频)的接口进行连接。
在实际的通信芯片设计中，通常BBIC作为MasterIC(主芯片)，带有DSP(DigitalSignal Processor，数字信号处理器)，执行效率高，可以并行执行多条指令；例如NR(NewRadio，新无线)和LTE(长期演进技术)可以独立执行，互不影响。而RFIC通常作为SlaveIC(从芯片)，不带DSP，只有MCU(microcontroller unit，微控制器单元)，执行效率低，且只能顺序执行；例如当NR和LTE同时有任务需要处理时，只能串行处理。
移动通信中对时间精度要求极高，比如上行发送数据的开始和结束、下行接收数据的开始和结束、AGC(automatic gain control，自动增益控制)调整、ATC(AutomaticTiming Control，自动定时控制)调整、AFC(automatic frequency control，自动频率控制)调整等，均需要BBIC和RFIC都在精确的时间生效，但RFIC不知道这个时间信息，所以通常是由BBIC通过DigRF接口发送TAS(Timing Accurate Strobe，精准时间指示)帧来触发RFIC执行相应处理。
以上行发送数据为例，当上行需要在tradio时刻开始发送数据，那么BBIC在tradio时刻之前提前tMacroAdvance时间发送TxStartMacro(打开RFIC侧发射通道的命令)给RFIC。RFIC在收到TxStartMacro后先做预处理，生成TxStart(开始发射)的序列(Sequence)。tMacroAdvance需要大于或等于RFIC在收到TxStartMacro后做预处理、生成TxStart的序列的时间。然后BBIC在tradio时刻之前提前twakeupDly+ttransDly时间准备发送TAS帧。twakeupDly表示BBIC的处理延迟，是从TAS帧被Trig(阻塞)到允许发送的时间；ttransDly表示TAS帧的传输延迟，是TAS帧发送出去需要的时间；两者均为固定值。其中ttransDly这段时间需要占用通路。通路是指TxControlLane，所有控制信息都在TxControlLane上串行发送。DigRF V4协议规定TAS帧会连续发送两次以提高TAS帧发送的成功率。当RFIC收到BBIC发送的TAS帧后，固定延迟一段时间trfDly后(trfDly表示RFIC的处理时间)，立即开始执行TxStart的序列，因此能保证RFIC在精确时间开始和/或结束数据的发送和/或接收。
上述过程中的twakeupDly、ttransDly、trfDly如图1所示。图1中左侧的Idle(空闲)表示从TAS帧被阻塞到开始第一次发送之间的twakeupDly这段时间内不需要占用通路；在发送TAS帧的ttransDly这段时间内需要独占通路；右侧的空闲表示发送完两个TAS帧之后，通路会被释放。最右侧表示TxStart的序列开始执行的时间，TxStart的序列执行完成的时间点就是tradio时刻。
在3G、4G时代，MIPI DigRF V4协议成为了主流的DigRF接口协议。随着技术的发展和5G时代的到来，一个厂商同时设计RFIC和BBIC成为主流，从而使得厂商开始根据自己的需求自行修改和定制DigRF接口协议，但是通常还是以DigRF V4作为基础进行修改。
DigRF V4协议设计了一种嵌套(NEST)机制，可以把高优先级的帧及时地优先发送。所述嵌套机制是把高优先级帧嵌入到非高优先级的帧中，该高优先级帧称为嵌套帧(Nested Frame)，被嵌入的非高优先级帧称为封装帧(Encapsulating Frame)。一个封装帧里可以嵌入一个或多个嵌套帧。例如TAS帧就属于高优先级的帧。
现有技术虽然把TAS帧作为高优先级帧，优先发送，但是TAS帧之间的优先级是等同的。当发生TAS冲突(Collide)时，只能顺序发送和处理，因此先发送的TAS帧能保证在准确的时间生效，但是后发送的TAS帧会有较大的延迟，导致系统失败的概率大大增加，从而会对系统的整体性能和用户体验带来明显影响。
对任何通信制式，Tx(发送)和/或Rx(接收)的BBON(开始发射或接收数据)和/或BBOFF(结束发射或接收数据)都需要保证时间精度，所以均需要TAS帧来触发RFIC的相关处理。对于传统的3G、4G等通信系统，由于发送和接收的BBON、BBOFF之间有较大Gap(间隔)，因此TAS帧之间有较大间隔。按照传统经验，这个间隔大于3μs。另外，由于3G、4G的数据速率较低，即使出现TAS帧的精度偏差，也可以在BBIC侧检测到并通过ATC调整进行补偿，所以不需要考虑TAS帧间隔极小时造成的问题。
近些年来随着5G等技术的发展，数据速率大大提升，对时间精度越来越敏感。一旦TAS帧的精度偏差较大，可能会导致BBIC无法检测到，导致接收错误。例如5G支持SCS(subcarrier spacing，子载波间隔)为120kHz时，OS(OFDM symbol，OFDM符号；其中OFDM表示orthogonal frequency-division multiplexing，正交频分复用)长度仅为8.93μs，再加上5G支持OS级调度，以及EN-DC(E-UTRA-NR Dual Connectivity，E-UTRA-NR双连接，其中E-UTRA表示Evolved Universal Terrestrial Radio Access，演进的通用陆面无线接入)等需求，TAS帧之间的间隔无法保证，这会导致RFIC无法在准确的时间开始发送和/或接收的BBON和/或BBOFF，导致系统收发能力大大下降，严重影响用户体验。对于TAS帧之间的间隔过小导致BBIC发送TAS帧时间出现偏差，导致RFIC处理出现问题的现象称之为TAS冲突(Collide)。需要说明的是，TAS冲突不仅仅出现在若干TAS帧在完全相同的时间发送的情形。单个TAS帧的长度是6个字节，连续发送两次的TAS帧有12个字节，各个字节是串行发送的。由于通路的唯一性，如果当前通路上有TAS帧一在发送，那么在它发送完成之前的ttransDly这段时间内，假如出现新的TAS帧二需要发送，也会出现TAS冲突。后面这种TAS冲突如图2所示。由于TAS冲突，导致TAS帧二会延迟timeDeviation时长后发送，导致精度出现很大损失。
随着URLLC(Ultra-reliable low-latency communication，超可靠低延迟通信)等技术逐渐应用，TAS冲突发生的情况会越来越严重。
发明内容
本申请所要解决的技术问题是对DigRF V4协议中的TAS帧处理机制进行改进，在发生TAS冲突时保证每个TAS帧均在准确的时间生效。
为解决上述技术问题，本申请提出了一种TAS帧的处理方法，所述TAS帧指精准时间指示帧；包括如下步骤。步骤S1：将TAS帧分成高优先级TAS帧和低优先级TAS帧。步骤S2：TAS帧的发送端在未发生TAS冲突时正常发送TAS帧，在发生TAS冲突时根据TAS帧被阻塞的顺序以及优先级来调整TAS帧的实际发送时间；还在TAS帧中设置延迟标志，记录该TAS帧是否被延迟发送以及延迟发送的时长。所述调整原则是：如果是相同优先级的TAS帧之间发生TAS冲突，则先被阻塞的TAS帧先发送，后被阻塞的TAS帧延迟一段时长后再发送；如果是不同优先级的TAS帧之间发生TAS冲突，则高优先级TAS帧先发送，低优先级TAS帧延迟一段时长后再发送。步骤S3：TAS帧的接收端收到TAS帧之后，如果该TAS帧的延迟标志表明该TAS帧未发生延迟，则正常处理该TAS帧；如果该TAS帧的延迟标志表明该TAS帧发生了延迟，则缩短处理该TAS帧的等待时长，缩短的等待时长等于该TAS帧的延迟标志记录的延迟发送的时长。上述方法修改了DigRF V4协议中的TAS帧处理机制，在TAS帧的接收端预留了一段保护时长，用来应对TAS帧的发送端的额外延迟。
进一步地，所述步骤S1中，指定某些通信制式为高优先级，其他通信制式为低优先级；则高优先级通信制式相关的TAS帧为高优先级TAS帧，低优先级通信制式相关的TAS帧为低优先级TAS帧。
进一步地，所述步骤S1中，将5G的TAS帧作为高优先级TAS帧，将2G、3G、4G的TAS帧作为低优先级TAS帧。
进一步地，所述步骤S2中，将TAS帧的负载的某一位或几位作为延迟标志。
进一步地，所述步骤S2中，所述步骤S2中，所述正常发送TAS帧是指从一个TAS帧被阻塞的时刻起经过twakeupDly时长后发送该TAS帧，twakeupDly表示基带集成电路BBIC的处理延迟。
进一步地，所述步骤S2中，如果是高优先级TAS帧之间发生TAS冲突，则先被阻塞的TAS帧先发送，后被阻塞的TAS帧延迟一段时长HighPriorTasTotDly后再发送；HighPriorTasTotDly表示高优先级延迟时长；如果是低优先级TAS帧之间发生TAS冲突，则先被阻塞的TAS帧先发送，后被阻塞的TAS帧延迟一段时长LowPriorTasTotDly后再发送；LowPriorTasTotDly表示低优先级延迟时长；如果是不同优先级的TAS帧之间发生TAS冲突，则高优先级TAS帧先发送，低优先级TAS帧延迟一段时长LowPriorTasTotDly后再发送；LowPriorTasTotDly＞HighPriorTasTotDly。这是第一示例。
进一步地，所述步骤S2中，TAS帧如未发生延迟则自身的延迟标志为第一取值，一旦发生延迟则将自身的延迟标志改为第二取值；延迟标志为表征发生延迟的第二取值时，对于高优先级TAS帧表明延迟发送的时长为HighPriorTasTotDly，对于低优先级TAS帧表明延迟发送的时长为LowPriorTasTotDly。这是第一示例。
进一步地，所述步骤S3中，所述正常处理TAS帧是指：收到高优先级TAS帧之后，等待HighPriorTasTotDly+trfDly后立即执行序列；收到低优先级TAS帧之后，等待LowPriorTasTotDly+trfDly后立即执行序列；trfDly表示射频集成电路RFIC的处理时间。这是第一示例。
进一步地，所述步骤S3中，收到高优先级TAS帧之后，如果该TAS帧的延迟标志表明该TAS帧发生了延迟，则等待trfDly后立即执行序列；缩短的等待时长HighPriorTasTotDly等于该TAS帧的延迟标志记录的延迟发送的时长HighPriorTasTotDly。所述步骤S3中，收到低优先级TAS帧之后，如果该TAS帧的延迟标志表明该TAS帧发生了延迟，则等待trfDly后立即执行序列；缩短的等待时长LowPriorTasTotDly等于该TAS帧的延迟标志记录的延迟发送的时长LowPriorTasTotDly。这是第一示例。
进一步地，当有m个高优先级TAS帧和n个低优先级TAS帧之间的间隔很小时，m为≥2的正整数，n为≥2的正整数；所述步骤S2中，如果是高优先级TAS帧之间发生TAS冲突，则先被阻塞的高优先级TAS帧先发送，后被阻塞的高优先级TAS帧延迟一段时长HighPriorTasTotDly后再发送；如果届时仍出现高优先级TAS帧之间发生TAS冲突，则继续延迟一段时长HighPriorTasTotDly后再发送；以此类推。如果是低优先级TAS帧之间发生TAS冲突，则先被阻塞的低优先级TAS帧先发送，后被阻塞的低优先级TAS帧延迟一段时长LowPriorTasTotDly后再发送；如果届时仍出现低优先级TAS帧之间发生TAS冲突，则继续延迟一段时长LowPriorTasTotDly后再发送；以此类推。如果是不同优先级的TAS帧之间发生TAS冲突，则高优先级TAS帧先发送，低优先级TAS帧延迟一段时长LowPriorTasTotDly后再发送；如果届时仍出现不同优先级的TAS帧之间发生TAS冲突、或者出现低优先级TAS帧之间发生TAS冲突，则继续延迟一段时长LowPriorTasTotDly后再发送；以此类推。这是第二示例。
进一步地，当m、n的最大值为4时，TAS帧的延迟标志采用2位长度；如果某个TAS帧未发生延迟，其延迟标志为0；如果某个TAS帧是首次被延迟，其延迟标志为1；假如该TAS帧再次发生TAS冲突需要被延迟，其延迟标志为2，以此类推。当延迟标志为1时，对于高优先级TAS帧表明延迟发送的时长为HighPriorTasTotDly，对于低优先级TAS帧表明延迟发送的时长为LowPriorTasTotDly；当延迟标志为2时，对于高优先级TAS帧表明延迟发送的时长为2×HighPriorTasTotDly，对于低优先级TAS帧表明延迟发送的时长为2×LowPriorTasTotDly；以此类推。这是第二示例。
进一步地，当m、n的最大值为4时，所述步骤S3中，所述正常处理TAS帧是指：收到高优先级TAS帧之后，等待4×HighPriorTasTotDly+trfDly后立即执行序列；收到低优先级TAS帧之后，等待4×LowPriorTasTotDly+trfDly后立即执行序列；trfDly表示射频集成电路RFIC的处理时间。这是第二示例。
进一步地，所述步骤S3中，收到高优先级TAS帧之后，如果该TAS帧的延迟标志为x，x为1或2或3，表明该TAS帧发生了延迟，则等待(4-x)×HighPriorTasTotDly+trfDly后立即执行序列；缩短的等待时长x×HighPriorTasTotDly等于该TAS帧的延迟标志记录的延迟发送的时长x×HighPriorTasTotDly。所述步骤S3中，收到低优先级TAS帧之后，如果该TAS帧的延迟标志为x，x为1或2或3，表明该TAS帧发生了延迟，则等待(4-x)×LowPriorTasTotDly+trfDly后立即执行序列；缩短的等待时长x×LowPriorTasTotDly等于该TAS帧的延迟标志记录的延迟发送的时长x×LowPriorTasTotDly。这是第二示例。
本申请还提出了一种TAS帧的处理装置，包括优先级划分单元、发送处理单元和接收处理单元。所述优先级划分单元用于将TAS帧分成高优先级TAS帧和低优先级TAS帧。所述发送处理单元用来在未发生TAS冲突时正常发送TAS帧，在发生TAS冲突时根据TAS帧被阻塞的顺序以及优先级来调整TAS帧的实际发送时间；还用来在TAS帧中设置延迟标志，记录该TAS帧是否被延迟发送以及延迟发送的时长。所述调整原则是：如果是相同优先级的TAS帧之间发生TAS冲突，则先被阻塞的TAS帧先发送，后被阻塞的TAS帧延迟一段时长后再发送；如果是不同优先级的TAS帧之间发生TAS冲突，则高优先级TAS帧先发送，低优先级TAS帧延迟一段时长后再发送。所述接收处理单元用来在收到TAS帧之后，如果该TAS帧的延迟标志表明该TAS帧未发生延迟，则正常处理该TAS帧；如果该TAS帧的延迟标志表明该TAS帧发生了延迟，则缩短处理该TAS帧的等待时长，缩短的等待时长等于该TAS帧的延迟标志记录的延迟发送的时长。
本申请取得的技术效果是：在发生TAS冲突时按照高优先级TAS帧在先、低优先级TAS帧在后的顺序发送，相同优先级TAS帧则按照阻塞的顺序发送，在接收端对延迟发送的TAS帧缩短等待处理时间，保证每个TAS帧均在准确的时间生效。
附图说明
图1是TAS帧用于上行发送数据的开始场景的示意图。
图2是TAS冲突的一个示例的示意图。
图3是本申请提出的TAS帧的处理方法的流程示意图。
图4是第一示例的第一种情况的高优先级TAS帧一的时序示意图。
图5是第一示例的第一种情况的低优先级TAS帧一的时序示意图。
图6是第一示例的第二种情况的两个高优先级TAS帧发生TAS冲突的时序示意图。
图7是第一示例的第三种情况之一的两个TAS帧发生TAS冲突的时序示意图。
图8是第一示例的第三种情况之二的两个TAS帧发生TAS冲突的时序示意图。
图9是一种复杂情况的TAS冲突的具体场景的三个TAS帧的时序示意图。
图10是本申请提出的TAS帧的处理装置的结构示意图。
图中附图标记说明：优先级划分单元1、发送处理单元2、接收处理单元3。
具体实施方式
请参阅图3，本申请提出的TAS帧的处理方法包括如下步骤。
步骤S1：将TAS帧分成高优先级TAS帧(HighPriorTas)和低优先级TAS帧(LowPriorTas)。例如，可以指定某些通信制式为高优先级，其他通信制式为低优先级；则高优先级通信制式相关的TAS帧为高优先级TAS帧，低优先级通信制式相关的TAS帧为低优先级TAS帧。一般而言，将5G的TAS帧作为高优先级TAS帧，将2G、3G、4G的TAS帧作为低优先级TAS帧。这一步是用来优先保证高优先级TAS帧在准确的时间发送。
步骤S2：TAS帧的发送端(BBIC侧)在未发生TAS冲突时正常发送TAS帧，在发生TAS冲突时根据TAS帧被阻塞的顺序以及优先级来调整TAS帧的实际发送时间。还在TAS帧中设置延迟标志，记录该TAS帧是否被延迟发送以及延迟发送的时长。例如，将TAS帧中一个字节长度的负载(Payload)的某一位或几位(bit)作为延迟标志(DelayFlag)。
所述调整原则是：如果是相同优先级的TAS帧之间发生TAS冲突，则先被阻塞的TAS帧先发送，后被阻塞的TAS帧延迟一段时长后再发送。如果是不同优先级的TAS帧之间发生TAS冲突，则高优先级TAS帧先发送，低优先级TAS帧延迟一段时长后再发送。这样当发生TAS冲突时，BBIC侧优先保证先阻塞的高优先级TAS帧的精度，后阻塞的高优先级TAS帧、或者低优先级TAS帧(不考虑阻塞顺序)延迟一段时长后发送。
步骤S3：TAS帧的接收端(RFIC侧)收到TAS帧之后，如果该TAS帧的延迟标志表明该TAS帧未发生延迟，则正常处理该TAS帧。如果该TAS帧的延迟标志表明该TAS帧发生了延迟，则缩短处理该TAS帧的等待时长，缩短的等待时长等于该TAS帧的延迟标志记录的延迟发送的时长。本申请中，由TAS冲突导致的发送延迟由BBIC决定并标识出，由RFIC根据标识做补偿。这样无论是否发生TAS冲突，均能保证TAS帧生效时的时间精度。
所述步骤S2中，所述正常发送TAS帧是指从一个TAS帧被阻塞的时刻起经过twakeupDly时长后发送该TAS帧，twakeupDly表示BBIC的处理延迟。如图1所示，TAS帧在BBIC侧的处理分为两个部分，第一部分是从TAS帧被阻塞到允许发送的时长twakeupDly；另一部分是TAS帧发送出去需要的时长ttransDly。为了处理TAS冲突，约定twakeupDly≥ttransDly。
作为第一示例，所述步骤S2中，如果是高优先级TAS帧之间发生TAS冲突，则先被阻塞的TAS帧先发送，后被阻塞的TAS帧延迟一段时长HighPriorTasTotDly后再发送。HighPriorTasTotDly表示高优先级延迟时长，为固定值。如果是低优先级TAS帧之间发生TAS冲突，则先被阻塞的TAS帧先发送，后被阻塞的TAS帧延迟一段时长LowPriorTasTotDly后再发送。LowPriorTasTotDly表示低优先级延迟时长，也是固定值。如果是不同优先级的TAS帧之间发生TAS冲突，则高优先级TAS帧先发送，低优先级TAS帧延迟一段时长LowPriorTasTotDly后再发送。LowPriorTasTotDly和HighPriorTasTotDly经过仔细设计，一般而言LowPriorTasTotDly＞HighPriorTasTotDly。
作为第一示例，无论高优先级TAS帧还是低优先级TAS帧，假如未发生延迟则自身的延迟标志为第一取值例如为0，一旦发生延迟则将自身的延迟标志改为第二取值例如为1。延迟标志为表征发生延迟的第二取值时，对于高优先级TAS帧表明延迟发送的时长为HighPriorTasTotDly，对于低优先级TAS帧表明延迟发送的时长为LowPriorTasTotDly。
作为第一示例，所述步骤S3中，所述正常处理TAS帧是指：收到高优先级TAS帧之后，等待HighPriorTasTotDly+trfDly后立即执行序列；收到低优先级TAS帧之后，等待LowPriorTasTotDly+trfDly后立即执行序列。trfDly表示RFIC的处理时间。此外，所述步骤S3中，收到高优先级TAS帧之后，如果该TAS帧的延迟标志表明该TAS帧发生了延迟，则等待trfDly后立即执行序列；缩短的等待时长HighPriorTasTotDly等于该TAS帧的延迟标志记录的延迟发送的时长HighPriorTasTotDly。此外，所述步骤S3中，收到低优先级TAS帧之后，如果该TAS帧的延迟标志表明该TAS帧发生了延迟，则等待trfDly后立即执行序列；缩短的等待时长LowPriorTasTotDly等于该TAS帧的延迟标志记录的延迟发送的时长LowPriorTasTotDly。现有技术的DigRF V4协议中，RFIC侧在收到TAS帧之后，延迟trfDly时长后立即开始执行相关序列。本申请在RFIC侧额外保留一段保护时长HighPriorTasTotDly或LowPriorTasTotDly用来应对TAS冲突。
第一示例下的第一种情况是指：当TAS帧之间的间隔足够大时，没有发生TAS冲突。无论是高优先级TAS帧还是低优先级TAS帧，BBIC发送时均不做任何延迟处理。RFIC收到高优先级TAS帧后延迟HighPriorTasTotDly+trfDly(两者之和为固定时长)后开始执行相应序列，RFIC收到低优先级TAS帧后延迟LowPriorTasTotDly+trfDly(两者之和为固定时长)后开始执行相应序列。
请参阅图4，这是第一示例下的第一种情况下的高优先级TAS帧一的时序示意图。其中，Hp1TimeBarE表示期望的高优先级TAS帧一对通路的占用，Hp1TimeBarR为实际的高优先级TAS帧一对通路的占用。空闲表示高优先级TAS帧一此时不需要占用通路，可以用来发送其他帧。发送表示高优先级TAS帧一需要占用通路，其他任何帧都不能发送。Hp1Trig表示高优先级TAS帧一被阻塞的时间点。Hp1SendE表示BBIC期望开始发送高优先级TAS帧一的时间点，Hp1SendR表示BBIC实际开始发送高优先级TAS帧一的时间点，两者重合。Hp1RecE表示RFIC期望收到高优先级TAS帧一的时间点，Hp1RecR表示RFIC实际收到高优先级TAS帧一的时间点，两者重合。Hp1ProcE表示RFIC期望开始执行相应序列的时间点，Hp1ProcR表示RFIC实际开始执行相应序列的时间，两者重合。
请参阅图5，这是第一示例下的第一种情况下的低优先级TAS帧一的时序示意图。其中，Lp1TimeBarE表示期望的低优先级TAS帧一对通路的占用，Lp1TimeBarR为实际的低优先级TAS帧一对通路的占用。空闲表示低优先级TAS帧一此时不需要占用通路，可以用来发送其他帧。发送表示低优先级TAS帧一需要占用通路，其他任何帧都不能发送。Lp1Trig表示低优先级TAS帧一被阻塞的时间点。Lp1SendE表示BBIC期望开始发送低优先级TAS帧一的时间点，Lp1SendR表示BBIC实际开始发送低优先级TAS帧一的时间点，两者重合。Lp1RecE表示RFIC期望收到低优先级TAS帧一的时间点，Lp1RecR表示RFIC实际收到低优先级TAS帧一的时间点，两者重合。Lp1ProcE表示RFIC期望开始执行相应序列的时间点，Lp1ProcR表示RFIC实际开始执行相应序列的时间，两者重合。
第一示例下的第二种情况是指：当两个相同优先级TAS帧之间的间隔很小时，有可能发生TAS冲突。这里以两个高优先级TAS帧举例说明，当已有高优先级TAS帧一被阻塞时，有新的高优先级TAS帧二被阻塞，此时判断从高优先级TAS帧二被阻塞的时间点经过twakeupDly时长后高优先级TAS帧一是否已发送完毕。
如果是，高优先级TAS帧一的延迟标志为表征未发生延迟的第一取值，例如为0，从高优先级TAS帧一被阻塞的时间点经过twakeupDly时长后立即发送高优先级TAS帧一；高优先级TAS帧二的延迟标志为表征未发生延迟的第一取值，例如为0，从高优先级TAS帧二被阻塞的时间点经过twakeupDly时长后立即发送高优先级TAS帧二。
如果否，高优先级TAS帧一的延迟标志为表征未发生延迟的第一取值，例如为0，从高优先级TAS帧一被阻塞的时间点经过twakeupDly时长后立即发送高优先级TAS帧一；高优先级TAS帧二的延迟标志为表征发生延迟的第二取值，例如为1，从高优先级TAS帧二被阻塞的时间点经过twakeupDly时长后再延迟HighPriorTasTotDly时长后立即发送高优先级TAS帧二。
需要说明的是，因为所有TAS帧的twakeupDly值相同，所以在阻塞时就可以知道是否会发生TAS冲突，BBIC有足够的时间来调整发送时间。当高优先级TAS帧之间发生TAS冲突时，例如接收的BBOFF和发送的BBON发生TAS冲突，或者AGC、AFC调整与前两者发生TAS冲突，此时先被阻塞的高优先级TAS帧一在准确时间发送，延迟标志为表征未发生延迟的第一取值，例如为0；后被阻塞的高优先级TAS帧二额外延迟固定时长HighPriorTasTotDly后发送，并将自身延迟标志改为表征发生延迟的第一取值，例如为1。
请参阅图6，这是第一示例下的第二种情况下的两个高优先级TAS帧发生TAS冲突的时序示意图。图6中变量名的含义与图4相同。变量名的前三个字符为Hp1表示涉及高优先级TAS帧一，变量名的前三个字符为Hp2表示涉及高优先级TAS帧二。冲突表示此时通路被占用，无法发送当前TAS帧。Hp2ProcE与Hp2ProcR为同一个时间点，表明对于发生延迟的高优先级TAS帧二而言，BBIC额外延迟了HighPriorTasTotDly时长再发送，而RFIC减少了HighPriorTasTotDly的等待时长就执行序列，两者恰好相互抵消，因此无论是高优先级TAS帧一还是高优先级TAS帧二都是在准确的时间点生效。
第一示例下的第三种情况是指：当高优先级TAS帧和低优先级TAS帧之间的间隔很小，有可能发生TAS冲突。
第一示例下的第三种情况之一是：当已有高优先级TAS帧一被阻塞时，有新的低优先级TAS帧一被阻塞，此时判断从低优先级TAS帧一被阻塞的时间点经过twakeupDly时长后高优先级TAS帧一是否已发送完毕。
如果是，高优先级TAS帧一的延迟标志为表征未发生延迟的第一取值，例如为0，从高优先级TAS帧一被阻塞的时间点经过twakeupDly时长后立即发送高优先级TAS帧一；低优先级TAS帧一的延迟标志为表征未发生延迟的第一取值，例如为0，从低优先级TAS帧一被阻塞的时间点经过twakeupDly时长后立即发送低优先级TAS帧一。
如果否，高优先级TAS帧一的延迟标志为表征未发生延迟的第一取值，例如为0，从高优先级TAS帧一被阻塞的时间点经过twakeupDly时长后立即发送高优先级TAS帧一；低优先级TAS帧一的延迟标志为表征发生延迟的第二取值，例如为1，从低优先级TAS帧一被阻塞的时间点经过twakeupDly时长后再延迟LowPriorTasTotDly时长后立即发送低优先级TAS帧一。
请参阅图7，这是第一示例下的第三种情况之一的两个TAS帧发生TAS冲突的时序示意图。图7中，变量名的含义与图4、图5相同。高优先级TAS帧一先阻塞，低优先级TAS帧一后阻塞。高优先级TAS帧一正常发送，延迟标志为表征未发生延迟的第一取值，例如为0。低优先级TAS帧一额外延迟LowPriorTasTotDly时长，延迟标志为表征发生延迟的第二取值，例如为1。Lp1ProcE与Lp1ProcR为同一个时间点，表明对于发生延迟的低优先级TAS帧一而言，BBIC额外延迟了固定时长LowPriorTasTotDly再发送，而RFIC减少了LowPriorTasTotDly的等待时长就执行序列，两者恰好相互抵消，因此无论是高优先级TAS帧一还是低优先级TAS帧一都是在准确的时间点生效。
第一示例下的第三种情况之二是：当高优先级TAS帧和低优先级TAS帧之间的间隔很小，有可能发生TAS冲突。当已有低优先级TAS帧一被阻塞时，有新的高优先级TAS帧一被阻塞，此时判断从高优先级TAS帧一被阻塞的时间点经过twakeupDly时长后低优先级TAS帧一是否已发送完毕。
如果是，低优先级TAS帧一的延迟标志为表征未发生延迟的第一取值，例如为0，从低优先级TAS帧一被阻塞的时间点经过twakeupDly时长后立即发送低优先级TAS帧一；高优先级TAS帧一的延迟标志为表征未发生延迟的第一取值，例如为0，从高优先级TAS帧一被阻塞的时间点经过twakeupDly时长后立即发送高优先级TAS帧一。
如果否，低优先级TAS帧一的延迟标志为表征发生延迟的第二取值，例如为1，从低优先级TAS帧一被阻塞的时间点经过twakeupDly时长后再延迟LowPriorTasTotDly时长后立即发送低优先级TAS帧一；高优先级TAS帧一的延迟标志为表征未发生延迟的第一取值，例如为0，从高优先级TAS帧一被阻塞的时间点经过twakeupDly时长后立即发送高优先级TAS帧一。
请参阅图8，这是第一示例下的第三种情况之二的两个TAS帧发生TAS冲突的时序示意图。图8中，变量名的含义与图3、图4相同。低优先级TAS帧一先阻塞，高优先级TAS帧一后阻塞。高优先级TAS帧一正常发送，延迟标志为表征未发生延迟的第一取值，例如为0。低优先级TAS帧一额外延迟LowPriorTasTotDly时长，延迟标志为表征发生延迟的第二取值，例如为1。Lp1ProcE与Lp1ProcR为同一个时间点，表明对于发生延迟的低优先级TAS帧一而言，BBIC额外延迟了固定时长LowPriorTasTotDly再发送，而RFIC减少了LowPriorTasTotDly的等待时长就执行序列，两者恰好相互抵消，因此无论是高优先级TAS帧一还是低优先级TAS帧一都是在准确的时间点生效。
需要说明的是，第一示例下的第三种情况下，无论低优先级TAS帧先阻塞还是后阻塞，都优先保证高优先级TAS帧在准确时间发送。
第一示例下除了上述三种情况以外，还可能有更为复杂的情况。但是所有复杂的情况都可以视为上述三种情况的组合，处理方式也是类似的。例如，当有2个高优先级TAS帧和1个低优先级TAS帧之间的间隔很小时，有可能发生TAS冲突。与前述三种情况相同，也是判断各个TAS帧需要发送时，通路是否已经被占用，此时既可能存在高优先级TAS帧之间的TAS冲突，又可能存在高优先级TAS帧和低优先级TAS帧之间的TAS冲突。图9给出了一种复杂情况的TAS冲突的具体场景，三个TAS帧的阻塞顺序依次为高优先级TAS帧一、低优先级TAS帧一、高优先级TAS帧二，实际发送顺序依次为高优先级TAS帧一、高优先级TAS帧二、低优先级TAS帧一。其中高优先级TAS帧一的延迟标志为0，低优先级TAS帧一和高优先级TAS帧二的延迟标志为1。
当有m个高优先级TAS帧和n个低优先级TAS帧之间的间隔很小时，m为≥2的正整数，n为≥2的正整数，有可能发生TAS冲突。此时，第一示例不再适用，需要采用第二示例。
作为第二示例，所述步骤S2中，如果是高优先级TAS帧之间发生TAS冲突，则先被阻塞的高优先级TAS帧先发送，后被阻塞的高优先级TAS帧延迟一段时长HighPriorTasTotDly后再发送；如果届时仍出现高优先级TAS帧之间发生TAS冲突，则继续延迟一段时长HighPriorTasTotDly后再发送；以此类推。如果是低优先级TAS帧之间发生TAS冲突，则先被阻塞的低优先级TAS帧先发送，后被阻塞的低优先级TAS帧延迟一段时长LowPriorTasTotDly后再发送；如果届时仍出现低优先级TAS帧之间发生TAS冲突，则继续延迟一段时长LowPriorTasTotDly后再发送；以此类推。如果是不同优先级的TAS帧之间发生TAS冲突，则高优先级TAS帧先发送，低优先级TAS帧延迟一段时长LowPriorTasTotDly后再发送；如果届时仍出现不同优先级的TAS帧之间发生TAS冲突、或者出现低优先级TAS帧之间发生TAS冲突，则继续延迟一段时长LowPriorTasTotDly后再发送；以此类推。
作为第二示例，TAS帧的延迟标志采用多位。例如m、n的最大值为4时，2位长度的延迟标志就可以满足需求。如果某个TAS帧未发生延迟，其延迟标志为0；如果某个TAS帧是首次被延迟，其延迟标志为1；假如该TAS帧再次发生TAS冲突需要被延迟，其延迟标志为2，以此类推。当延迟标志为1时，对于高优先级TAS帧表明延迟发送的时长为HighPriorTasTotDly，对于低优先级TAS帧表明延迟发送的时长为LowPriorTasTotDly。当延迟标志为2时，对于高优先级TAS帧表明延迟发送的时长为2×HighPriorTasTotDly，对于低优先级TAS帧表明延迟发送的时长为2×LowPriorTasTotDly；以此类推。
作为第二示例，例如m、n的最大值为4时，所述步骤S3中，所述正常处理TAS帧是指：收到高优先级TAS帧之后，等待4×HighPriorTasTotDly+trfDly后立即执行序列；收到低优先级TAS帧之后，等待4×LowPriorTasTotDly+trfDly后立即执行序列。这表明第二示例比第一示例在RFIC侧预留了更多的保护时长用来应对更为复杂的TAS冲突场景。此外，所述步骤S3中，收到高优先级TAS帧之后，如果该TAS帧的延迟标志为x，x为1或2或3，表明该TAS帧发生了延迟，则等待(4-x)×HighPriorTasTotDly+trfDly后立即执行序列；缩短的等待时长x×HighPriorTasTotDly等于该TAS帧的延迟标志记录的延迟发送的时长x×HighPriorTasTotDly，从而确保该高优先级TAS帧在准确的时间点生效。此外，所述步骤S3中，收到低优先级TAS帧之后，如果该TAS帧的延迟标志为x，x为1或2或3，表明该TAS帧发生了延迟，则等待(4-x)×LowPriorTasTotDly+trfDly后立即执行序列；缩短的等待时长x×LowPriorTasTotDly等于该TAS帧的延迟标志记录的延迟发送的时长x×LowPriorTasTotDly，从而确保该低优先级TAS帧在准确的时间点生效。
请参阅图10，本申请提出的TAS帧的处理装置包括优先级划分单元1、发送处理单元2和接收处理单元3。图10所示装置与图3所示方法相对应。
所述优先级划分单元1用于将TAS帧分成高优先级TAS帧和低优先级TAS帧。
所述发送处理单元2用来在未发生TAS冲突时正常发送TAS帧，在发生TAS冲突时根据TAS帧被阻塞的顺序以及优先级来调整TAS帧的实际发送时间。所述发送处理单元2还用来在TAS帧中设置延迟标志，记录该TAS帧是否被延迟发送以及延迟发送的时长。所述调整原则是：如果是相同优先级的TAS帧之间发生TAS冲突，则先被阻塞的TAS帧先发送，后被阻塞的TAS帧延迟一段时长后再发送。如果是不同优先级的TAS帧之间发生TAS冲突，则高优先级TAS帧先发送，低优先级TAS帧延迟一段时长后再发送。
所述接收处理单元3用来在收到TAS帧之后，如果该TAS帧的延迟标志表明该TAS帧未发生延迟，则正常处理该TAS帧。如果该TAS帧的延迟标志表明该TAS帧发生了延迟，则缩短处理该TAS帧的等待时长，缩短的等待时长等于该TAS帧的延迟标志记录的延迟发送的时长。
本申请提供了一种TAS冲突的解决方案，可以用极小的代价实现多个TAS帧发送间隔很小时的准确性问题。所述代价是指延迟标志需要占用TAS帧的负载的一位或多位资源。典型场景下1位长度的延迟标志就可以满足需要，复杂应用场景下可以根据需求灵活使用更多位长度的延迟标志来满足更加复杂的TAS冲突情况。由于所有的TAS冲突的处理均在DigRF接口内部完成，对整个系统而言，只需要提前规划好高优先级TAS帧和低优先级TAS帧即可，无需因为TAS冲突对TAS阻塞时间做任何调整，不会对固件(FirmWare)增加负担。对于RFIC而言，只需要根据延迟标志决定是正常处理TAS帧还是缩短等待处理TAS帧的时长，实现简单。RFIC根据TAS帧的负载中的延迟标志可以知道TAS帧属于高优先级TAS帧还是低优先级TAS帧，缩短对应的等待处理的时长。本申请可以大大降低TAS冲突造成的性能损失或者掉话等问题，从而提高了系统整体的稳健性(robustness)。
以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (14)

1.一种TAS帧的处理方法，所述TAS帧指精准时间指示帧；其特征是，包括如下步骤；
步骤S1：将TAS帧分成高优先级TAS帧和低优先级TAS帧；
步骤S2：TAS帧的发送端在未发生TAS冲突时正常发送TAS帧，在发生TAS冲突时根据TAS帧被阻塞的顺序以及优先级来调整TAS帧的实际发送时间；还在TAS帧中设置延迟标志，记录该TAS帧是否被延迟发送以及延迟发送的时长；
所述调整原则是：如果是相同优先级的TAS帧之间发生TAS冲突，则先被阻塞的TAS帧先发送，后被阻塞的TAS帧延迟一段时长后再发送；如果是不同优先级的TAS帧之间发生TAS冲突，则高优先级TAS帧先发送，低优先级TAS帧延迟一段时长后再发送；
步骤S3：TAS帧的接收端收到TAS帧之后，如果该TAS帧的延迟标志表明该TAS帧未发生延迟，则正常处理该TAS帧；如果该TAS帧的延迟标志表明该TAS帧发生了延迟，则缩短处理该TAS帧的等待时长，缩短的等待时长等于该TAS帧的延迟标志记录的延迟发送的时长。
2.根据权利要求1所述的TAS帧的处理方法，其特征是，所述步骤S1中，指定某些通信制式为高优先级，其他通信制式为低优先级；则高优先级通信制式相关的TAS帧为高优先级TAS帧，低优先级通信制式相关的TAS帧为低优先级TAS帧。
3.根据权利要求2所述的TAS帧的处理方法，其特征是，所述步骤S1中，将5G的TAS帧作为高优先级TAS帧，将2G、3G、4G的TAS帧作为低优先级TAS帧。
4.根据权利要求1所述的TAS帧的处理方法，其特征是，所述步骤S2中，将TAS帧的负载的某一位或几位作为延迟标志。
5.根据权利要求1所述的TAS帧的处理方法，其特征是，所述步骤S2中，所述步骤S2中，所述正常发送TAS帧是指从一个TAS帧被阻塞的时刻起经过twakeupDly时长后发送该TAS帧，twakeupDly表示基带集成电路BBIC的处理延迟。
6.根据权利要求1所述的TAS帧的处理方法，其特征是，所述步骤S2中，如果是高优先级TAS帧之间发生TAS冲突，则先被阻塞的TAS帧先发送，后被阻塞的TAS帧延迟一段时长HighPriorTasTotDly后再发送；HighPriorTasTotDly表示高优先级延迟时长；如果是低优先级TAS帧之间发生TAS冲突，则先被阻塞的TAS帧先发送，后被阻塞的TAS帧延迟一段时长LowPriorTasTotDly后再发送；LowPriorTasTotDly表示低优先级延迟时长；如果是不同优先级的TAS帧之间发生TAS冲突，则高优先级TAS帧先发送，低优先级TAS帧延迟一段时长LowPriorTasTotDly后再发送；LowPriorTasTotDly＞HighPriorTasTotDly。
7.根据权利要求6所述的TAS帧的处理方法，其特征是，所述步骤S2中，TAS帧如未发生延迟则自身的延迟标志为第一取值，一旦发生延迟则将自身的延迟标志改为第二取值；延迟标志为表征发生延迟的第二取值时，对于高优先级TAS帧表明延迟发送的时长为HighPriorTasTotDly，对于低优先级TAS帧表明延迟发送的时长为LowPriorTasTotDly。
8.根据权利要求6所述的TAS帧的处理方法，其特征是，所述步骤S3中，所述正常处理TAS帧是指：收到高优先级TAS帧之后，等待HighPriorTasTotDly+trfDly后立即执行序列；收到低优先级TAS帧之后，等待LowPriorTasTotDly+trfDly后立即执行序列；trfDly表示射频集成电路RFIC的处理时间。
9.根据权利要求8所述的TAS帧的处理方法，其特征是，所述步骤S3中，收到高优先级TAS帧之后，如果该TAS帧的延迟标志表明该TAS帧发生了延迟，则等待trfDly后立即执行序列；缩短的等待时长HighPriorTasTotDly等于该TAS帧的延迟标志记录的延迟发送的时长HighPriorTasTotDly；
所述步骤S3中，收到低优先级TAS帧之后，如果该TAS帧的延迟标志表明该TAS帧发生了延迟，则等待trfDly后立即执行序列；缩短的等待时长LowPriorTasTotDly等于该TAS帧的延迟标志记录的延迟发送的时长LowPriorTasTotDly。
10.根据权利要求1所述的TAS帧的处理方法，其特征是，当有m个高优先级TAS帧和n个低优先级TAS帧之间的间隔很小时，m为≥2的正整数，n为≥2的正整数；所述步骤S2中，如果是高优先级TAS帧之间发生TAS冲突，则先被阻塞的高优先级TAS帧先发送，后被阻塞的高优先级TAS帧延迟一段时长HighPriorTasTotDly后再发送；如果届时仍出现高优先级TAS帧之间发生TAS冲突，则继续延迟一段时长HighPriorTasTotDly后再发送；以此类推；
如果是低优先级TAS帧之间发生TAS冲突，则先被阻塞的低优先级TAS帧先发送，后被阻塞的低优先级TAS帧延迟一段时长LowPriorTasTotDly后再发送；如果届时仍出现低优先级TAS帧之间发生TAS冲突，则继续延迟一段时长LowPriorTasTotDly后再发送；以此类推；
如果是不同优先级的TAS帧之间发生TAS冲突，则高优先级TAS帧先发送，低优先级TAS帧延迟一段时长LowPriorTasTotDly后再发送；如果届时仍出现不同优先级的TAS帧之间发生TAS冲突、或者出现低优先级TAS帧之间发生TAS冲突，则继续延迟一段时长LowPriorTasTotDly后再发送；以此类推。
11.根据权利要求10所述的TAS帧的处理方法，其特征是，当m、n的最大值为4时，TAS帧的延迟标志采用2位长度；如果某个TAS帧未发生延迟，其延迟标志为0；如果某个TAS帧是首次被延迟，其延迟标志为1；假如该TAS帧再次发生TAS冲突需要被延迟，其延迟标志为2，以此类推；
当延迟标志为1时，对于高优先级TAS帧表明延迟发送的时长为HighPriorTasTotDly，对于低优先级TAS帧表明延迟发送的时长为LowPriorTasTotDly；当延迟标志为2时，对于高优先级TAS帧表明延迟发送的时长为2×HighPriorTasTotDly，对于低优先级TAS帧表明延迟发送的时长为2×LowPriorTasTotDly；以此类推。
12.根据权利要求10所述的TAS帧的处理方法，其特征是，当m、n的最大值为4时，所述步骤S3中，所述正常处理TAS帧是指：收到高优先级TAS帧之后，等待4×HighPriorTasTotDly+trfDly后立即执行序列；收到低优先级TAS帧之后，等待4×LowPriorTasTotDly+trfDly后立即执行序列；trfDly表示射频集成电路RFIC的处理时间。
13.根据权利要求12所述的TAS帧的处理方法，其特征是，所述步骤S3中，收到高优先级TAS帧之后，如果该TAS帧的延迟标志为x，x为1或2或3，表明该TAS帧发生了延迟，则等待(4-x)×HighPriorTasTotDly+trfDly后立即执行序列；缩短的等待时长x×HighPriorTasTotDly等于该TAS帧的延迟标志记录的延迟发送的时长x×HighPriorTasTotDly；
所述步骤S3中，收到低优先级TAS帧之后，如果该TAS帧的延迟标志为x，x为1或2或3，表明该TAS帧发生了延迟，则等待(4-x)×LowPriorTasTotDly+trfDly后立即执行序列；缩短的等待时长x×LowPriorTasTotDly等于该TAS帧的延迟标志记录的延迟发送的时长x×LowPriorTasTotDly。
14.一种TAS帧的处理装置，其特征是，包括优先级划分单元、发送处理单元和接收处理单元；
所述优先级划分单元用于将TAS帧分成高优先级TAS帧和低优先级TAS帧；
所述发送处理单元用来在未发生TAS冲突时正常发送TAS帧，在发生TAS冲突时根据TAS帧被阻塞的顺序以及优先级来调整TAS帧的实际发送时间；还用来在TAS帧中设置延迟标志，记录该TAS帧是否被延迟发送以及延迟发送的时长；
所述调整原则是：如果是相同优先级的TAS帧之间发生TAS冲突，则先被阻塞的TAS帧先发送，后被阻塞的TAS帧延迟一段时长后再发送；如果是不同优先级的TAS帧之间发生TAS冲突，则高优先级TAS帧先发送，低优先级TAS帧延迟一段时长后再发送；
所述接收处理单元用来在收到TAS帧之后，如果该TAS帧的延迟标志表明该TAS帧未发生延迟，则正常处理该TAS帧；如果该TAS帧的延迟标志表明该TAS帧发生了延迟，则缩短处理该TAS帧的等待时长，缩短的等待时长等于该TAS帧的延迟标志记录的延迟发送的时长。
CN202110583371.7A 2021-05-27 2021-05-27 一种tas帧的处理方法及装置 Active CN113438691B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110583371.7A CN113438691B (zh) 2021-05-27 2021-05-27 一种tas帧的处理方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110583371.7A CN113438691B (zh) 2021-05-27 2021-05-27 一种tas帧的处理方法及装置

Publications (2)

Publication Number Publication Date
CN113438691A true CN113438691A (zh) 2021-09-24
CN113438691B CN113438691B (zh) 2024-01-05

Family

ID=77802864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110583371.7A Active CN113438691B (zh) 2021-05-27 2021-05-27 一种tas帧的处理方法及装置

Country Status (1)

Country Link
CN (1) CN113438691B (zh)

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000059377A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd 通信装置
US20040240404A1 (en) * 2003-03-12 2004-12-02 Ibrahim Brima B. Peer to peer wireless communication conflict resolution
CN1625861A (zh) * 2002-05-29 2005-06-08 三菱电机株式会社 数据错误控制方法
JP2005260780A (ja) * 2004-03-15 2005-09-22 Canon Inc フレームを送信する送信装置およびフレーム送信の際の優先制御方法
JP2006019860A (ja) * 2004-06-30 2006-01-19 Nippon Telegr & Teleph Corp <Ntt> フレーム読出スケジューリング回路及び方法
JP2007295081A (ja) * 2006-04-21 2007-11-08 Auto Network Gijutsu Kenkyusho:Kk 電子制御ユニットおよびフレーム優先度設定方法
CN101682537A (zh) * 2007-04-13 2010-03-24 Hart通信基金会 无线网络中的基于优先级的调度和路由
WO2011090918A2 (en) * 2010-01-19 2011-07-28 Valens Semiconductor Ltd. Highly utilized communication channel with order and retransmissions
US8537945B1 (en) * 2009-11-23 2013-09-17 Marvell International Ltd. Synchronization of time accurate strobe (TAS) messages
AT517782A1 (de) * 2015-10-01 2017-04-15 Bernecker + Rainer Industrie-Elektronik Ges M B H Verfahren zur asynchronen Datenkommunikation in einem echtzeitfähigen Ethernet-Datennetzwerk
CN107040440A (zh) * 2015-11-05 2017-08-11 罗伯特·博世有限公司 在基于以太网的运载工具中网络中的启动触发
CN107295567A (zh) * 2017-07-21 2017-10-24 重庆邮电大学 一种基于帧结构的无限资源冲突检测方法
US20180027590A1 (en) * 2016-07-25 2018-01-25 Qualcomm Incorporated Latency reduction techniques for lte transmission in unlicensed spectrum
US20180322080A1 (en) * 2017-05-05 2018-11-08 Microchip Technology Incorporated Devices and methods for prioritizing transmission of events on serial communication links
CN109618414A (zh) * 2019-01-29 2019-04-12 中国科学院上海微系统与信息技术研究所 一种基于优先级的免调度传输方法
WO2020058494A1 (en) * 2018-09-20 2020-03-26 Canon Kabushiki Kaisha Method, device, and computer program for improving transmission of encoded media data
CN111106904A (zh) * 2019-12-23 2020-05-05 翱捷科技(上海)有限公司 一种DigRF传输端的帧发送处理方法及系统
CN111181689A (zh) * 2019-12-23 2020-05-19 翱捷科技(上海)有限公司 一种简化DigRF接收侧的NEST机制处理方法及系统
CN111698059A (zh) * 2020-05-28 2020-09-22 中国航空工业集团公司西安航空计算技术研究所 协议控制帧无冲突传输方法
CN112217701A (zh) * 2019-07-09 2021-01-12 杭州萤石软件有限公司 总线冲突避免方法及装置
CN112256454A (zh) * 2020-10-30 2021-01-22 上海哔哩哔哩科技有限公司 消息延时处理方法和系统

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000059377A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd 通信装置
CN1625861A (zh) * 2002-05-29 2005-06-08 三菱电机株式会社 数据错误控制方法
US20040240404A1 (en) * 2003-03-12 2004-12-02 Ibrahim Brima B. Peer to peer wireless communication conflict resolution
JP2005260780A (ja) * 2004-03-15 2005-09-22 Canon Inc フレームを送信する送信装置およびフレーム送信の際の優先制御方法
JP2006019860A (ja) * 2004-06-30 2006-01-19 Nippon Telegr & Teleph Corp <Ntt> フレーム読出スケジューリング回路及び方法
JP2007295081A (ja) * 2006-04-21 2007-11-08 Auto Network Gijutsu Kenkyusho:Kk 電子制御ユニットおよびフレーム優先度設定方法
CN101682537A (zh) * 2007-04-13 2010-03-24 Hart通信基金会 无线网络中的基于优先级的调度和路由
US8537945B1 (en) * 2009-11-23 2013-09-17 Marvell International Ltd. Synchronization of time accurate strobe (TAS) messages
WO2011090918A2 (en) * 2010-01-19 2011-07-28 Valens Semiconductor Ltd. Highly utilized communication channel with order and retransmissions
AT517782A1 (de) * 2015-10-01 2017-04-15 Bernecker + Rainer Industrie-Elektronik Ges M B H Verfahren zur asynchronen Datenkommunikation in einem echtzeitfähigen Ethernet-Datennetzwerk
CN107040440A (zh) * 2015-11-05 2017-08-11 罗伯特·博世有限公司 在基于以太网的运载工具中网络中的启动触发
US20180027590A1 (en) * 2016-07-25 2018-01-25 Qualcomm Incorporated Latency reduction techniques for lte transmission in unlicensed spectrum
US20180322080A1 (en) * 2017-05-05 2018-11-08 Microchip Technology Incorporated Devices and methods for prioritizing transmission of events on serial communication links
CN107295567A (zh) * 2017-07-21 2017-10-24 重庆邮电大学 一种基于帧结构的无限资源冲突检测方法
WO2020058494A1 (en) * 2018-09-20 2020-03-26 Canon Kabushiki Kaisha Method, device, and computer program for improving transmission of encoded media data
CN109618414A (zh) * 2019-01-29 2019-04-12 中国科学院上海微系统与信息技术研究所 一种基于优先级的免调度传输方法
CN112217701A (zh) * 2019-07-09 2021-01-12 杭州萤石软件有限公司 总线冲突避免方法及装置
CN111106904A (zh) * 2019-12-23 2020-05-05 翱捷科技(上海)有限公司 一种DigRF传输端的帧发送处理方法及系统
CN111181689A (zh) * 2019-12-23 2020-05-19 翱捷科技(上海)有限公司 一种简化DigRF接收侧的NEST机制处理方法及系统
CN111698059A (zh) * 2020-05-28 2020-09-22 中国航空工业集团公司西安航空计算技术研究所 协议控制帧无冲突传输方法
CN112256454A (zh) * 2020-10-30 2021-01-22 上海哔哩哔哩科技有限公司 消息延时处理方法和系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PEI HUANG; CHIN-JUNG LIU; LI XIAO: "TAS-MAC: A traffic-adaptive synchronous MAC protocol for wireless sensor networks", 2013 IEEE INTERNATIONAL CONFERENCE ON SENSING, COMMUNICATIONS AND NETWORKING (SECON) *
廖敏、李静: "uRLLC中TSC技术及相关应用研究", 《邮电设计技术》, vol. 2021, pages 49 - 54 *

Also Published As

Publication number Publication date
CN113438691B (zh) 2024-01-05

Similar Documents

Publication Publication Date Title
WO2018223929A1 (zh) 发送上行信息的方法和装置
KR101031565B1 (ko) 동기화가 필요한 사용자 장비를 위한 전용 자원을 이용하여고속의 신뢰성있는 업링크 동기화를 제공하는 장치, 방법 및 컴퓨터 프로그램 생성물
WO2018129725A1 (zh) 信道侦听方法和装置
CN105376861B (zh) 一种占用非授权载波的发送的方法、系统及接入点
EP2996417B1 (en) Timing adjustment method and device
RU2763775C1 (ru) Способ и устройство беспроводной связи
TW202224372A (zh) Harq處理方法、用戶設備和基地台
WO2021088494A1 (zh) Sps pdsch的harq的处理方法、装置和电子设备
US20240030999A1 (en) Beam failure recovery for secondary cell
WO2017101667A1 (zh) 一种信道检测的控制方法及相关设备
CN113518385A (zh) 与lbt过程有关的操作
US11324032B2 (en) Methods for data transmission and user equipment
US20180063806A1 (en) Wireless communication system, mobile station and base station
CN111586759B (zh) 一种传输方法和设备
WO2017193389A1 (zh) 上行参考信号发送方法、上行参考信号接收方法和装置
KR20220047570A (ko) 무선 통신 방법, 단말기 디바이스 및 네트워크 디바이스
CN113259967A (zh) 辅小区激活方法和装置
WO2017142446A1 (en) Triggering/initiating backoff procedure(s) based on congestion indication(s) to defer scheduling request transmission
US8199767B2 (en) Method and apparatus for adaptive time division multiplexing on a multi-channel wireline medium with colocated transceivers
CN116097882A (zh) 用于无线网络中覆盖增强的方法和系统
RU2733072C1 (ru) Способ произвольного доступа, оконечное устройство и сетевое устройство
JP2021517794A (ja) 無線通信方法及び装置
KR20240011176A (ko) 두 가지 tdd스위치 신호 전송이 호환되는 방법, 원격 장비 및 시스템
EP3614771B1 (en) Method for transmitting information and terminal device
CN113438691B (zh) 一种tas帧的处理方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant