CN113437965A - 一种杂散信号消除电路及方法 - Google Patents

一种杂散信号消除电路及方法 Download PDF

Info

Publication number
CN113437965A
CN113437965A CN202110912822.7A CN202110912822A CN113437965A CN 113437965 A CN113437965 A CN 113437965A CN 202110912822 A CN202110912822 A CN 202110912822A CN 113437965 A CN113437965 A CN 113437965A
Authority
CN
China
Prior art keywords
signal
clock signal
spurious
phase
reference clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110912822.7A
Other languages
English (en)
Other versions
CN113437965B (zh
Inventor
皮德义
程功宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Newcosemi Beijing Technology Co ltd
Original Assignee
Newcosemi Beijing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Newcosemi Beijing Technology Co ltd filed Critical Newcosemi Beijing Technology Co ltd
Priority to CN202110912822.7A priority Critical patent/CN113437965B/zh
Publication of CN113437965A publication Critical patent/CN113437965A/zh
Priority to US17/457,790 priority patent/US11595031B1/en
Application granted granted Critical
Publication of CN113437965B publication Critical patent/CN113437965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Noise Elimination (AREA)

Abstract

本申请公开了一种杂散信号消除电路及方法，包括：鉴相器，杂散估计与再生装置，及调相器。在获得包含有杂散信号的实际时钟信号后，通过未包含杂散信号的参考时钟信号估计出所包含的杂散信号，并通过估计出的杂散信号反向调节实际时钟信号，以便于消除实际时钟信号中的杂散信号，保证了在杂散信号产生后，通过反向调节的方式实现对已产生的所有杂散信号的消除，提高了信号传输质量，解决了现有技术中不能对所有杂散信号在产生过程中进行抑制所带来的降低信号质量的问题。

Description

一种杂散信号消除电路及方法
技术领域
本申请涉及电子电路技术领域，尤其涉及一种杂散信号消除电路及方法。
背景技术
在通信系统中，射频信号间通常会存在杂散信号，从而造成杂散干扰，导致通信系统的信噪比降低，降低通信质量。
为了解决这一问题，通常采用直接抑制杂散信号的产生的方式来避免杂散信号的干扰。然而，采用这种方式只能减弱产生的杂散信号，而并不能直接抑制所有的杂散信号的产生。
发明内容
有鉴于此，本申请提供一种杂散信号消除电路及方法，其具体方案如下：
一种杂散信号消除电路，包括：
鉴相器，用于获得实际时钟信号及参考时钟信号，并比较所述实际时钟信号与所述参考时钟信号，得到相位差信号，其中，所述实际时钟信号是包含杂散信号的信号，所述参考时钟信号为未包含杂散信号的信号；
杂散估计与再生装置，与所述鉴相器连接，用于获得所述相位差信号，并基于所述相位差信号生成理论杂散信号；
调相器，与所述杂散估计与再生装置连接，用于基于所述理论杂散信号对所述实际时钟信号进行反向调整，得到调整后的消除杂散信号后的输出时钟信号并进行输出。
进一步的，还包括：
锁相环，与所述鉴相器连接，用于获得所述参考时钟信号，并基于所述参考时钟信号生成包含杂散信号的实际时钟信号。
进一步的，
所述锁相环的输入端与所述鉴相器的输入端相连，用于使所述鉴相器获得输入至锁相环的参考时钟信号；
所述锁相环的输出端与所述鉴相器的输入端相连，用于使所述鉴相器获得所述锁相环输出的实际时钟信号；
进一步的，
所述锁相环的输出端与所述调相器的输入端相连，用于使所述调相器能够获得所述锁相环输出的实际时钟信号，以便于对所述实际时钟信号进行调整。
进一步的，所述杂散估计与再生装置，包括：
带通滤波器，用于基于所述相位差信号过滤出所述理论杂散信号。
进一步的，所述杂散估计与再生装置，包括：
杂散估计装置，与所述鉴相器连接，用于根据所述鉴相器输出的相位差信号生成估计杂散信号；
杂散再生装置，与所述杂散估计装置连接，用于根据所述估计杂散信号生成理论杂散信号。
进一步的，
所述杂散估计装置为频率相位跟踪器；
所述杂散再生装置为频率相位产生器。
一种杂散信号消除方法，包括：
获得实际时钟信号及参考时钟信号，其中，所述实际时钟信号是包含杂散信号的信号，所述参考时钟信号为未包含杂散信号的信号；
比较所述实际时钟信号及参考时钟信号，得到相位差信号；
基于所述相位差信号生成理论杂散信号；
基于所述理论杂散信号对所述实际时钟信号进行反向调整，得到调整后的消除杂散信号后的输出时钟信号并进行输出。
进一步的，所述获得实际时钟信号及参考时钟信号，包括：
获得参考时钟信号；
基于所述参考时钟信号通过锁相环生成包含杂散信号的实际时钟信号。
进一步的，所述基于所述相位差信号生成理论杂散信号，包括：
基于相位差信号通过带通滤波器生成理论杂散信号。
从上述技术方案可以看出，本申请公开的杂散信号消除电路及方法，包括：鉴相器，用于获得实际时钟信号及参考时钟信号，并比较实际时钟信号与参考时钟信号，得到相位差信号，其中，实际时钟信号是包含杂散信号的信号，参考时钟信号为未包含杂散信号的信号；杂散估计与再生装置，与鉴相器连接，用于获得相位差信号，并基于相位差信号生成理论杂散信号；调相器，与杂散估计与再生装置连接，用于基于理论杂散信号对实际时钟信号进行调整，得到调整后的消除杂散信号后的输出时钟信号并进行输出。本方案中在获得包含有杂散信号的实际时钟信号后，通过未包含杂散信号的参考时钟信号估计出所包含的杂散信号，并通过估计出的杂散信号反向调节实际时钟信号，以便于消除实际时钟信号中的杂散信号，保证了在杂散信号产生后，通过反向调节的方式实现对已产生的所有杂散信号的消除，提高了信号传输质量，解决了现有技术中不能对所有杂散信号在产生过程中进行抑制所带来的降低信号质量的问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例公开的一种杂散信号消除电路的示意图；
图2为本申请实施例公开的一种杂散信号消除电路中信号传输示意图；
图3为本申请实施例公开的一种杂散信号消除电路的示意图；
图4为本申请实施例公开的一种杂散信号消除电路的示意图；
图5为本申请实施例公开的一种杂散信号消除方法的流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请公开了一种杂散信号消除电路，其结构示意图如图1所示，包括：
鉴相器11，杂散估计与再生装置12及调相器13。
其中，鉴相器11用于获得实际时钟信号及参考时钟信号，并比较实际时钟信号与参考时钟信号，得到相位差信号，其中，实际时钟信号是包含杂散信号的信号，参考时钟信号为未包含杂散信号的信号；
杂散估计与再生装置12与鉴相器11连接，用于获得相位差信号，并基于相位差信号生成理论杂散信号；
调相器13与杂散估计与再生装置12连接，用于基于理论杂散信号对实际时钟信号进行反向调整，得到调整后的消除杂散信号后的输出时钟信号并进行输出。
在通信系统中，若射频信号间存在杂散信号，就会导致通信系统的信噪比降低，从而使得通信质量变差。为了避免杂散信号的干扰，通常采用抑制杂散信号产生的方式，减少杂散信号的产生，但是现有技术中并不能达到对杂散信号的完全抑制，还是会有杂散信号产生，即产生的杂散信号仍然会对通信质量造成影响。
而本方案中在杂散信号产生之后，对杂散信号进行消除，从而使得产生的所有的杂散信号均被消除后，射频信号传输过程中不再存在杂散信号，以保证射频信号的传输过程中没有杂散信号的干扰，提高通信质量。
本实施例所公开的杂散信号消除电路，至少包括：鉴相器、杂散估计与再生装置及调相器。
其中，鉴相器至少包括两个输入端，第一输入端用于获得实际时钟信号，第二输入端用于获得参考时钟信号，同时还具备一个输出端，输出端与杂散估计与再生装置的输入端连接，杂散估计再生装置的输出端与调相器的输入端连接；
同样的，调相器至少包括两个输入端，调相器的第一输入端与杂散估计再生装置的输出端连接，用于获得杂散估计再生装置的输出信号，调相器的第二输入端用于获得实际时钟信号，其可以与鉴相器的第一输入端连接，鉴相器的第一输入端与调相器的第二输入端同时获得实际时钟信号，以便于由鉴相器获得实际时钟信号，并由后续器件对杂散信号进行确定之后，通过调相器对最初获得的包含杂散信号的实际时钟信号中的杂散信号进行消除，以得到不包括杂散信号的时钟信号，实现消除杂散信号之后对射频信号进行传输，以保证通信的灵敏度。
鉴相器在获得包含杂散信号的实际时钟信号及未包含杂散信号的参考时钟信号之后，由鉴相器对两个信号进行比较，确定出两个信号之间的相位差，将该相位差信号作为鉴相器的输出。
其中，鉴相器输出的相位差是由于实际时钟信号存在的杂散信号导致的两个信号之间的差异，这种相位差是瞬时相位的差值，杂散信号干扰时钟信号导致的结果所呈现出来的就是时钟信号的相位发生变化。理想情况下，即在没有杂散信号的情况下，时钟信号是具有周期规律的波形，而当时钟信号中有杂散信号的干扰时，时钟信号的波形会出现波动，从而偏移理想位置。
在鉴相器输出相位差后，由杂散估计与再生装置获得该相位差信号，基于该相位差信号，估计并生成相对应的杂散信号，即理论杂散信号。
通常情况下，由于理论杂散信号是基于实际时钟信号及参考时钟信号生成的，那么，理论杂散信号与实际时钟信号中的杂散信号是相同的。
在杂散估计与再生装置生成理论杂散信号后，可通过调相器对之前获得的实际时钟信号进行反向调节，即消除实际时钟信号中的杂散信号，在消除实际时钟信号中的杂散信号后，直接输出不包含杂散信号的时钟信号，即最终输出的输出时钟信号是消除杂散信号后的时钟信号，能够避免杂散信号对射频信号的影响，提高通信质量。
其中，具体的信号传输结构图如图2所示，包括：鉴相器11，杂散估计与再生装置12，调相器13，实际时钟信号Clkin，参考时钟信号Clkref，相位差信号Ppd，理论杂散信号Pspur，输出时钟信号Clkout。
通过鉴相器的不同输入端分别输入实际时钟信号Clkin及参考时钟信号Clkref，经过鉴相器的比较输出相位差信号Ppd，将相位差信号Ppd输入至杂散估计与再生装置，由该装置生成理论杂散信号Pspur，并在生成理论杂散信号Pspur后，将理论杂散信号Pspur及实际时钟信号Clkin分别输入至调相器，以便于输出消除杂散信号的输出时钟信号Clkout。
其中，实际时钟信号Clkin与参考时钟信号Clkref的频率可以相同，也可以不同。
本实施例公开的杂散信号消除电路，包括：鉴相器，用于获得实际时钟信号及参考时钟信号，并比较实际时钟信号与参考时钟信号，得到相位差信号，其中，实际时钟信号是包含杂散信号的信号，参考时钟信号为未包含杂散信号的信号；杂散估计与再生装置，与鉴相器连接，用于获得相位差信号，并基于相位差信号生成理论杂散信号；调相器，与杂散估计与再生装置连接，用于基于理论杂散信号对实际时钟信号进行调整，得到调整后的消除杂散信号后的输出时钟信号并进行输出。本方案中在获得包含有杂散信号的实际时钟信号后，通过未包含杂散信号的参考时钟信号估计出所包含的杂散信号，并通过估计出的杂散信号反向调节实际时钟信号，以便于消除实际时钟信号中的杂散信号，保证了在杂散信号产生后，通过反向调节的方式实现对已产生的所有杂散信号的消除，提高了信号传输质量，解决了现有技术中不能对所有杂散信号在产生过程中进行抑制所带来的降低信号质量的问题。
本实施例公开了一种杂散信号消除电路，其电路结构示意图如图3所示，包括：
锁相环31，鉴相器32，杂散估计与再生装置33及调相器34。
除与上一实施例相同的结构外，本实施例还增加了锁相环31。
其中，锁相环31与鉴相器连接，用于获得参考时钟信号，并基于参考时钟信号生成包含杂散信号的实际时钟信号。
鉴相器用于比较实际时钟信号及参考时钟信号，以确定两者之间的相位差，在鉴相器获得实际时钟信号及参考时钟信号之前，可以通过锁相环首先进行处理。
即本实施例公开的杂散信号消除电路中仅有一个输入，即参考时钟信号，由锁相环获得，在锁相环获得参考时钟信号之后，基于该参考时钟信号生成包含杂散信号的实际时钟信号，并在获得实际时钟信号后，将该实际时钟信号输入至鉴相器，同时，鉴相器的另一个输入端获得原始输入的参考时钟信号，以便于对两者进行相位的比较。
其中，锁相环对参考时钟信号进行处理，其实际是对参考时钟信号的频率进行调节，调节频率以使得锁相环输出的信号能够满足期望频率，以获得符合频率需求的时钟信号，将该期望频率的时钟信号作为电路的输入时钟信号，即实际时钟信号。
在这种情况下，由于实际时钟信号是由参考时钟信号得到的，并且，锁相环是为了调整时钟信号对的频率，则实际时钟信号与参考时钟信号的频率是不同的。
进一步的，由于调相器需要对实际时钟信号进行反向调节，以消除实际时钟信号中的杂散信号，那么，在锁相环基于参考时钟信号生成实际时钟信号之后，锁相环的输出端将得到的实际时钟信号传输至杂散估计与再生装置的同时，还会将得到的实际时钟信号传输至调相器，以便于调相器能够对实际时钟信号进行调节，使得最终输出的信号是消除了杂散信号的时钟信号。
本实施例公开的杂散信号消除电路，包括：鉴相器，用于获得实际时钟信号及参考时钟信号，并比较实际时钟信号与参考时钟信号，得到相位差信号，其中，实际时钟信号是包含杂散信号的信号，参考时钟信号为未包含杂散信号的信号；杂散估计与再生装置，与鉴相器连接，用于获得相位差信号，并基于相位差信号生成理论杂散信号；调相器，与杂散估计与再生装置连接，用于基于理论杂散信号对实际时钟信号进行调整，得到调整后的消除杂散信号后的输出时钟信号并进行输出。本方案中在获得包含有杂散信号的实际时钟信号后，通过未包含杂散信号的参考时钟信号估计出所包含的杂散信号，并通过估计出的杂散信号反向调节实际时钟信号，以便于消除实际时钟信号中的杂散信号，保证了在杂散信号产生后，通过反向调节的方式实现对已产生的所有杂散信号的消除，提高了信号传输质量，解决了现有技术中不能对所有杂散信号在产生过程中进行抑制所带来的降低信号质量的问题。
进一步的，在上述实施例的基础上，杂散估计与再生装置可以为：带通滤波器。
即由带通滤波器作为杂散估计与再生装置，通过带通滤波器进行滤波处理，以得到理论杂散信号。
在实际应用中，若某一频段内的杂散信号较高，则根据该频段选择相应带宽的带通滤波器进行滤波处理，以过滤出杂散信号。
即当带通滤波器作为杂散估计与再生装置时，杂散估计与再生装置并不仅仅包括一个单一频段的带通滤波器，其可以包括与多个不同频段对应的带通滤波器，以便于能够针对不同频段的杂散信号高的情况，进行相应滤波器的选择，从而进行滤波的处理。
需要说明的是，当实际时钟信号与参考时钟信号的频率相同时，杂散估计与再生装置可以包括带通滤波器。
而当实际时钟信号与参考时钟信号的频率不同时，杂散估计与再生装置则不能选用带通滤波器，而是需要通过杂散估计装置及杂散再生装置实现。
杂散估计装置与鉴相器连接，用于根据鉴相器输出的相位差信号生成估计杂散信号；杂散再生装置与杂散估计装置连接，用于根据估计杂散信号生成理论杂散信号。
即在实际时钟信号与参考时钟信号的频率不同时，则需要由两个装置分别实现杂散信号的估计与再生，从而生成理论杂散信号。
其电路结构示意图如图4所示，包括：
鉴相器41，杂散估计装置42，杂散再生装置43及调相器44。
其中，杂散估计装置可以为频率相位跟踪器，杂散再生装置可以为频率相位产生器。
当杂散估计与再生装置由杂散估计装置及杂散再生装置组成时，实际时钟信号与参考时钟信号的频率可以不同，也可以相同，即采用这种方式时，并不需要对实际时钟信号与参考时钟信号是否相同进行限定。
而当杂散估计与再生装置仅由带通滤波器组成时，则实际时钟信号与参考时钟信号的频率必然是相同的。
本实施例公开的杂散信号消除电路，包括：鉴相器，用于获得实际时钟信号及参考时钟信号，并比较实际时钟信号与参考时钟信号，得到相位差信号，其中，实际时钟信号是包含杂散信号的信号，参考时钟信号为未包含杂散信号的信号；杂散估计与再生装置，与鉴相器连接，用于获得相位差信号，并基于相位差信号生成理论杂散信号；调相器，与杂散估计与再生装置连接，用于基于理论杂散信号对实际时钟信号进行调整，得到调整后的消除杂散信号后的输出时钟信号并进行输出。本方案中在获得包含有杂散信号的实际时钟信号后，通过未包含杂散信号的参考时钟信号估计出所包含的杂散信号，并通过估计出的杂散信号反向调节实际时钟信号，以便于消除实际时钟信号中的杂散信号，保证了在杂散信号产生后，通过反向调节的方式实现对已产生的所有杂散信号的消除，提高了信号传输质量，解决了现有技术中不能对所有杂散信号在产生过程中进行抑制所带来的降低信号质量的问题。
本实施例公开了一种杂散信号消除方法，其流程图如图5所示，包括：
步骤S51、获得实际时钟信号及参考时钟信号，实际时钟信号是包含杂散信号的信号，参考时钟信号为未包含杂散信号的信号；
步骤S52、比较实际时钟信号及参考时钟信号，得到相位差信号；
步骤S53、基于相位差信号生成理论杂散信号；
步骤S54、基于理论杂散信号对实际时钟信号进行反向调整，得到调整后的消除杂散信号后的输出时钟信号并进行输出。
在通信系统中，若射频信号间存在杂散信号，就会导致通信系统的信噪比降低，从而使得通信质量变差。为了避免杂散信号的干扰，通常采用抑制杂散信号产生的方式，减少杂散信号的产生，但是现有技术中并不能达到对杂散信号的完全抑制，还是会有杂散信号产生，即产生的杂散信号仍然会对通信质量造成影响。
而本方案中在杂散信号产生之后，对杂散信号进行消除，从而使得产生的所有的杂散信号均被消除后，射频信号传输过程中不再存在杂散信号，以保证射频信号的传输过程中没有杂散信号的干扰，提高通信质量。
本实施例所公开的杂散信号消除方法所基于的电路，至少包括：鉴相器、杂散估计与再生装置及调相器。
其中，鉴相器至少包括两个输入端，第一输入端用于获得实际时钟信号，第二输入端用于获得参考时钟信号，同时还具备一个输出端，输出端与杂散估计与再生装置的输入端连接，杂散估计再生装置的输出端与调相器的输入端连接；
同样的，调相器至少包括两个输入端，调相器的第一输入端与杂散估计再生装置的输出端连接，用于获得杂散估计再生装置的输出信号，调相器的第二输入端用于获得实际时钟信号，其可以与鉴相器的第一输入端连接，鉴相器的第一输入端与调相器的第二输入端同时获得实际时钟信号，以便于由鉴相器获得实际时钟信号，并由后续器件对杂散信号进行确定之后，通过调相器对最初获得的包含杂散信号的实际时钟信号中的杂散信号进行消除，以得到不包括杂散信号的时钟信号，实现消除杂散信号之后对射频信号进行传输，以保证通信的灵敏度。
鉴相器在获得包含杂散信号的实际时钟信号及未包含杂散信号的参考时钟信号之后，由鉴相器对两个信号进行比较，确定出两个信号之间的相位差，将该相位差信号作为鉴相器的输出。
其中，鉴相器输出的相位差是由于实际时钟信号存在的杂散信号导致的两个信号之间的差异，这种相位差是瞬时相位的差值，杂散信号干扰时钟信号导致的结果所呈现出来的就是时钟信号的相位发生变化。理想情况下，即在没有杂散信号的情况下，时钟信号是具有周期规律的波形，而当时钟信号中有杂散信号的干扰时，时钟信号的波形会出现波动，从而偏移理想位置。
在鉴相器输出相位差后，由杂散估计与再生装置获得该相位差信号，基于该相位差信号，估计并生成相对应的杂散信号，即理论杂散信号。
通常情况下，由于理论杂散信号是基于实际时钟信号及参考时钟信号生成的，那么，理论杂散信号与实际时钟信号中的杂散信号是相同的。
在杂散估计与再生装置生成理论杂散信号后，可通过调相器对之前获得的实际时钟信号进行反向调节，即消除实际时钟信号中的杂散信号，在消除实际时钟信号中的杂散信号后，直接输出不包含杂散信号的时钟信号，即最终输出的输出时钟信号是消除杂散信号后的时钟信号，能够避免杂散信号对射频信号的影响，提高通信质量。
其中，具体的信号传输结构图如图2所示，包括：鉴相器11，杂散估计与再生装置12，调相器13，实际时钟信号Clkin，参考时钟信号Clkref，相位差信号Ppd，理论杂散信号Pspur，输出时钟信号Clkout。
通过鉴相器的不同输入端分别输入实际时钟信号Clkin及参考时钟信号Clkref，经过鉴相器的比较输出相位差信号Ppd，将相位差信号Ppd输入至杂散估计与再生装置，由该装置生成理论杂散信号Pspur，并在生成理论杂散信号Pspur后，将理论杂散信号Pspur及实际时钟信号Clkin分别输入至调相器，以便于输出消除杂散信号的输出时钟信号Clkout。
其中，实际时钟信号Clkin与参考时钟信号Clkref的频率可以相同，也可以不同。
进一步的，获得实际时钟信号及参考时钟信号，可以包括：
获得实际时钟信号，基于参考时钟信号通过锁相环生成包含杂散信号的实际时钟信号。
鉴相器用于比较实际时钟信号及参考时钟信号，以确定两者之间的相位差，在鉴相器获得实际时钟信号及参考时钟信号之前，可以通过锁相环首先进行处理。
即本实施例公开的杂散信号消除方法所基于的电路中仅有一个输入，即参考时钟信号，由锁相环获得，在锁相环获得参考时钟信号之后，基于该参考时钟信号生成包含杂散信号的实际时钟信号，并在获得实际时钟信号后，将该实际时钟信号输入至鉴相器，同时，鉴相器的另一个输入端获得原始输入的参考时钟信号，以便于对两者进行相位的比较。
其中，锁相环对参考时钟信号进行处理，其实际是对参考时钟信号的频率进行调节，调节频率以使得锁相环输出的信号能够满足期望频率，以获得符合频率需求的时钟信号，将该期望频率的时钟信号作为电路的输入时钟信号，即实际时钟信号。
在这种情况下，由于实际时钟信号是由参考时钟信号得到的，并且，锁相环是为了调整时钟信号对的频率，则实际时钟信号与参考时钟信号的频率是不同的。
进一步的，由于调相器需要对实际时钟信号进行反向调节，以消除实际时钟信号中的杂散信号，那么，在锁相环基于参考时钟信号生成实际时钟信号之后，锁相环的输出端将得到的实际时钟信号传输至杂散估计与再生装置的同时，还会将得到的实际时钟信号传输至调相器，以便于调相器能够对实际时钟信号进行调节，使得最终输出的信号是消除了杂散信号的时钟信号。
进一步的，在上述实施例的基础上，杂散估计与再生装置可以为：带通滤波器。
即由带通滤波器作为杂散估计与再生装置，通过带通滤波器进行滤波处理，以得到理论杂散信号。
在实际应用中，若某一频段内的杂散信号较高，则根据该频段选择相应带宽的带通滤波器进行滤波处理，以过滤出杂散信号。
即当带通滤波器作为杂散估计与再生装置时，杂散估计与再生装置并不仅仅包括一个单一频段的带通滤波器，其可以包括与多个不同频段对应的带通滤波器，以便于能够针对不同频段的杂散信号高的情况，进行相应滤波器的选择，从而进行滤波的处理。
需要说明的是，当实际时钟信号与参考时钟信号的频率相同时，杂散估计与再生装置可以包括带通滤波器。
而当实际时钟信号与参考时钟信号的频率不同时，杂散估计与再生装置则不能选用带通滤波器，而是需要通过杂散估计装置及杂散再生装置实现。
杂散估计装置与鉴相器连接，用于根据鉴相器输出的相位差信号生成估计杂散信号；杂散再生装置与杂散估计装置连接，用于根据估计杂散信号生成理论杂散信号。
即在实际时钟信号与参考时钟信号的频率不同时，则需要由两个装置分别实现杂散信号的估计与再生，从而生成理论杂散信号。
其电路结构示意图如图4所示，包括：
鉴相器41，杂散估计装置42，杂散再生装置43及调相器44。
其中，杂散估计装置可以为频率相位跟踪器，杂散再生装置可以为频率相位产生器。
当杂散估计与再生装置由杂散估计装置及杂散再生装置组成时，实际时钟信号与参考时钟信号的频率可以不同，也可以相同，即采用这种方式时，并不需要对实际时钟信号与参考时钟信号是否相同进行限定。
而当杂散估计与再生装置仅由带通滤波器组成时，则实际时钟信号与参考时钟信号的频率必然是相同的。
本实施例公开的杂散信号消除方法，获得实际时钟信号及参考时钟信号，并比较实际时钟信号与参考时钟信号，得到相位差信号，其中，实际时钟信号是包含杂散信号的信号，参考时钟信号为未包含杂散信号的信号；获得相位差信号，并基于相位差信号生成理论杂散信号；基于理论杂散信号对实际时钟信号进行调整，得到调整后的消除杂散信号后的输出时钟信号并进行输出。本方案中在获得包含有杂散信号的实际时钟信号后，通过未包含杂散信号的参考时钟信号估计出所包含的杂散信号，并通过估计出的杂散信号反向调节实际时钟信号，以便于消除实际时钟信号中的杂散信号，保证了在杂散信号产生后，通过反向调节的方式实现对已产生的所有杂散信号的消除，提高了信号传输质量，解决了现有技术中不能对所有杂散信号在产生过程中进行抑制所带来的降低信号质量的问题。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种杂散信号消除电路，其特征在于，包括：
鉴相器，用于获得实际时钟信号及参考时钟信号，并比较所述实际时钟信号与所述参考时钟信号，得到相位差信号，其中，所述实际时钟信号是包含杂散信号的信号，所述参考时钟信号为未包含杂散信号的信号；
杂散估计与再生装置，与所述鉴相器连接，用于获得所述相位差信号，并基于所述相位差信号生成理论杂散信号；
调相器，与所述杂散估计与再生装置连接，用于基于所述理论杂散信号对所述实际时钟信号进行反向调整，得到调整后的消除杂散信号后的输出时钟信号并进行输出。
2.根据权利要求1所述的电路，其特征在于，还包括：
锁相环，与所述鉴相器连接，用于获得所述参考时钟信号，并基于所述参考时钟信号生成包含杂散信号的实际时钟信号。
3.根据权利要求2所述的电路，其特征在于，
所述锁相环的输入端与所述鉴相器的输入端相连，用于使所述鉴相器获得输入至锁相环的参考时钟信号；
所述锁相环的输出端与所述鉴相器的输入端相连，用于使所述鉴相器获得所述锁相环输出的实际时钟信号。
4.根据权利要求2所述的电路，其特征在于，
所述锁相环的输出端与所述调相器的输入端相连，用于使所述调相器能够获得所述锁相环输出的实际时钟信号，以便于对所述实际时钟信号进行调整。
5.根据权利要求1所述的电路，其特征在于，所述杂散估计与再生装置，包括：
带通滤波器，用于基于所述相位差信号过滤出所述理论杂散信号。
6.根据权利要求1所述的电路，其特征在于，所述杂散估计与再生装置，包括：
杂散估计装置，与所述鉴相器连接，用于根据所述鉴相器输出的相位差信号生成估计杂散信号；
杂散再生装置，与所述杂散估计装置连接，用于根据所述估计杂散信号生成理论杂散信号。
7.根据权利要求6所述的电路，其特征在于，
所述杂散估计装置为频率相位跟踪器；
所述杂散再生装置为频率相位产生器。
8.一种杂散信号消除方法，其特征在于，包括：
获得实际时钟信号及参考时钟信号，其中，所述实际时钟信号是包含杂散信号的信号，所述参考时钟信号为未包含杂散信号的信号；
比较所述实际时钟信号及参考时钟信号，得到相位差信号；
基于所述相位差信号生成理论杂散信号；
基于所述理论杂散信号对所述实际时钟信号进行反向调整，得到调整后的消除杂散信号后的输出时钟信号并进行输出。
9.根据权利要求8所述的方法，其特征在于，所述获得实际时钟信号及参考时钟信号，包括：
获得参考时钟信号；
基于所述参考时钟信号通过锁相环生成包含杂散信号的实际时钟信号。
10.根据权利要求8所述的方法，其特征在于，所述基于所述相位差信号生成理论杂散信号，包括：
基于相位差信号通过带通滤波器生成理论杂散信号。
CN202110912822.7A 2021-08-10 2021-08-10 一种杂散信号消除电路及方法 Active CN113437965B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110912822.7A CN113437965B (zh) 2021-08-10 2021-08-10 一种杂散信号消除电路及方法
US17/457,790 US11595031B1 (en) 2021-08-10 2021-12-06 Circuit and method for eliminating spurious signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110912822.7A CN113437965B (zh) 2021-08-10 2021-08-10 一种杂散信号消除电路及方法

Publications (2)

Publication Number Publication Date
CN113437965A true CN113437965A (zh) 2021-09-24
CN113437965B CN113437965B (zh) 2022-03-25

Family

ID=77763171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110912822.7A Active CN113437965B (zh) 2021-08-10 2021-08-10 一种杂散信号消除电路及方法

Country Status (2)

Country Link
US (1) US11595031B1 (zh)
CN (1) CN113437965B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384589B1 (en) * 2001-04-04 2002-05-07 Tektronix, Inc. Reference frequency spur cancellation in synthesized measurement receivers
CN1773971A (zh) * 2004-10-15 2006-05-17 美国博通公司 消除杂散而不影响输入信号的网络设备及其方法
US20060181354A1 (en) * 2003-02-19 2006-08-17 Kabushiki Kaisha Kobe Seiko Sho. Oscillator Including Phase Frequency Detectors For Detecting a Phase Difference Between Two Input Signals and Outputting a Control Command Signal
CN104931968A (zh) * 2015-06-18 2015-09-23 西安电子科技大学 基于FPGA的InSAR通道幅相误差估计方法
CN205142182U (zh) * 2015-10-29 2016-04-06 深圳市华达微波科技有限公司 一种具有参考信号输出抑制功能的锁相环电路
CN107276586A (zh) * 2016-04-01 2017-10-20 英特尔Ip公司 用于数字锁相环中的杂散抵消的方法和设备
US10056912B1 (en) * 2017-02-23 2018-08-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Simultaneous cancellation of multiple spurs from different sources
CN109600772A (zh) * 2018-12-13 2019-04-09 京信通信系统（中国）有限公司 带内杂散消除的方法、装置及其主控器、直放站设备
CN110337785A (zh) * 2017-01-13 2019-10-15 赛普拉斯半导体公司 用于调制解调器的杂散消除系统
CN110622420A (zh) * 2017-05-31 2019-12-27 英特尔公司 数字锁相环内部的杂波频率估计
CN111585548A (zh) * 2020-06-01 2020-08-25 合肥新港海岸科技有限公司 一种时钟串扰消除电路和电子设备
CN112491415A (zh) * 2020-12-09 2021-03-12 北京中科飞鸿科技股份有限公司 一种超宽频带低杂散双锁相环频率源

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200703A (ja) * 2008-02-20 2009-09-03 Toshiba Corp チャージポンプ回路およびｐｌｌ回路
US9397675B1 (en) * 2015-07-31 2016-07-19 Shure Acquisition Holdings, Inc. Hybrid frequency synthesizer and method
US10819353B1 (en) * 2019-10-04 2020-10-27 Silicon Laboratories Inc. Spur cancellation in a PLL system with an automatically updated target spur frequency
US11356083B1 (en) * 2020-05-20 2022-06-07 GigaHz Instruments Inc. High-switching speed and low-phase-noise-analog synthesizer

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384589B1 (en) * 2001-04-04 2002-05-07 Tektronix, Inc. Reference frequency spur cancellation in synthesized measurement receivers
US20060181354A1 (en) * 2003-02-19 2006-08-17 Kabushiki Kaisha Kobe Seiko Sho. Oscillator Including Phase Frequency Detectors For Detecting a Phase Difference Between Two Input Signals and Outputting a Control Command Signal
CN1773971A (zh) * 2004-10-15 2006-05-17 美国博通公司 消除杂散而不影响输入信号的网络设备及其方法
CN104931968A (zh) * 2015-06-18 2015-09-23 西安电子科技大学 基于FPGA的InSAR通道幅相误差估计方法
CN205142182U (zh) * 2015-10-29 2016-04-06 深圳市华达微波科技有限公司 一种具有参考信号输出抑制功能的锁相环电路
CN107276586A (zh) * 2016-04-01 2017-10-20 英特尔Ip公司 用于数字锁相环中的杂散抵消的方法和设备
CN110337785A (zh) * 2017-01-13 2019-10-15 赛普拉斯半导体公司 用于调制解调器的杂散消除系统
US10056912B1 (en) * 2017-02-23 2018-08-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Simultaneous cancellation of multiple spurs from different sources
CN110622420A (zh) * 2017-05-31 2019-12-27 英特尔公司 数字锁相环内部的杂波频率估计
CN109600772A (zh) * 2018-12-13 2019-04-09 京信通信系统（中国）有限公司 带内杂散消除的方法、装置及其主控器、直放站设备
CN111585548A (zh) * 2020-06-01 2020-08-25 合肥新港海岸科技有限公司 一种时钟串扰消除电路和电子设备
CN112491415A (zh) * 2020-12-09 2021-03-12 北京中科飞鸿科技股份有限公司 一种超宽频带低杂散双锁相环频率源

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHENGRU HO等: "a digital pll with feedforward multi-tone spur cancellation scheme achieving <-73dbc fractional spur and <-110dbc reference spur in 65nm cmos", 《IEEE JOURNAL OF SOLID STATE CIRCUITS》 *
岳金山等: "分数分频频率合成器的分数杂散抑制方法", 《电子工程师》 *

Also Published As

Publication number Publication date
CN113437965B (zh) 2022-03-25
US11595031B1 (en) 2023-02-28
US20230049069A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
US9106298B2 (en) Suppression of adjacent channel interference by adaptive channel filtering in mobile radio receivers
JP3241989B2 (ja) 無線装置の受信機において外乱を濾波して除去する方法及び回路
US8971472B2 (en) Signal processing circuit and method
JP2005348403A (ja) 周波数変換を使用するデジタルフィルタおよびその方法
US20110096864A1 (en) Programmable digital clock control scheme to minimize spur effect on a receiver
JP4343116B2 (ja) マルチモード受信機
EP2903232B1 (en) Compensation device, and wireless communication device
CN113437965B (zh) 一种杂散信号消除电路及方法
WO2018057150A1 (en) Transmitter performance calibration systems and methods
JP2001522158A (ja) 無線通信用の装置および方法
DE19727810C1 (de) Hochfrequenz-Signalgenerator
CN111585548A (zh) 一种时钟串扰消除电路和电子设备
JP3683550B2 (ja) 二値化回路、無線通信装置および二値化方法
US9191048B2 (en) Quadrature impulse noise remover
KR100550630B1 (ko) 스퓨리어스 특성의 개선을 위한 직접디지털주파수합성기구동 위상잠금루프 주파수합성 장치 및 그 방법
CN212086163U (zh) 一种时钟串扰消除电路和电子设备
JP2007049330A (ja) スペクトラム拡散発振回路
USRE44879E1 (en) Phase locked loop, transceiver device and method for generating an oscillator signal
WO2024045142A1 (zh) 一种通信装置以及信号采样方法
US9960867B1 (en) Method and apparatus for estimating the current signal-to-thermal noise ratio and signal-to-pulse noise ratio
JP2006319926A (ja) 通信装置
JPH0750623A (ja) 復調装置
CN114094972A (zh) 一种分频滤波器及电子设备
KR20050060463A (ko) 피드포워드 방식을 이용하여 스퓨리어스 특성을 개선하기위한직접 디지털 주파수 합성 장치 및 그 방법
JP2561867B2 (ja) 干渉波低減装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant