CN113436575A - 显示面板和显示装置 - Google Patents

Abstract

本公开公开了一种显示面板和显示装置，属于显示技术领域，显示面板包括像素电路，像素电路包括：发光元件；驱动模块，驱动模块与发光元件串联在第一电源线和第二电源线之间，驱动模块用于驱动发光元件，驱动模块的控制端连接第一节点；第一控制模块，电连接于复位电压输入端和第一节点之间，用于将复位电压传输至第一节点，第一控制模块包括第一晶体管和第二晶体管，第一晶体管电连接于第二晶体管与第一节点之间，第二晶体管与复位电压输入端电连接；第一晶体管的漏电流小于第二晶体管的漏电流。本公开能够较好地解决在低频模式下因第一节点电位变化而导致显示面板出现闪烁的问题，降低了显示面板的闪烁程度，改善了显示面板的显示性能。

Description

显示面板和显示装置

技术领域

本公开涉及显示技术领域，具体涉及一种显示面板和显示装置。

背景技术

随着显示技术的发展，有机发光二极管(Organic Light Emitting Diode，简称OLED)显示面板逐渐成为主要的显示面板之一。目前，变频驱动技术逐渐应用于显示面板，显示面板工作于低频模式时可降低显示面板的功耗，显示面板工作于高频模式时可提升显示的流畅度。然而，在低频模式下，显示面板较易出现闪烁的问题。

发明内容

本申请实施例的目的是提供一种显示面板和显示装置，以解决低频模式下，显示面板较易出现闪烁的问题。

本公开的技术方案如下：

根据本申请实施例的第一方面，提供一种显示面板，包括像素电路，所述像素电路包括：

发光元件；

驱动模块，所述驱动模块与所述发光元件串联在第一电源线和第二电源线之间，所述驱动模块用于驱动所述发光元件，所述驱动模块的控制端连接第一节点；

第一控制模块，电连接于复位电压输入端和所述第一节点之间，用于将复位电压传输至所述第一节点，所述第一控制模块包括第一晶体管和第二晶体管，所述第一晶体管电连接于所述第二晶体管与所述第一节点之间，所述第二晶体管与所述复位电压信号线电连接；

其中，所述第一晶体管的漏电流小于所述第二晶体管的漏电流。

根据本申请实施例的第二方面，提供一种显示装置，包括第一方面所述的显示面板。

本公开的实施例提供的技术方案至少带来以下有益效果：

本公开实施例中，通过使第一控制模块的第一晶体管的漏电流小于第二晶体管的漏电流，由于第一晶体管相比第二晶体管更靠近第一节点，因此，能够减少第一控制模块向第一节点的漏电比例。由于第一控制模块向第一节点的漏电比例降低，因此第一节点在单位时间内的电位变化量较小，从而使得第一节点在发光阶段的电位保持稳定，从而使发光元件的发光亮度保持稳定。可见，本公开实施例能够较好地解决在低频模式下因第一节点电位变化而导致显示面板出现明显闪烁的问题，降低了显示面板的闪烁程度，改善了显示面板的显示性能。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限值本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理，并不构成对本公开的不当限定。

图1是根据一示例性实施例示出的显示面板的俯视图；

图2示出图1中A-A向的截面示意图；

图3是根据一示例性实施例示出的显示面板的像素电路结构示意图；

图4是根据另一示例性实施例示出的显示面板的像素电路结构示意图；

图5是图4的一种时序示意图；

图6至图9示出图1中B-B向的一些截面示意图；

图10是根据一示例性实施例示出的显示面板的版图示意图；

图11示出图1中B-B向的又一种截面示意图；

图12示出图1中B-B向的又一种截面示意图；

图13是根据一示例性实施例示出的显示装置的结构示意图。

具体实施方式

为了使本领域普通人员更好地理解本公开的技术方案，下面将结合附图，对本申请实施例中的技术方案进行清楚、完整地描述。

需要说明的是，本公开的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开的实施例能够以除了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。

下面结合附图，通过具体的实施例对本公开提供的显示面板和显示装置进行详细地说明。

本申请实施例提供的显示面板可支持低频模式和高频模式。例如，低频模式可包括小于60Hz的刷新率，例如30Hz、15Hz等。高频模式可包括大于或等于60Hz的刷新率，例如60Hz、90Hz、120Hz、144Hz等。

如图1所示，本申请实施例提供的显示面板100包括多个像素电路20。多个像素电路20可以呈阵列分布。例如，多个像素电路20可以在相交的第一方向X和第二方向Y上呈阵列分布。示例性的，第一方向X可以是行方向，第二方向Y可以是列方向。当然，第一方向X也可以是列方向，第二方向Y也可以是行方向。

示例性的，显示面板100还可以包括驱动芯片IC、第一移位寄存器VSR1、第二移位寄存器VSR2、第一电源线PVDD、数据信号线Vdata、复位电压信号线Vref、扫描信号线S(n-1)、Sn、S(n+1)以及发光控制信号线Emit。

第一移位寄存器VSR1可以包括多个级联的第一移位寄存电路S-VSR1，各第一移位寄存电路S-VSR1通过扫描信号线与像素电路20连接，第一移位寄存器VSR1用于向像素电路20提供扫描信号。驱动芯片IC为第一移位寄存器VSR1提供第一起始信号STV1。另外，如图1所示，多个级联的第一移位寄存电路S-VSR1中除第一级和最后一级第一移位寄存电路S-VSR1之外，其余第一移位寄存电路S-VSR1可以为相邻两行像素电路20提供扫描信号。此时，可以在显示面板上设置两行dummy像素电路(图1中未示出)，分别与第一移位寄存电路S-VSR1中第一级和最后一级第一移位寄存电路S-VSR1的扫描信号线对应连接，但dummy像素电路并不用于显示。

第二移位寄存器VSR2可以包括多个级联的第二移位寄存电路E-VSR，各第二移位寄存电路E-VSR通过发光控制信号线Emit与相邻两行像素电路20连接，第二移位寄存器VSR2用于向相邻两行像素电路20提供发光控制信号。驱动芯片IC为第二移位寄存器VSR2提供第二起始信号STV2。

另外，第一移位寄存器VSR1与驱动芯片IC之间以及第二移位寄存器VSR2与驱动芯片IC之间可以连接有时钟信号线(图中未示出)、高电平信号线(VGH)(图中未示出)、低电平信号线(VGL)(图中未示出)，驱动芯片IC向第一移位寄存器VSR1以及第二移位寄存器VSR2提供时钟信号、高电平信号以及低电平信号。

例如，如图1所示，显示面板100可以包括一个第一移位寄存器VSR1以及一个第二移位寄存器VSR2，一个第一移位寄存器VSR1以及一个第二移位寄存器VSR2可以设置在显示面板100在第二方向Y上的相对两侧，一个第一移位寄存器VSR1以及一个第二移位寄存器VSR2也可以设置在同一侧。

又例如，显示面板100也可以包括两个第一移位寄存器VSR1以及两个第二移位寄存器VSR2，扫描信号线的两端各自分别电连接一个第一移位寄存器VSR1，发光控制信号线Emit的两端各自分别电连接一个第二移位寄存器VSR2。

又例如，显示面板100包括两个第一移位寄存器VSR1，其中一个第一移位寄存器VSR1通过扫描信号线与奇数行的像素电路电连接，另一个第一移位寄存器VSR1通过扫描信号线与偶数行的像素电路电连接。

又例如，显示面板100包括两个第二移位寄存器VSR2，其中一个第二移位寄存器VSR2通过发光控制信号线与奇数行的像素电路电连接，另一个第二移位寄存器VSR2通过发光控制信号线与偶数行的像素电路电连接。

示例性的，也可以设置能够同时产生扫描信号和发光控制信号的移位寄存器。

为了更好的从整体上理解实施例提供的显示面板的结构，请参考图2。如图2所示，显示面板可以包括显示区AA、非显示区NA，非显示NA可以包括油墨区INK。示例性的，显示面板包括基板30及设置于基板30一侧的驱动电路层02。图2还示出了平坦化层PLN、像素定义层PDL、发光元件(发光元件包括第一电极211、发光层213及第二电极212)、支撑柱PS、薄膜封装层(包括第一无机层CVD1、有机层IJP及第二无机层CVD2)、光学胶层OCA、盖板CG。另外，图2还示出了第一移位寄存器VSR1、第一挡墙Bank1及第二挡墙Bank2。第一移位寄存器VSR1可设置于驱动电路层02的非显示区NA。

像素电路20可设置于驱动电路层02内，像素电路20与发光元件的第一电极211连接。

如图3所示，像素电路20包括发光元件21、驱动模块22及第一控制模块26。

其中，驱动模块22与发光元件21串联在第一电源线PVDD和第二电源线PVEE之间，驱动模块22用于驱动发光元件21，驱动模块22的控制端221连接第一节点N1。第一控制模块26电连接于复位电压信号线Vref和第一节点N1之间，用于将复位电压传输至第一节点N1。第一控制模块26包括第一晶体管261和第二晶体管262，第一晶体管261电连接于第二晶体管262与第一节点N1之间，第二晶体管262与复位电压信号线Vref电连接。具体的，第二晶体管262的第一极与复位电压信号线Vref电连接，第二晶体管262的第二极与中间节点N5电连接，第一晶体管261的第一极与中间节点N5电连接，第一晶体管261的第二极与第一节点N1电连接。其中，第一晶体管261的漏电流(如图3中虚线箭头所示)小于第二晶体管262的漏电流(如图3中实线箭头所示)。

申请人发现，中间节点N5会与其它信号线(例如扫描信号线)之间形成寄生电容，如果与中间节点N5形成寄生电容的信号线的电位发生变化，会导致中间节点N5的电位也随之变化，例如，与中间节点N5形成寄生电容的信号线的电位由低电平跳变为高电平，则会导致中间节点N5的电位增大，进而导致中间节点N5通过第一晶体管261向第一节点N1漏电，并通过第二晶体管262向复位电压信号线Vref漏电。

而本公开实施例中，由于第一控制模块26的第一晶体管261的漏电流小于第二晶体管262的漏电流，因此会使得中间节点N5和第一节点N1之间的漏电比例减小，中间节点N5和复位电压信号线Vref之间的漏电比例增加，也就是说，中间节点N5和第一节点N1之间的漏电比例小于中间节点N5和复位电压信号线Vref之间的漏电比例，因此中间节点N5的电位发生变化时，中间节点N5主要通过第二晶体管262与复位电压信号线Vref之间发生漏电，例如中间节点N5电位增大，则主要通过第二晶体管262的漏电流恢复中间节点N5的电位，使中间节点N5电位降低，而中间节点N5与第一节点N1之间的漏电流较小，使得第一节点N1在单位时间内的电位变化量较小，从而使得第一节点N1在发光阶段的电位保持稳定，进而使得驱动模块22产生的驱动电流保持稳定。由于驱动电流保持稳定，发光元件21的发光亮度也就能够保持稳定。可见，本公开实施例能够较好地解决在低频模式下因第一节点电位变化而导致显示面板出现明显闪烁的问题，降低了显示面板的闪烁程度，改善了显示面板的显示性能。

示例性的，第一电源线PVDD用于提供电源电压，第一电源线PVDD上的电压可以为正电压，比如4.6V。第二电源线PVEE上的电压可以为负电压，比如-2.5V。复位电压信号线Vref用于提供重置电压信号，复位电压信号线Vref上的电压可以为负电压，比如-3.5V。

在一些可选的实施例中，如图4所示，像素电路20还可以包括第二控制模块28。第二控制模块28可电连接于第一节点N1和驱动模块22的第一端222之间，第二控制模块28用于补偿驱动模块22的阈值电压。第二控制模块28包括第三晶体管281和第四晶体管282，第三晶体管281电连接于第一节点N1与第四晶体管282之间，第四晶体管282与驱动模块22的第一端222电连接。具体的，第四晶体管282的第一极与驱动模块22的第一端222电连接，第四晶体管282的第二极与中间节点N6电连接，第三晶体管281的第一极与中间节点N6电连接，第三晶体管281的第二极与第一节点N1电连接。其中，第三晶体管281的漏电流(如图4中虚线箭头所示)小于第四晶体管282的漏电流(如图4中实线箭头所示)。

同理，中间节点N6也会与其它信号线(例如扫描信号线)之间形成寄生电容，如果与中间节点N6形成寄生电容的信号线的电位发生变化，会导致中间节点N6的电位也随着变化，例如，与中间节点N6形成寄生电容的信号线的电位由低电平跳变为高电平，则会导致中间节点N6的电位增大，进而导致中间节点N6通过第三晶体管281向第一节点N1漏电，并通过第四晶体管282向驱动模块22的第一端222漏电。

而本公开实施例中，由于第二控制模块28的第三晶体管281的漏电流小于第四晶体管282的漏电流，因此会使得中间节点N6和第一节点N1之间的漏电比例减小，中间节点N6和驱动模块22的第一端222之间的漏电比例增加，也就是说，中间节点N6和第一节点N1之间的漏电比例小于中间节点N6和驱动模块22的第一端222之间的漏电比例，因此中间节点N6的电位发生变化时，中间节点N6主要通过第四晶体管282与驱动模块22的第一端222之间发生漏电，例如中间节点N6电位增大，则主要通过第四晶体管282的漏电流恢复中间节点N6的电位，使中间节点N6电位降低，而中间节点N6与第一节点N1之间的漏电流较小，使得第一节点N1在单位时间内的电位变化量较小，从而使得第一节点N1在发光阶段的电位保持稳定，进一步使得驱动模块22产生的驱动电流保持稳定。由于驱动电流保持稳定，发光元件21的发光亮度也就能够保持稳定。可见，本公开实施例能够进一步地解决在低频模式下因第一节点电位变化而导致显示面板出现明显闪烁的问题，降低了显示面板的闪烁程度，改善了显示面板的显示性能。

在一些可选的实施例中，如图4或图5所示，第一晶体管261的栅极和第二晶体管262的栅极可以电连接同一信号线，从而简化显示面板的结构。在第一晶体管261的栅极和第二晶体管262的栅极电连接同一信号线的情况下，可以理解为，第一晶体管261和第二晶体管262构成了双栅晶体管，第一晶体管261的栅极和第二晶体管262的栅极即为第一控制模块26的控制端263。示例性的，第一控制模块26的控制端263可以电连接第一扫描信号线S(n-1)，第一扫描信号线S(n-1)控制该像素电路的第一晶体管261和第二晶体管262的导通或关断，并在第一晶体管261和第二晶体管262导通时对驱动模块22的控制端221的电位进行重置。

需要说明的是，在第一控制模块26的控制端263电连接其他信号线的情况下，也可以采用本公开实施例来减少信号跳变时中间节点N5向第一节点N1的漏电比例。

在一些可选的实施例中，如图4所示，第三晶体管281的栅极和第四晶体管282的栅极也可以电连接同一信号线，从而简化显示面板的结构。在第三晶体管281的栅极和第四晶体管282的栅极电连接同一信号线的情况下，可以理解为，第三晶体管281和第四晶体管282构成了双栅晶体管，第三晶体管281的栅极和第四晶体管282的栅极即为第二控制模块28的控制端283。示例性的，第二控制模块28的控制端283可以电连接第二扫描信号线Sn，第二扫描信号线Sn控制该像素电路的第三晶体管281和第四晶体管282的导通或关断，并在第三晶体管281和第四晶体管282导通时对驱动模块22的阈值电压进行补偿。

需要说明的是，在第二控制模块28的控制端283电连接其他信号线的情况下，也可以采用本公开实施例来减少信号跳变时中间节点N6向第一节点N1的漏电比例。

示例性的，用于显示的每行像素电路10均至少对应连接有第一扫描信号线和第二扫描信号线。

在一些可选的实施例中，如图3或图4所示，像素电路20还可以包括数据写入模块23、电源写入模块24、发光控制模块25、阳极复位模块27及存储模块29。数据写入模块23电连接于数据信号线Vdata与驱动模块22的第二端223之间，电源写入模块24电连接于第一电源线PVDD与驱动模块22的第二端223之间，发光控制模块25电连接于驱动模块22的第一端222与发光元件21的第一电极之间，阳极复位模块27电连接于复位电压信号线Vref与发光元件21的第一电极之间，存储模块29电连接于第一节点N1与第一电源线PVDD之间。

示例性的，驱动模块22包括驱动晶体管T1，数据写入模块包括数据写入晶体管T2，电源写入模块24包括电源写入晶体管T3，发光控制模块25包括发光控制晶体管T4，阳极复位模块27包括阳极复位晶体管T5，存储模块29包括存储电容Cst。数据写入晶体管T2的栅极及阳极复位晶体管T5的栅极与第二扫描信号线Sn电连接，电源写入晶体管T3的栅极及发光控制晶体管T4的栅极与发光控制信号线Emit电连接。

晶体管的第一极和第二极分别表示晶体管的源极和漏极中的一者和另一者。

以下实施例以像素电路20中的各晶体管均为P型晶体管为例进行说明，对于P型晶体管，控制其导通的电平为低电平，控制其截止的电平为高电平。结合参考图4和图5，示例性的，像素电路20的驱动过程可以包括复位阶段、数据写入阶段及发光阶段。在复位阶段，第一扫描信号线S(n-1)提供低电平信号，第一晶体管261和第二晶体管262导通，重置驱动模块22的控制端221电位。在数据写入阶段，第二扫描信号线Sn提供低电平信号，数据写入晶体管T2、第三晶体管281、第四晶体管282导通，数据信号线Vdata上的数据信号写入存储电容Cst且对驱动模块22的阈值电压进行补偿；另外，阳极复位晶体管T5导通，重置发光元件21的第一电极的电位。在发光阶段，发光控制信号线Emit提供低电平信号，电源写入晶体管T3及发光控制晶体管T4导通，驱动模块22产生驱动电流，且驱动电流传输至发光元件21，发光元件21发光。

将第一控制模块26设置成双栅晶体管，即第一控制模块26包括第一晶体管261和第二晶体管262，可以部分改善第一控制模块26的漏电流情况。在复位阶段结束时，第一扫描信号线S1提供的信号由低电平转变为高电平，也即第一晶体管261的栅极和第二晶体管262的栅极的电位变化为高电平，在第一晶体管261的栅极和第二晶体管262的栅极与第一控制模块26的中间节点N5之间的寄生电容的作用下，第一控制模块26的中间节点N5的电位相应升高。在发光阶段，存在第一控制模块26的中间节点N5的电位高于第一节点N1的电位的情况，中间节点N5向第一节点N1漏电，抬升第一节点N1的电位，从而影响发光元件21的亮度，导致显示面板出现画面闪烁的问题。

在第一扫描信号线S(n-1)的信号由低电平跳变为高电平时，第一控制模块26的控制端电位也由低电平跳变为高电平，导致中间节点N5的电位变高；在第二扫描信号线Sn的信号由低电平跳变为高电平时，第二控制模块28的控制端电位也由低电平跳变为高电平，导致中间节点N6的电位变高。而本申请实施例中，由于第一控制模块26的第一晶体管261的漏电流小于第二晶体管262的漏电流，因此主要通过第二晶体管262的漏电流恢复中间节点N5的电位，使中间节点N5电位降低，而中间节点N5与第一节点N1之间的漏电流较小，使得第一节点N1在单位时间内的电位变化量较小，从而使得第一节点N1在发光阶段的电位保持稳定；同理，由于第三晶体管281的漏电流小于第四晶体管282的漏电流，因此主要通过第四晶体管282的漏电流恢复中间节点N6的电位，使中间节点N6电位降低，而中间节点N6与第一节点N1之间的漏电流较小，使得第一节点N1在单位时间内的电位变化量较小，从而进一步使得第一节点N1在发光阶段的电位保持稳定。

需要说明的是，本公开实施例中，无论是第一控制模块26还是第二控制模块28，使靠近第一节点N1的晶体管的漏电流小于远离第一节点N1的晶体管的漏电流，均能够降低往第一节点N1的漏电流比例，减小单位时间内第一节点N1电位的变化量，使第一节点N1的电位保持稳定。在对第一控制模块26和第二控制模块28这两者都进行上述设置时，能够更大程度地降低往第一节点N1的漏电流比例，更大程度地减小单位时间内第一节点N1电位的变化量，更大程度地使第一节点N1的电位保持稳定。

这里的“靠近”是指电路逻辑连接关系上的靠近，而不是指在显示面板中的位置关系上的靠近。由于第一晶体管261电连接于第二晶体管262与第一节点N1之间，因此，第一晶体管261比第二晶体管262更靠近第一节点N1。由于第三晶体管281电连接于第四晶体管282与第一节点N1之间，因此，第三晶体管281比第四晶体管282更靠近第一节点N1。

本公开实施例中，可以采用多种方式来使第一晶体管261的漏电流小于第二晶体管262的漏电流。例如，可以从像素电路结构或晶体管本身结构等方面来调节第一晶体管261和第二晶体管262的漏电流，以使第一晶体管261的漏电流小于第二晶体管262的漏电流。

在一些实施例中，可以对靠近第一节点N1的晶体管进行遮光，且对远离第一节点N1的晶体管不进行遮光。

由于对靠近第一节点N1的晶体管进行遮光，而对远离第一节点N1的晶体管不进行遮光，因此，靠近第一节点N1的晶体管受到的光照强度小于远离第一节点N1的晶体管受到的光照强度，这使得靠近第一节点N1的晶体管向第一节点N1的漏电流小于远离第一节点N1的晶体管向第一节点N1的漏电流。

这里，晶体管受到的光照既可以来源于外界环境光，也可以来源于显示面板本身的发光元件发出的光。

如图6所示，显示面板还可以包括基板30和第一遮光部40。在垂直于基板30的方向上，第一遮光部40与第一晶体管261交叠，且与第二晶体管262不交叠。也就是说，第一遮光部40在基板30上的正投影与第一晶体管261在基板30上的正投影有交叠，且第一遮光部40在基板30上的正投影与第二晶体管262在基板30上的正投影无交叠。

由于第一遮光部40与第一晶体管261交叠，且与第二晶体管262不交叠，因此，第一遮光部40能够对第一晶体管261进行遮挡，且不对第二晶体管262进行遮挡。这样，第一晶体管261所受到的光照强度小于第二晶体管262所受到的光照强度，从而能够使第一晶体管261产生较小的漏电流，且第二晶体管262产生较大的漏电流，这使得第一控制模块26往复位电压信号线Vref的漏电流比例更大，且第一控制模块26往第一节点N1的漏电流比例更小，有利于使第一节点N1的电位保持稳定，减小了单位时间内第一节点N1电位的变化量。

另外，本公开实施例中，通过在显示面板中设置与第一晶体管261交叠且与第二晶体管262不交叠的第一遮光部40，无须改变像素电路结构或晶体管本身结构，容易实现。并且，还能够使第一晶体管261与第二晶体管262的漏电流大小关系保持在稳定状态，而不容易受其他因素的影响。

在一些可选的实施例中，第一遮光部40的材料可以包括金属或吸光材料。示例性的，第一遮光部40的材料可以包括氧化铟锡(ITO)、银(Ag)、钛(Ti)、铝(Al)等等。第一遮光部40例如可以为ITO/Ag/ITO的堆叠结构，也可以为Ti/Al/Ti的堆叠结构。

可选的，第一晶体管261包括第一有源层，第一遮光部40遮盖第一有源层的全部。

该实施方式中，第一遮光部40遮盖第一有源层的全部，能够较大程度地提高第一遮光部40对第一晶体管261的遮挡效果，从而能够较大程度地降低第一晶体管261的光照强度，能够使第一晶体管261产生更小的漏电流。

示例性的，第一遮光部40也可以至少遮盖第一有源层的沟道区域。

可选的，像素电路20位于基板30的一侧，且发光元件21位于第一控制模块26所在膜层远离基板30的一侧，第一遮光部40位于第一控制模块26的远离基板30的一侧。

对于第一控制模块26来说，无论是环境光还是发光元件本身发出的光，大部分是从第一控制模块26的远离基板30的一侧向第一控制模块26入射，本申请实施例中，将第一遮光部40设置于第一控制模块26的远离基板30的一侧，能够较好的遮挡光线入射至第一晶体管261。

示例性的，可以将第一遮光部40设置于第一控制模块26远离基板30一侧的多个膜层中的任意一个膜层，使第一遮光部40位于第一控制模块26的远离基板30的一侧。

在一些可选的实施例中，如图6所示，显示面板可包括在远离基板30方向上层叠设置的栅极金属层M1、电容金属层MC、源漏金属层M2及走线金属层M3。栅极金属层M1与基板30之间设置有半导体层b。各金属层之间以及半导体层b与栅极金属层M1之间设置有绝缘层。示例性的，栅极金属层M1与半导体层b之间设有栅极绝缘层GI，电容金属层MC与栅极金属层M1之间设有电容绝缘层IMD，源漏金属层M2与电容金属层MC之间设有层间介质层ILD，走线金属层M3与源漏金属层M2之间设置有钝化层PV及底部平坦化层BPL2，其中底部平坦化层BPL2可位于钝化层PV远离基板30的一侧。平坦化层PLN位于底部平坦化层BPL2远离基板30的一侧，像素定义层PDL位于平坦化层PLN远离基板30的一侧，像素定义层PDL限定出多个像素开口，发光元件21的发光层213设置于像素开口。发光元件21的发光层213位于第一电极211与第二电极212之间，第二电极212位于第一电极211远离基板30的一侧。示例性的，第一电极211可以为阳极，第二电极212可以为阴极。

半导体层b为晶体管的有源层所在的半导体层，栅极金属层M1为晶体管的栅极所在的金属导电层，电容金属层MC为电容的其中一个极板所在的金属导电层，源漏极金属层M2为晶体管的源极和漏极所在的金属导电层，走线金属层M3可设置信号走线。

示例性的，扫描信号线以及发光控制信号线Emit可设置于栅极金属层M1。复位电压信号线Vref可设置于电容金属层MC。第一电源线PVDD以及数据信号线Vdata可设置于源漏金属层M2；或者第一电源线PVDD设置于源漏金属层M2，数据信号线Vdata设置于走线金属层M3；或者第一电源线PVDD不仅包括设置于源漏金属层M2的部分，还包括设置于走线金属层M3的部分。

第一遮光部40可以与显示面板中的其它部件相互独立。

在一些可选的实施例中，如图6所示，第一遮光部40可设置于走线金属层M3。第一遮光部40与设置于走线金属层M3的信号线或其它部件相互独立。

在另一些可选的实施例中，如图7所示，第一遮光部40可以与发光元件21的第一电极211位于同一膜层。第一遮光部40与第一电极211相互独立。

当然，第一遮光部40也可以复用显示面板中的现有部件。

在一些可选的实施例中，如图8所示，第一遮光部40可以复用发光元件21的第一电极211。第一电极211可以设置为能够遮挡第一晶体管261，且不遮挡第二晶体管262。第一电极211为ITO/Ag/ITO或者Ti/Al/Ti的堆叠结构，其本身具有反光作用。通过将第一电极211复用为第一遮光部40，可不必额外设置能够遮挡第一晶体管261的遮光结构，能够简化显示面板的结构；并且无需在额外设置的遮光结构上方再设置防反射层，避免了在额外设置反射层后，额外设置的反射层反射外界环境光，影响显示效果的问题。

在另一些可选的实施例中，如图9所示，第一遮光部40可以复用第一电源线PVDD。具体的，第一电源线PVDD可以包括位于第三金属层M3的部分。本申请实施例中，采用第一电源线PVDD来遮挡第一晶体管261，且不遮挡第二晶体管262。如此，无需设置额外的遮光结构，减少了显示面板中的部件，简化了显示面板结构。

为了更好的理解第一遮光部40可以复用第一电源线PVDD，如图10所示，可以将第一电源线PVDD与第一晶体管261交叠，使得第一电源线PVDD能够对第一晶体管261进行遮挡。

同理，可以采用多种方式来使第三晶体管281的漏电流小于第四晶体管282的漏电流。例如，可以从像素电路结构或晶体管本身结构等方面来调节第三晶体管281和第四晶体管282的漏电流，以使第三晶体管281的漏电流小于第四晶体管282的漏电流。

在一些实施例中，可以对第二控制模块28的靠近第一节点N1的晶体管进行遮光，且对远离第一节点N1的晶体管不进行遮光。

如图11所示，显示面板第二遮光部50。在垂直于基板30的方向上，第二遮光部50与第三晶体管281交叠，且与第四晶体管282不交叠。也就是说，第二遮光部50在基板30上的正投影与第三晶体管281在基板30上的正投影有交叠，且第二遮光部50在基板30上的正投影与第四晶体管282在基板30上的正投影无交叠。

由于第二遮光部50与第三晶体管281交叠，且与第四晶体管282不交叠，因此，第二遮光部50可对第三晶体管281进行遮挡，且不对第四晶体管282进行遮挡。这样，第三晶体管281所受到的光照强度小于第四晶体管282所受到的光照强度，从而能够使第三晶体管281产生较小的漏电流，且第四晶体管282产生较大的漏电流，这使得第二控制模块28往驱动模块22的第一端222的漏电流比例更大，且第二控制模块28往第一节点N1的漏电流比例更小，有利于使第一节点N1的电位保持稳定，减小了单位时间内第一节点N1电位的变化量。

另外，本公开实施例中，通过在显示面板中设置与第三晶体管281交叠且与第四晶体管282不交叠的第二遮光部50，无须改变像素电路结构或晶体管本身结构，容易实现。并且，还能够使第三晶体管281与第四晶体管282的漏电流大小关系保持在稳定状态，而不容易受其他因素的影响。

示例性的，可以参照上述第一遮光部40的方式来设置第二遮光部50。

可选的，第二遮光部50的材料可以包括金属或吸光材料。示例性的，第二遮光部50的材料可以包括氧化铟锡(ITO)、银(Ag)、钛(Ti)、铝(Al)等等。第二遮光部50例如可以为ITO/Ag/ITO的堆叠结构，也可以为Ti/Al/Ti的堆叠结构。

可选的，第三晶体管281包括第一有源层，第二遮光部50遮盖第一有源层的全部。

该实施方式中，第二遮光部50遮盖第一有源层的全部，能够较大程度地提高第二遮光部50对第三晶体管281的遮挡效果，从而能够较大程度地降低第三晶体管281的光照强度，能够使第三晶体管281产生更小的漏电流。

示例性的，第二遮光部50也可以至少遮盖第一有源层的沟道区域。

可选的，像素电路20位于基板30的一侧，且发光元件21位于第二控制模块28所在膜层远离基板30的一侧；第二遮光部50位于第二控制模块28远离基板30的一侧。

同理，对于第二控制模块28来说，无论是环境光还是发光元件本身发出的光，大部分是从第二控制模块28的远离基板30的一侧向第二控制模块28入射，本申请实施例中，将第二遮光部40设置于第二控制模块28的远离基板30的一侧，能够较好的遮挡光线入射至第三晶体管281。

示例性的，可以将第二遮光部50设置于第二控制模块28远离基板30一侧的多个膜层中的任意一个膜层，使第二遮光部50位于第二控制模块28的远离基板30的一侧。具体的，第二遮光部50在显示面板中的设置方式可以参见图7至图11示出的第一遮光部40在显示面板中的设置方式，为避免重复，对此不作赘述。

可选的，第二遮光部50可以复用第一电源线PVDD。如此，能够简化显示面板的膜层结构。

可选的，第二遮光部50可以复用第一电极211。如此，能够简化显示面板的膜层结构。

在一些实施例中，如图12所示，在同时设置第一遮光部40和第二遮光部50的情况下，第一晶体管261与第三晶体管281相邻设置，第一遮光部261与第二遮光部281可以连为一体。

如此，通过将第一晶体管261与第三晶体管281相邻设置，可以设置一个整体的遮光部同时对第一晶体管261和第三晶体管281进行遮挡，例如，可以将第一电源线PVDD作为整体的遮光部，也可以将第一电极作为整体的遮光部。由于只需设置一个整体的遮光部即可同时对第一晶体管261和第三晶体管281进行遮挡，因此，这能够简化遮光部的设置工艺。

需要说明的是，在不矛盾的情况下，上述各实施例可以相互结合。

本申请还提供了一种显示装置，包括本申请提供的显示面板。请参考图13，图13是本申请实施例提供的一种显示装置的结构示意图。图13提供的显示装置1000包括本申请上述任一实施例提供的显示面板100。图13实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本申请实施例提供的显示装置，可以是可穿戴产品、电脑、电视、车载显示装置等其他具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。

依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

Claims (11)

1.一种显示面板，其特征在于，包括像素电路，所述像素电路包括：

发光元件；

驱动模块，所述驱动模块与所述发光元件串联在第一电源线和第二电源线之间，所述驱动模块用于驱动所述发光元件，所述驱动模块的控制端连接第一节点；

第一控制模块，电连接于复位电压信号线和所述第一节点之间，用于将复位电压传输至所述第一节点，所述第一控制模块包括第一晶体管和第二晶体管，所述第一晶体管电连接于所述第二晶体管与所述第一节点之间，所述第二晶体管与所述复位电压信号线电连接；

其中，所述第一晶体管的漏电流小于所述第二晶体管的漏电流。

2.根据权利要求1所述的显示面板，其特征在于，还包括基板和第一遮光部；

在垂直于所述基板的方向上，所述第一遮光部与所述第一晶体管交叠，且与所述第二晶体管不交叠。

3.根据权利要求2所述的显示面板，其特征在于，

所述第一晶体管包括第一有源层，所述第一遮光部遮盖所述第一有源层的全部。

4.根据权利要求2所述的显示面板，其特征在于，

所述像素电路位于所述基板的一侧，且所述发光元件位于所述第一控制模块所在膜层远离所述基板的一侧；

所述第一遮光部位于所述第一控制模块远离所述基板的一侧。

5.根据权利要求4所述的显示面板，其特征在于，

所述第一遮光部复用所述第一电源线。

6.根据权利要求4所述的显示面板，其特征在于，

所述发光元件包括第一电极、第二电极和位于所述第一电极与所述第二电极之间的发光层，所述第二电极位于所述第一电极远离所述基板的一侧；

所述第一遮光部复用所述第一电极。

7.根据权利要求2所述的显示面板，其特征在于，

所述第一遮光部的材料包括金属或吸光材料。

8.根据权利要求1所述的显示面板，其特征在于，所述第一控制模块的控制端电连接第一扫描线，受所述第一扫描线提供的信号的控制，所述第一控制模块将所述复位电压传输至所述第一节点。

9.根据权利要求2所述的显示面板，其特征在于，所述像素电路还包括：

第二控制模块，电连接于所述第一节点和所述驱动模块的第一端之间，用于补偿所述驱动模块的阈值电压，所述第二控制模块包括第三晶体管和第四晶体管，所述第三晶体管电连接于所述第一节点与所述第四晶体管之间，所述第四晶体管与所述驱动模块的第一端电连接；

其中，所述第三晶体管的漏电流小于所述第四晶体管的漏电流。

10.根据权利要求9所述的显示面板，其特征在于，还包括第二遮光部；

在垂直于所述基板的方向上，所述第二遮光部与所述三晶体管交叠，且与所述第四晶体管不交叠；

所述第一晶体管与所述第三晶体管相邻设置，所述第一遮光部与所述第二遮光部连为一体。

11.一种显示装置，其特征在于，包括权利要求1至10中任一项所述的显示面板。

Images