CN113422741B - 一种时间触发以太网交换机结构 - Google Patents

一种时间触发以太网交换机结构 Download PDF

Info

Publication number
CN113422741B
CN113422741B CN202110672369.7A CN202110672369A CN113422741B CN 113422741 B CN113422741 B CN 113422741B CN 202110672369 A CN202110672369 A CN 202110672369A CN 113422741 B CN113422741 B CN 113422741B
Authority
CN
China
Prior art keywords
data frame
triggered
communication
frame descriptor
head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110672369.7A
Other languages
English (en)
Other versions
CN113422741A (zh
Inventor
刘兆沛
杨佳利
朱纪洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN202110672369.7A priority Critical patent/CN113422741B/zh
Publication of CN113422741A publication Critical patent/CN113422741A/zh
Application granted granted Critical
Publication of CN113422741B publication Critical patent/CN113422741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/901Buffering arrangements using storage descriptor, e.g. read or write pointers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3018Input queuing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/35Switches specially adapted for specific applications
    • H04L49/351Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches

Abstract

本发明提供了一种时间触发以太网交换机结构,属于机载网络通信技术领域。时间触发以太网交换机作为机载网络通信系统中的数据转发节点,需要同时兼容时间触发、AFDX、事件触发等不同消息类型,对系统通信性能具有重要影响作用。针对时间触发通信交换机的功能需求,本发明提出了一种支持混合业务的、高效数据存储和转发的时间触发以太网交换机结构,通过分开存储和处理的方式提高数据转发的并行处理能力,采用时间触发、AFDX、事件触发消息分开排队的方式实现混合业务的处理能力,通过时间触发消息的抢断发送机制保证其确定性。

Description

一种时间触发以太网交换机结构
技术领域
本发明属于机载网络通信技术领域,涉及一种时间触发以太网交换机结构。
背景技术
时间触发通信交换机是时间触发以太网的重要组成部件,负责数据帧的处理和转发,对时间触发通信系统的实时性、确定性、可靠性等性能影响很大。为了保证时间触发通信数据帧的确定性,同时兼容传统的事件触发数据帧,时间触发通信交换机需要兼容不同数据类型的处理功能,而且要保证其他通信数据流不影响时间触发通信的传输任务。因此,相比于传统的以太网交换机,时间触发以太网交换机的处理任务和复杂性显著增加,在保证确定性提升的同时,还要保证系统并行数据转发能力。
发明内容
针对上述问题,本发明的目的在于提供一种支持混合业务的、高效数据存储和转发的时间触发以太网交换机结构,以满足时间触发以太网交换机的性能需求。
一种时间触发以太网交换机结构,其特征在于,用于实施所述时间触发以太网交换机结构的系统,其至少包含N个以太网通信端口,N≥3,每个以太网通信端口至少含有MAC层通信接收模块、接收处理函数、N个RAM存储单元、N个事件触发通信数据帧描述符缓存区及对应的输入队列处理函数、N个时间触发通信数据帧描述符缓存区及对应的输入队列处理函数、N个事件触发通信数据帧描述符头指针、N个时间触发通信数据帧描述符头指针、输出队列处理函数、发送处理函数、MAC层通信发送模块,其中:
对于第i个以太网通信端口,i=1,2,…,N,所述MAC层通信接收模块用于实现以太网MAC层通信的数据接收功能,将接收到的数据帧传输至所述接收处理函数;
所述接收处理函数根据所述MAC层通信接收模块接收到的数据帧的目的地址,查找和判断其对应的输出端口,并将所述MAC层通信接收模块接收到的数据帧存储至对应的所述RAM存储单元,即,假设所述MAC层通信接收模块接收到的数据帧的目的地址对应的通信端口为第j个以太网通信端口,j=1,2,…,N,则将所述MAC层通信接收模块接收到的数据帧存储至编号为RAM(i,j)的所述RAM存储单元;同时,所述接收处理函数根据所述MAC层通信接收模块接收到的数据帧的类型将所述MAC层通信接收模块接收到的数据帧的存储信息添加至对应的所述事件触发通信数据帧描述符缓存区或所述时间触发通信数据帧描述符缓存区,即,若所述MAC层通信接收模块接收到的数据帧类型为事件触发消息,则将所述MAC层通信接收模块接收到的数据帧的存储信息添加至编号为FD_Buf_ET(i,j)的所述事件触发通信数据帧描述符缓存区,若所述MAC层通信接收模块接收到的数据帧类型为时间触发消息,则将所述MAC层通信接收模块接收到的数据帧的存储信息添加至编号为FD_Buf_TT(i,j)的所述时间触发通信数据帧描述符缓存区;
所述事件触发通信数据帧描述符缓存区用于存储接收的事件触发通信数据帧的存储信息队列,其连接至所对应的所述输入队列处理函数;所述时间触发通信数据帧描述符缓存区用于存储接收的时间触发通信数据帧的存储信息队列,其连接至所对应的所述输入队列处理函数;
所述输入队列处理函数从所对应的所述事件触发通信数据帧描述符缓存区或所述时间触发通信数据帧描述符缓存区中选择一个数据帧存储信息作为该队列中即将被转发处理的数据帧描述符,称为数据帧描述符头指针,即,对于编号为FD_Buf_ET(i,j)的所述事件触发通信数据帧描述符缓存区,其对应的所述输入队列处理函数从中选择一个数据帧描述符头指针,记为编号为FD_Head_ET(i,j)的所述事件触发通信数据帧描述符头指针,对于编号为FD_Buf_TT(i,j)的所述时间触发通信数据帧描述符缓存区,其对应的所述输入队列处理函数从中选择一个数据帧描述符头指针,记为编号为FD_Head_TT(i,j)的所述时间触发通信数据帧描述符头指针;
对于编号为FD_Head_ET(i,j)的所述事件触发通信数据帧描述符头指针,其连接至第j个以太网通信端口的所述输出队列处理函数;对于编号为FD_Head_TT(i,j)的所述时间触发通信数据帧描述符头指针,其连接至第j个以太网通信端口的所述输出队列处理函数;
对于第j个以太网通信端口,所述输出队列处理函数用于实现当前端口待处理数据帧描述符的选择功能,即从FD_Head_ET(i,j)和FD_Head_TT(i,j)中选择一个数据帧描述符,记为FD_Head_Out(j),传输给发送处理函数;
所述发送处理函数根据所述输出队列处理函数产生的数据帧描述符FD_Head_Out(j),从编号为RAM(i,j)的所述RAM存储单元中读取对应的数据帧内容,并传输给对应的MAC层通信发送模块;
所述MAC层通信发送模块用于实现以太网MAC通信的数据发送功能,将所述发送处理函数传输的数据内容发送至对应的以太网物理层接口。
可选的,每个以太网通信端口通过增加N个AFDX通信数据帧描述符缓存区及对应的输入队列处理函数、N个AFDX通信数据帧描述符头指针,可以支持AFDX以太网数据通信功能,具体实现方法为:
对于第i个以太网通信端口,i=1,2,…,N,所述接收处理函数根据所述MAC层通信接收模块接收到的数据帧的目的地址,查找和判断其对应的输出端口,并将所述MAC层通信接收模块接收到的数据帧存储至对应的所述RAM存储单元,即,假设所述MAC层通信接收模块接收到的数据帧的目的地址对应的通信端口为第j个以太网通信端口,j=1,2,…,N,则将所述MAC层通信接收模块接收到的数据帧存储至编号为RAM(i,j)的所述RAM存储单元,同时所述接收处理函数根据所述MAC层通信接收模块接收到的数据帧的类型将所述MAC层通信接收模块接收到的数据帧的存储信息添加至对应的所述事件触发通信数据帧描述符缓存区或所述AFDX通信数据帧描述符缓存区或所述时间触发通信数据帧描述符缓存区,即,若所述MAC层通信接收模块接收到的数据帧类型为事件触发消息,则将所述MAC层通信接收模块接收到的数据帧的存储信息添加至编号为FD_Buf_ET(i,j)的所述事件触发通信数据帧描述符缓存区,若所述MAC层通信接收模块接收到的数据帧类型为AFDX通信数据帧,则将所述MAC层通信接收模块接收到的数据帧的存储信息添加至编号为FD_Buf_RC(i,j)的所述AFDX通信数据帧描述符缓存区,若所述MAC层通信接收模块接收到的数据帧类型为时间触发消息,则将所述MAC层通信接收模块接收到的数据帧的存储信息添加至编号为FD_Buf_TT(i,j)的所述时间触发通信数据帧描述符缓存区;
所述输入队列处理函数从所对应的所述事件触发通信数据帧描述符缓存区或所述AFDX通信数据帧描述符缓存区或所述时间触发通信数据帧描述符缓存区中选择一个数据帧存储信息作为该队列中即将被转发处理的数据帧描述符,称为数据帧描述符头指针,即,对于编号为FD_Buf_ET(i,j)的所述事件触发通信数据帧描述符缓存区,其对应的所述输入队列处理函数从中选择一个数据帧描述符头指针,记为编号为FD_Head_ET(i,j)的所述事件触发通信数据帧描述符头指针,对于编号为FD_Buf_RC(i,j)的所述AFDX通信数据帧描述符缓存区,其对应的所述输入队列处理函数从中选择一个数据帧描述符头指针,记为编号为FD_Head_RC(i,j)的所述AFDX通信数据帧描述符头指针,对于编号为FD_Buf_TT(i,j)的所述时间触发通信数据帧描述符缓存区,其对应的所述输入队列处理函数从中选择一个数据帧描述符头指针,记为编号为FD_Head_TT(i,j)的所述时间触发通信数据帧描述符头指针;
对于第j个以太网通信端口,所述输出队列处理函数用于实现当前端口待处理数据帧描述符的选择功能,即从FD_Head_ET(i,j)、FD_Head_RC(i,j)和FD_Head_TT(i,j)中选择一个数据帧描述符,记为FD_Head_Out(j),传输给发送处理函数。
可选的,编号为RAM(i,j)的所述RAM存储单元可根据数据帧类型划分为事件触发数据帧存储段和时间触发数据帧存储段或事件触发数据帧存储段、AFDX数据帧存储段和时间触发数据帧存储段,其中i=1,2,…,N,j=1,2,…,N。
可选的,所述输入队列处理函数在其对应的数据帧描述符头指针对应的数据帧发送完毕之后,从其对应的所述事件触发通信数据帧描述符缓存区或所述AFDX通信数据帧描述符缓存区或所述时间触发通信数据帧描述符缓存区中选择新的数据帧描述符头指针,即,对于编号为FD_Buf_ET(i,j)的所述事件触发通信数据帧描述符缓存区,其对应的所述输入队列处理函数在FD_Head_ET(i,j)对应的数据帧发送完成之后从编号为FD_Buf_ET(i,j)的所述事件触发通信数据帧描述符缓存区中选择一个新的数据帧描述符头指针,作为编号为FD_Head_ET(i,j)的所述事件触发通信数据帧描述符头指针,对于编号为FD_Buf_RC(i,j)的所述AFDX通信数据帧描述符缓存区,其对应的所述输入队列处理函数在FD_Head_RC(i,j)对应的数据帧发送完成之后从编号为FD_Buf_RC(i,j)的所述AFDX通信数据帧描述符缓存区中选择一个新的数据帧描述符头指针,作为编号为FD_Head_RC(i,j)的所述AFDX通信数据帧描述符头指针,对于编号为FD_Buf_TT(i,j)的所述时间触发通信数据帧描述符缓存区,其对应的所述输入队列处理函数在FD_Head_TT(i,j)对应的数据帧发送完成之后从编号为FD_Buf_TT(i,j)的所述时间触发通信数据帧描述符缓存区中选择一个新的数据帧描述符头指针,作为编号为FD_Head_TT(i,j)的所述时间触发通信数据帧描述符头指针,其中i=1,2,…,N,j=1,2,…,N。
可选的,对于第j个以太网通信端口,j=1,2,…,N,所述输出队列处理函数优先选择编号为FD_Head_TT(i,j)的所述时间触发通信数据帧描述符头指针,其次选择编号为FD_Head_RC(i,j)的所述AFDX通信数据帧描述符头指针,再次选择编号为FD_Head_ET(i,j)的所述事件触发通信数据帧描述符头指针,输出给所述发送处理函数,同时,对于正在发送的AFDX通信数据帧或事件触发通信数据帧,编号为FD_Head_TT(i,j)的所述时间触发通信数据帧描述符头指针具有抢断优先权,即,立即中断当前正在发送的AFDX通信数据帧或事件触发通信数据帧,立即发送连接至所述输出队列处理函数中的时间触发通信数据帧描述符头指针对应的时间触发通信数据帧。
本发明采用以上技术方案即可实现高效数据传输、严格确定性的时间触发以太网交换技术。由上述技术方案可知,本发明通过分开存储和处理的方式提高数据转发的并行处理能力,采用时间触发、AFDX、事件触发消息分开排队的方式实现混合业务的处理能力,通过时间触发消息的抢断发送机制保证其确定性,可以同时保证时间触发通信任务的确定性和数据的并行转发处理能力。
附图说明
图1:本发明的交换机结构图。
图2:时间触发通信交换机平台示例。
具体实施方式
下面结合附图和实例对本发明作进一步说明,此处所说明的方案只用来提供对本发明的进一步理解,为本申请的一部分,不构成对本发明方案的限定。
为便于理解,首先以图2中所示时间触发以太网交换机硬件平台为例,其具有8个千兆以太网通信端口,每个千兆以太网通信端口连接一个以太网PHY芯片,所采用的以太网PHY芯片型号为RTL8211E,采用FPGA芯片作为核心处理芯片,型号为Xilinx公司的Artix-7系列的XC7A200T-2FBG676I,以太网PHY芯片通过GMII接口与FPGA芯片相连。FPGA芯片内部通过MAC层通信IP核通过GMII接口从以太网PHY芯片读取接收数据帧和传输发送数据帧。
对于所设计8端口千兆以太网时间触发通信交换机,为实现高效数据转发和严格确定性使用需求,每个以太网通信端口除了实现MAC层收发通信的IP核,还含有1个接收处理函数、8个RAM存储单元、8个事件触发通信数据帧描述符缓存区及对应的输入队列处理函数、8个时间触发通信数据帧描述符缓存区及对应的输入队列处理函数、8个事件触发通信数据帧描述符头指针、8个时间触发通信数据帧描述符头指针、1个输出队列处理函数和1个发送处理函数,为便于介绍,AFDX数据帧的处理功能暂不覆盖。假设每个RAM存储单元分成两部分,高地址部分用于存储时间触发通信数据帧内容,低地址部分用于存储事件触发通信数据帧内容,同时对每个RAM进行编号,RAM(i,j)表示从端口i发往端口j的数据帧内容存储区。假设每个时间触发通信数据帧描述缓存区记为FD_Buf_TT(i,j),每个事件触发通信数据帧描述缓存区记为FD_Buf_ET(i,j),i表示输入端口,j表示目的端口,即表示从端口i到端口j的数据帧队列。假设每个时间触发通信数据帧描述符头指针寄存器记为FD_Head_TT(i,j),每个事件触发通信数据帧描述符头指针寄存器记为FD_Head_ET(i,j),即表示在输入端口i中从输入端口i到目的端口j的数据帧队列中第一个即将被处理的数据帧。同理,记每个端口输出队列处理函数产生的数据帧描述符为FD_Head_Out(j),其中j表示目的端口序号。
不失一般性的,以1号以太网通信端口的接收部分为例进行介绍,端口1的接收处理函数根据当前接收到的数据帧的目的IP地址,查找和判断其对应的输出端口,并将所述MAC层通信接收模块接收到的数据帧存储至对应的RAM存储单元,同时根据数据帧类型选择地址段,存储完成之后,将所存储数据帧的起始地址、长度等信息添加至对应的数据帧描述符缓存区。即,假设目的端口为端口4,则将当前数据帧内容存储至RAM(1,4),若为时间触发数据帧则存储至高地址部分,同时存储完成之后将时间触发数据帧的起始地址和长度等信息添加至时间触发通信数据帧描述符缓存区;若为事件触发数据帧则存储至低地址部分,同时存储完成之后将所处理的事件触发数据帧的起始存储地址和长度等信息添加至事件触发通信数据帧描述符缓存区。
每一个数据帧描述符缓存区对应一个输入队列处理函数,其功能是从所对应的数据帧描述符缓存区中选择一个数据帧存储信息作为该队列中即将被转发处理的数据帧描述符,称为数据帧描述符头指针,输出给队列头寄存器。即,假设端口1中去往端口4的事件触发通信数据帧队列FD_Buf_ET(1,4)不为空,则从中选择1个数据帧描述符给至数据帧描述符头指针寄存器FD_Head_ET(1,4),作为端口1中发往端口4的当前消息队列中第一个可能被处理的数据帧。
对于第4个千兆以太网通信端口的输出部分,其对应的输出队列处理函数从FD_Head_ET(1,4)、FD_Head_ET(2,4)、…、FD_Head_ET(8,4)和FD_Head_TT(1,4)、FD_Head_TT(2,4)、…、FD_Head_TT(8,4)中选择一个数据帧描述符作为端口4发送模块即将转发处理的数据帧信息FD_Head_Out(j)。为了保证时间触发通信的确定性,优先从FD_Head_TT(1,4)、FD_Head_TT(2,4)、…、FD_Head_TT(8,4)中选择数据帧描述符,同时,如果发送处理函数当前发送的数据帧为事件触发通信数据帧,同时FD_Head_TT(1,4)、FD_Head_TT(2,4)、…、FD_Head_TT(8,4)中存在有效的数据帧,则立即中止当前正在发送的事件触发通信数据帧,改为发送时间触发数据帧。待时间触发数据帧发送完毕后,且FD_Head_TT(1,4)、FD_Head_TT(2,4)、…、FD_Head_TT(8,4)中不存在有效的数据信息,则重新发送原中止的事件触发通信数据帧。
每个目的端口的发送处理函数根据FD_Head_Out(j)对应的数据帧RAM存储地址和长度,从对应的RAM中读取数据帧内容,给至MAC层IP的发送模块,将数据帧通过以太网PHY芯片转发出去。
如果需要支持AFDX数据帧的处理功能,则每个以太网端口需要在RAM存储单元中划分出AFDX数据帧的专属地址区,然后增加AFDX数据帧描述符缓存区、输入队列处理函数和AFDX数据帧描述符头指针,输入队列处理函数的处理逻辑与其他缓存区的输入队列处理函数功能相同,输出队列处理函数在选取数据帧描述符过程中,优先选取待处理的时间触发通信数据帧描述符,其次选取待处理的AFDX数据帧描述符,最后才选择事件触发通信数据帧描述符,同时,时间触发通信数据帧对AFDX数据帧和事件触发通信数据帧具有优先抢断机制。
因此,通过上述结构和处理过程,即可实现多个端口数据处理函数的并行处理,在数据存储、消息排队、调度、转发处理等方面实现多个输出端口的并行处理,相互之间互不影响,提高了交换机的并行转发处理能力和吞吐量。同时,通过转发处理过程中的抢占机制避免事件触发通信数据流对时间触发通信业务的影响,保障时间触发通信的确定性。

Claims (5)

1.一种时间触发以太网交换机结构,其特征在于,用于实施所述时间触发以太网交换机结构的系统,其至少包含N个以太网通信端口,N≥3,每个以太网通信端口至少含有MAC层通信接收模块、接收处理函数、N个RAM存储单元、N个事件触发通信数据帧描述符缓存区及对应的输入队列处理函数、N个时间触发通信数据帧描述符缓存区及对应的输入队列处理函数、N个事件触发通信数据帧描述符头指针、N个时间触发通信数据帧描述符头指针、输出队列处理函数、发送处理函数、MAC层通信发送模块,其中:
对于第i个以太网通信端口,i=1,2,…,N,所述MAC层通信接收模块用于实现以太网MAC层通信的数据接收功能,将接收到的数据帧传输至所述接收处理函数;
所述接收处理函数根据所述MAC层通信接收模块接收到的数据帧的目的地址,查找和判断其对应的输出端口,并将所述MAC层通信接收模块接收到的数据帧存储至对应的所述RAM存储单元,即,假设所述MAC层通信接收模块接收到的数据帧的目的地址对应的通信端口为第j个以太网通信端口,j=1,2,…,N,则将所述MAC层通信接收模块接收到的数据帧存储至编号为RAM(i,j)的所述RAM存储单元;同时,所述接收处理函数根据所述MAC层通信接收模块接收到的数据帧的类型将所述MAC层通信接收模块接收到的数据帧的存储信息添加至对应的所述事件触发通信数据帧描述符缓存区或所述时间触发通信数据帧描述符缓存区,即,若所述MAC层通信接收模块接收到的数据帧类型为事件触发消息,则将所述MAC层通信接收模块接收到的数据帧的存储信息添加至编号为FD_Buf_ET(i,j)的所述事件触发通信数据帧描述符缓存区,若所述MAC层通信接收模块接收到的数据帧类型为时间触发消息,则将所述MAC层通信接收模块接收到的数据帧的存储信息添加至编号为FD_Buf_TT(i,j)的所述时间触发通信数据帧描述符缓存区;
所述事件触发通信数据帧描述符缓存区用于存储接收的事件触发通信数据帧的存储信息队列,其连接至所对应的所述输入队列处理函数;所述时间触发通信数据帧描述符缓存区用于存储接收的时间触发通信数据帧的存储信息队列,其连接至所对应的所述输入队列处理函数;
所述输入队列处理函数从所对应的所述事件触发通信数据帧描述符缓存区或所述时间触发通信数据帧描述符缓存区中选择一个数据帧存储信息作为该队列中即将被转发处理的数据帧描述符,称为数据帧描述符头指针,即,对于编号为FD_Buf_ET(i,j)的所述事件触发通信数据帧描述符缓存区,其对应的所述输入队列处理函数从中选择一个数据帧描述符头指针,记为编号为FD_Head_ET(i,j)的所述事件触发通信数据帧描述符头指针,对于编号为FD_Buf_TT(i,j)的所述时间触发通信数据帧描述符缓存区,其对应的所述输入队列处理函数从中选择一个数据帧描述符头指针,记为编号为FD_Head_TT(i,j)的所述时间触发通信数据帧描述符头指针;
对于编号为FD_Head_ET(i,j)的所述事件触发通信数据帧描述符头指针,其连接至第j个以太网通信端口的所述输出队列处理函数;对于编号为FD_Head_TT(i,j)的所述时间触发通信数据帧描述符头指针,其连接至第j个以太网通信端口的所述输出队列处理函数;
对于第j个以太网通信端口,所述输出队列处理函数用于实现当前端口待处理数据帧描述符的选择功能,即从FD_Head_ET(i,j)和FD_Head_TT(i,j)中选择一个数据帧描述符,记为FD_Head_Out(j),传输给发送处理函数;
所述发送处理函数根据所述输出队列处理函数产生的数据帧描述符FD_Head_Out(j),从编号为RAM(i,j)的所述RAM存储单元中读取对应的数据帧内容,并传输给对应的MAC层通信发送模块;
所述MAC层通信发送模块用于实现以太网MAC通信的数据发送功能,将所述发送处理函数传输的数据内容发送至对应的以太网物理层接口。
2.根据权利要求1中所述时间触发以太网交换机结构,其特征在于,每个以太网通信端口通过增加N个AFDX通信数据帧描述符缓存区及对应的输入队列处理函数、N个AFDX通信数据帧描述符头指针,可以支持AFDX以太网数据通信功能,具体实现方法为:
对于第i个以太网通信端口,i=1,2,…,N,所述接收处理函数根据所述MAC层通信接收模块接收到的数据帧的目的地址,查找和判断其对应的输出端口,并将所述MAC层通信接收模块接收到的数据帧存储至对应的所述RAM存储单元,即,假设所述MAC层通信接收模块接收到的数据帧的目的地址对应的通信端口为第j个以太网通信端口,j=1,2,…,N,则将所述MAC层通信接收模块接收到的数据帧存储至编号为RAM(i,j)的所述RAM存储单元,同时所述接收处理函数根据所述MAC层通信接收模块接收到的数据帧的类型将所述MAC层通信接收模块接收到的数据帧的存储信息添加至对应的所述事件触发通信数据帧描述符缓存区或所述AFDX通信数据帧描述符缓存区或所述时间触发通信数据帧描述符缓存区,即,若所述MAC层通信接收模块接收到的数据帧类型为事件触发消息,则将所述MAC层通信接收模块接收到的数据帧的存储信息添加至编号为FD_Buf_ET(i,j)的所述事件触发通信数据帧描述符缓存区,若所述MAC层通信接收模块接收到的数据帧类型为AFDX通信数据帧,则将所述MAC层通信接收模块接收到的数据帧的存储信息添加至编号为FD_Buf_RC(i,j)的所述AFDX通信数据帧描述符缓存区,若所述MAC层通信接收模块接收到的数据帧类型为时间触发消息,则将所述MAC层通信接收模块接收到的数据帧的存储信息添加至编号为FD_Buf_TT(i,j)的所述时间触发通信数据帧描述符缓存区;
所述输入队列处理函数从所对应的所述事件触发通信数据帧描述符缓存区或所述AFDX通信数据帧描述符缓存区或所述时间触发通信数据帧描述符缓存区中选择一个数据帧存储信息作为该队列中即将被转发处理的数据帧描述符,称为数据帧描述符头指针,即,对于编号为FD_Buf_ET(i,j)的所述事件触发通信数据帧描述符缓存区,其对应的所述输入队列处理函数从中选择一个数据帧描述符头指针,记为编号为FD_Head_ET(i,j)的所述事件触发通信数据帧描述符头指针,对于编号为FD_Buf_RC(i,j)的所述AFDX通信数据帧描述符缓存区,其对应的所述输入队列处理函数从中选择一个数据帧描述符头指针,记为编号为FD_Head_RC(i,j)的所述AFDX通信数据帧描述符头指针,对于编号为FD_Buf_TT(i,j)的所述时间触发通信数据帧描述符缓存区,其对应的所述输入队列处理函数从中选择一个数据帧描述符头指针,记为编号为FD_Head_TT(i,j)的所述时间触发通信数据帧描述符头指针;
对于第j个以太网通信端口,所述输出队列处理函数用于实现当前端口待处理数据帧描述符的选择功能,即从FD_Head_ET(i,j)、FD_Head_RC(i,j)和FD_Head_TT(i,j)中选择一个数据帧描述符,记为FD_Head_Out(j),传输给发送处理函数。
3.根据权利要求2中所述时间触发以太网交换机结构,其特征在于,编号为RAM(i,j)的所述RAM存储单元可根据数据帧类型划分为事件触发数据帧存储段和时间触发数据帧存储段或事件触发数据帧存储段、AFDX数据帧存储段和时间触发数据帧存储段,其中i=1,2,…,N,j=1,2,…,N。
4.根据权利要求2中所述时间触发以太网交换机结构,其特征在于,所述输入队列处理函数在其对应的数据帧描述符头指针对应的数据帧发送完毕之后,从其对应的所述事件触发通信数据帧描述符缓存区或所述AFDX通信数据帧描述符缓存区或所述时间触发通信数据帧描述符缓存区中选择新的数据帧描述符头指针,即,对于编号为FD_Buf_ET(i,j)的所述事件触发通信数据帧描述符缓存区,其对应的所述输入队列处理函数在FD_Head_ET(i,j)对应的数据帧发送完成之后从编号为FD_Buf_ET(i,j)的所述事件触发通信数据帧描述符缓存区中选择一个新的数据帧描述符头指针,作为编号为FD_Head_ET(i,j)的所述事件触发通信数据帧描述符头指针,对于编号为FD_Buf_RC(i,j)的所述AFDX通信数据帧描述符缓存区,其对应的所述输入队列处理函数在FD_Head_RC(i,j)对应的数据帧发送完成之后从编号为FD_Buf_RC(i,j)的所述AFDX通信数据帧描述符缓存区中选择一个新的数据帧描述符头指针,作为编号为FD_Head_RC(i,j)的所述AFDX通信数据帧描述符头指针,对于编号为FD_Buf_TT(i,j)的所述时间触发通信数据帧描述符缓存区,其对应的所述输入队列处理函数在FD_Head_TT(i,j)对应的数据帧发送完成之后从编号为FD_Buf_TT(i,j)的所述时间触发通信数据帧描述符缓存区中选择一个新的数据帧描述符头指针,作为编号为FD_Head_TT(i,j)的所述时间触发通信数据帧描述符头指针,其中i=1,2,…,N,j=1,2,…,N。
5.根据权利要求2中所述时间触发以太网交换机结构,其特征在于,对于第j个以太网通信端口,j=1,2,…,N,所述输出队列处理函数优先选择编号为FD_Head_TT(i,j)的所述时间触发通信数据帧描述符头指针,其次选择编号为FD_Head_RC(i,j)的所述AFDX通信数据帧描述符头指针,再次选择编号为FD_Head_ET(i,j)的所述事件触发通信数据帧描述符头指针,输出给所述发送处理函数,同时,对于正在发送的AFDX通信数据帧或事件触发通信数据帧,编号为FD_Head_TT(i,j)的所述时间触发通信数据帧描述符头指针具有抢断优先权,即,立即中断当前正在发送的AFDX通信数据帧或事件触发通信数据帧,立即发送连接至所述输出队列处理函数中的时间触发通信数据帧描述符头指针对应的时间触发通信数据帧。
CN202110672369.7A 2021-06-17 2021-06-17 一种时间触发以太网交换机结构 Active CN113422741B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110672369.7A CN113422741B (zh) 2021-06-17 2021-06-17 一种时间触发以太网交换机结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110672369.7A CN113422741B (zh) 2021-06-17 2021-06-17 一种时间触发以太网交换机结构

Publications (2)

Publication Number Publication Date
CN113422741A CN113422741A (zh) 2021-09-21
CN113422741B true CN113422741B (zh) 2022-11-01

Family

ID=77788808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110672369.7A Active CN113422741B (zh) 2021-06-17 2021-06-17 一种时间触发以太网交换机结构

Country Status (1)

Country Link
CN (1) CN113422741B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110035020A (zh) * 2018-12-29 2019-07-19 清华大学 一种时间触发以太网交换机调度与同步策略

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3057273B1 (en) * 2015-02-13 2019-03-27 Mitsubishi Electric R&D Centre Europe B.V. Method for a traffic shaping in a network

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110035020A (zh) * 2018-12-29 2019-07-19 清华大学 一种时间触发以太网交换机调度与同步策略

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PAST-HOAS: Fast Setup of Per-Address Sink Routing Trees by Reverse Flooding;Joaquin Alvarez-Horcajo等;《2018 IEEE 43rd Conference on Local Computer Networks (LCN)》;20181004;第417-420页 *

Also Published As

Publication number Publication date
CN113422741A (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
JP3704438B2 (ja) 可変長パケット通信装置
US6754222B1 (en) Packet switching apparatus and method in data network
JP3640299B2 (ja) ルートルックアップおよびパケット分類要求のための提起および応答アーキテクチャ
JP5640234B2 (ja) マネージド・ネットワークでのレイヤ2のパケット集約及び断片化
US6574194B1 (en) Architecture of data communications switching system and associated method
JP2000503828A (ja) データネットワーク上でデータパケットをスイッチングする方法および装置
US20060274773A1 (en) Method and apparatus for using meta-packets in a packet processing system
WO2001086886A2 (en) Three-dimensional switch providing packet routing between multiple multimedia buses
CN100553199C (zh) 基于pcie交换网的组播实现方法、系统及设备
US8687483B2 (en) Parallel traffic generator with priority flow control
KR19990087752A (ko) 효율적인 출력 요구 패킷 스위치와 방법
WO1997024841A2 (en) Datagram transmission over virtual circuits
US7916743B2 (en) System and method for improved multicast performance
EP1407583A2 (en) In-band message synchronization for distributed shared memory packet switch
US7027440B2 (en) Router having a function to prevent a packet sequence inversion
US9401879B1 (en) Systems and methods for sending and receiving information via a network device
CN113422741B (zh) 一种时间触发以太网交换机结构
US7424027B2 (en) Head of line blockage avoidance system and method of operation thereof
CN113518046B (zh) 一种报文转发方法及框式交换设备
US20090225665A1 (en) Method, system, computer program product, and hardware product for ethernet virtualization using an elastic fifo memory to facilitate flow of unknown traffic to virtual hosts
WO2022121049A1 (zh) 光纤坐席系统的音频环形传输方法、系统及存储介质
US10581759B1 (en) Sharing packet processing resources
JPH10117213A (ja) パケット通信装置
EP1561312B1 (en) Method and apparatus for processing superframes using an arbitration system
JP2001024661A (ja) マルチキャスト方式とその交換方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant