CN113420267A - 存储装置和数据读取方法 - Google Patents

Abstract

本发明公开了一种存储装置和数据读取方法。该存储装置包括加解密模块和存储核；存储核中存储有加密数据；加解密模块，包括至少两种加解密单元；加解密单元，加解密单元的输入端与存储核的数据输出端连接，用于将从存储核的数据输出端获取的对应加密数据进行处理，得到原始数据并输出；每种加解密单元的加解密方式不一致；加解密单元包括电路元件，各种加解密单元内电路元件种类以及数量相同，电路元件之间的连接关系不同。本发明公开的存储装置和数据读取方法，能够解决已有技术的数据存储安全性低的问题。

Description

存储装置和数据读取方法

技术领域

本发明属于数据安全技术领域，尤其涉及一种存储装置和数据读取方法。

背景技术

随着数据信息时代的到来，数据安全越来越受到重视。但目前在进行数据存储时，多是将数据代码直接存储在存储器中，一旦存储器遭受攻击，攻击者很容易读取到程序代码。因此，数据存储的安全性低。

发明内容

本发明实施例提供了一种存储装置和数据读取方法，能够解决已有技术的数据存储安全性低的问题。

第一方面，提供一种存储装置，包括加解密模块和存储核；存储核中存储有加密数据；

加解密模块，包括至少两种加解密单元；

加解密单元，加解密单元的输入端与存储核的数据输出端连接，用于将从存储核的数据输出端获取的对应加密数据进行处理，得到原始数据并输出；每种加解密单元的加解密方式不一致；

加解密单元包括电路元件，各种加解密单元内电路元件种类以及数量相同，电路元件之间的连接关系不同。

在第一种可能的实现方式中，同种类电路元件在每种加解密单元对应的集成电路版图中的位置对应一致；在每种加解密单元对应的集成电路版图中，各电路元件所在金属层之间的接触孔位置不一致。

结合上述可能的实现方式，在第二种可能的实现方式中，加解密单元包括第一加解密单元和第二加解密单元；第一加解密单元包括第一加解密子单元，第二加解密单元包括第二加解密子单元；

第一加解密子单元包括第一逻辑电路和与第一逻辑电路连接的第二逻辑电路；第一逻辑电路和第二逻辑电路的公共端为第一加解密子单元的输入端，第一逻辑电路和第二逻辑电路的公共端还作为第一加解密子单元的输出端；

第二加解密子单元包括第三逻辑电路和与第三逻辑电路连接的第四逻辑电路；第三逻辑电路和第四逻辑电路的第一公共端为第二加解密子单元的输入端，第三逻辑电路和第四逻辑电路的第二公共端为第二加解密子单元的输出端。

结合上述可能的实现方式，在第三种可能的实现方式中，第一逻辑电路和第三逻辑电路的电路结构相同，第二逻辑电路和第四逻辑电路的电路结构相同。

结合上述可能的实现方式，在第四种可能的实现方式中，第一加解密单元还包括第一使能控制电路和第一数据输出电路；

第一使能控制电路，第一使能控制电路的输入端与第一加解密子单元的输出端连接，第一使能控制电路包含第一使能端和第二使能端；用于接收经第一加解密子单元解密得到的第一数据，并根据第一使能端和第二使能端的信号状态，控制第一数据输出电路输出；

第一数据输出电路，第一数据输出电路的输入端与第一使能控制电路的输出端连接，第一数据输出电路的输出端为第一加解密单元的输出端；用于第一使能端有效时，输出第一数据对应的第二数据；第一使能端无效时，输出第三数据。

结合上述可能的实现方式，在第五种可能的实现方式中，第二加解密单元还包括第二使能控制电路和第二数据输出电路；

第二使能控制电路，第二使能控制电路的输入端与第二加解密子单元的输出端连接，第二使能控制电路包含第三使能端和第四使能端；用于接收经第二加解密子单元解密得到的第四数据，并根据第三使能端和第四使能端的信号状态，控制第二数据输出电路输出；

第二数据输出电路，第二数据输出电路的输入端与第二使能控制电路的输出端连接，第二数据输出电路的输出端为第二加解密单元的输出端；用于第三使能端有效时，输出第四数据对应的第五数据；第三使能端无效时，输出第六数据；其中，第一数据与第四数据不同。

结合上述可能的实现方式，在第六种可能的实现方式中，第一使能端和第三使能端连接，第二使能端和第四使能端连接。

结合上述可能的实现方式，在第七种可能的实现方式中，第一使能控制电路，包括第一与非门和第一或非门；第一与非门的第一输入端和第一或非门的第一输入端与第一加解密子单元的输出端连接；第一与非门的第二输入端与第一使能端连接，第一或非门的第二输入端与第二使能端连接；

第一数据输出电路的第一输入端与第一与非门的输出端连接，第一数据输出电路的第二输入端与第一或非门的输出端连接。

结合上述可能的实现方式，在第八种可能的实现方式中，第二使能控制电路，包括第二与非门和第二或非门；第二与非门的第一输入端和第二或非门的第一输入端与第二加解密子单元的输出端连接；第二与非门的第二输入端与第三使能端连接，第二或非门的第二输入端与第四使能端连接；

第二数据输出电路的第一输入端与第二与非门的输出端连接，第二数据输出电路的第二输入端与第二或非门的输出端连接。

第二方面，提供一种数据读取方法，应用于如第一方面的存储装置，方法包括：

每个加解密单元对应接收存储核在对加密数据拆分后按照预设顺序输入的加密数据代码；

每个加解密单元将对应的加密数据代码进行处理，得到原始数据代码；

每个加解密单元将原始数据代码输出，以供所有原始数据代码按照预设顺序组合为原始数据。

与现有技术相比，本申请实施例提供的存储装置和数据读取方法，通过在存储装置中设置加解密模块和存储核，而其中存储核存储的是加密数据，加解密模块中的至少两种加解密单元加解密方式不一致；各个加解密单元内电路元件种类以及数量相同，电路元件之间的连接关系不同。因此存储装置中直接存储的数据替换为了加密数据，加解密单元的识别难度高，攻击破解难度大，从而解决了已有技术的数据存储安全性低的问题，提高了数据存储的安全性。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例的存储装置的功能模块示意图。

图2是本发明另一实施例的存储装置中加解密单元可选的集成电路版图。

图3是图2中加解密单元的电路结构示意图。

图4是本发明实施例的数据读取方法的流程示意图。

图5是本发明实施例的数据读取方法读取过程示意图。

附图中：

存储核10，存储装置20，加解密模块30，第一加解密单元21，第二加解密单元22，第一逻辑电路211，第二逻辑电路212，第三逻辑电路221，第四逻辑电路222，第一使能控制电路213，第一数据输出电路214，第二使能控制电路223，第二数据输出电路224，第一加解密子单元215，第二加解密子单元225，数据输入端data_in，第一使能端oe1，第二使能端oen2，第三使能端oe2，第四使能端oen2，电源输入端VS，接地端GS，MOS管M(包括M2、M5、M6和M7）。

具体实施方式

下面将详细描述本发明的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本发明的全面理解。但是，对于本领域技术人员来说很明显的是，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明的更好的理解。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将结合附图对实施例进行详细描述。

图1示出了本发明一较佳实施例的存储装置20的示意性功能模块示意图。该存储装置20中包括加解密模块30和存储核10；存储核10中存储有加密数据；

其中存储核10或者称为存储模块；加解密模块30可以包括至少两种加解密单元（未标示）。加解密单元，加解密单元的输入端与存储核10的数据输出端连接，用于将从存储核10的数据输出端获取的对应加密数据进行解密处理，得到原始数据并输出。

每种加解密单元的加解密方式不一致；加解密单元包括电路元件，各个加解密单元内电路元件种类以及数量相同，电路元件之间的连接关系不同。

上述存储装置20可以是单独的具有加密和/或解密功能的存储器，也可以是例如电脑、手机等终端设备中的加解密存储模块。示例性的，存储装置20可以为ROM（Read-OnlyMemory，只读存储器）。在另一示例中，存储装置中存储的数据为程序代码。

需要说明的是，ROM中可以存储用户的程序代码，而攻击者很容易读取ROM中存储的程序代码，进而通过反编译等技术手段获取程序代码对应的内部程序，这对数据安全造成了威胁。因此，本方案所提供的存储装置20在类似ROM的存储装置中设置存储核10，该存储核10中保存的是加密数据，存储核10中存储的加密数据是经过加密处理的，攻击者直接得到加密数据的情况下，若不能知悉加密规则也不能对数据进行还原，提高了数据存储的安全性。

示例性的，ROM的存储核10中存储的不再是用户的程序代码，而是加密程序代码，因此提高了数据存储安全性。

上述加解密模块30可以包括至少两种结构高度相似但功能不同的加解密单元。其中结构高度相似是指加解密单元的电路结构相似度大于预设值，该预设值可以根据实际需要进行设置，例如为80%或99.9%。

每种加解密单元的数量可以根据实际需要进行设置。示例性的，加解密模块30中包括5个第一加解密单元和6个第二加解密单元，第一加解密单元和第二加解密单元间隔设置或错序排列。这些种类的加解密单元都可以由电路元件组成，例如三极管、MOS管等等。每种加解密单元内电路元件种类以及数量相同，使得加解密单元所形成的电路结构相似，但不同加解密单元内电路元件之间的连接关系有区别，使得实际加解密单元的加解密方式不一致。

因此，通过在各种加解密单元之间设置相同种类的电路元件以及每个种类对应的数量一致，降低不同加解密单元之间的辨识度，提高外部攻击者识别不同加解密单元的难度。

在此基础上，通过设置不同的连接关系，让加解密单元之间构成区别，加解密方式功能不同，在不同加解密单元之间辨识度低的基础上，提供实质不同或者作用差异化的加解密单元。外部攻击者在攻击存储装置20时，由于加解密单元之间辨识度低，一般很难发现其区别，因此容易误认为加解密单元是同一种单元或其他类型的加解密单元。

需要说明的是，加解密单元可以对数据进行加密和/或解密处理。在本实施例中，加解密单元从存储核10中获得加密数据，并还原为原始数据，起到了解密作用。

示例性的，攻击者识别到加解密模块30中的加解密单元对应为一种加解密单元类型或几种少于实际类型的加解密单元，最终恢复得到的数据仍然不是原始数据。从而能够解决已有技术的数据存储安全性低的问题，提高了数据存储的安全性。

作为一个可选实施例，同种类电路元件在每种加解密单元对应的集成电路版图中的位置对应一致；在每种加解密单元对应的集成电路版图中，各电路元件所在金属层之间的接触孔位置不一致。

示例性的，加解密单元可以包括第一加解密单元和第二加解密单元。其中第一加解密单元和第二加解密单元内电路元件位置、输入输出端口位置，以及电路元件、输入输出端口所在金属层均一致。

参考图2，图2的左侧为第一加解密单元的集成电路版图，图2的右侧为第二加解密单元的集成电路版图。两幅图中均包括数据输入端data_in，电源输入端VS和接地端GS，且位置均对应一致；两幅图中MOS管M2、M5、M6和M7的位置均对应一致。

两幅图的区别在于，图2的左侧的集成电路版图中金属层之间的接触孔位置，即接触孔A相对靠近MOS管M5一侧，且远离数据输入端data_in。图2的右侧的集成电路版图中金属层之间的接触孔A的位置相对远离MOS管M5一侧，且靠近数据输入端data_in。

因此，正是由于端口、电路元件、金属布线位置一致，使得两个加解密单元的集成电路版图从外观上看高度相似，容易被认为是同一种加解密单元，而相比较于电路元件、金属布线位置，接触孔实际的布局面积很小，很容易被忽略。实际集成电路版图上存在的接触孔位置细微差异，使得电路连接关系产生了区别，两个加解密单元的功能大不相同。

需要说明的是，加解密单元的结构可以根据实际需要进行设置，图2仅是示例，在设置其他加解密单元，或者增加加解密单元的种类时，可以设置几个不同的接触孔，保持电路元件和/或端口的位置对应一致即可。

作为另一个可选实施例，可以将同种类电路元件在每种加解密单元对应的集成电路版图中的位置设置为一致；但不同种类的加解密单元对应的集成电路版图中，至少一条金属线走线或接触孔不同。可选地，该金属线或接触孔面积较小。

通过集成电路版图上构成的细微差异，使电路结构的连接关系构成区别，为加解密单元的设置提供了结构基础，提高了存储装置加解密单元的多样性，提高了数据存储的安全性。

作为另一个可选实施例，请一并参看图1至图3，加解密单元可以包括第一加解密单元21和第二加解密单元22。其中第一加解密单元21可以包括第一加解密子单元215，该第一加解密子单元215可以包括第一逻辑电路211和与第一逻辑电路211连接的第二逻辑电路212；第一逻辑电路211和第二逻辑电路212的公共端为第一加解密子单元215的输入端，第一逻辑电路211和第二逻辑电路212的公共端还作为第一加解密子单元215的输出端。

第二加解密单元22包括第二加解密子单元225；该第二加解密子单元225可以包括第三逻辑电路221和与第三逻辑电路221连接的第四逻辑电路222；第三逻辑电路221和第四逻辑电路222的第一公共端为第二加解密子单元225的输入端，第三逻辑电路221和第四逻辑电路222的第二公共端为第二加解密子单元225的输出端。

上述第一逻辑电路211、第二逻辑电路212、第三逻辑电路221和第四逻辑电路222均可以是单个或多个独立的逻辑单元构成。为了提高结构的相似性，第一逻辑电路211和第三逻辑电路221的电路结构相同，第二逻辑电路212和第四逻辑电路222的电路结构相同。

在另一可选实施例中，还可以是第一逻辑电路211、第二逻辑电路212、第三逻辑电路221和第四逻辑电路222的电路结构均相同，更容易产生存储装置20内加解密单元外观相同的误导性。示例性的，各个逻辑电路均由两个依次连接的非门构成。

可以理解的是，上述第三逻辑电路221和第四逻辑电路222的第一公共端和第二公共端为两个不同的端口。示例性的，第三逻辑电路221和第四逻辑电路222的首尾可以对应连接，构成有两个不同的公共端。

需要说明的是，本领域技术人员可理解第一加解密子单元215的输出端（即第一逻辑电路211和第二逻辑电路212的公共端）实质上为“双向端口”或“输入输出端”，此处简称为输出端。即上述第一逻辑电路211和第二逻辑电路212的同一公共端既连接至存储核10的数据输出端，又作为第一加解密子单元215的输出端。

示例性的，参考图3中左侧的图，其为第一加解密单元21可选的电路结构示意图，其中两个非门的同一公共端既作为第一加解密单元21的输入端，又是其中第一加解密子单元215的输出端。

通过公共端之间连接的差异，使得第一加解密子单元215和第二加解密子单元225在保持连接结构高度相似的同时，实际加密处理功能产生区别。

请继续参考图2和图3，其中图3左侧的电路结构示意图中第一加解密子单元215包括的第一逻辑电路211和第二逻辑电路212对应为第一非门和第二非门，第一非门的输入端与第二非门的输出端连接，第二非门的输入端与第一非门的输出端连接。第一非门的输入端和第二非门的输出端之间构成公共端。

一方面公共端与存储核10的数据输出端连接，另一方面又是第一加解密子单元215的输出端，即该第一加解密子单元215实际虽然设置两个非门，但没有作用，并不对存储核10的数据输出端输出的数据进行处理。例如，数据输入端data_in接收到数据代码为0，第一加解密子单元215实际不作处理，输出仍然为0。

图3右侧为第二加解密单元22可选的电路结构示意图，其中第二加解密子单元225包括的第三逻辑电路221和第四逻辑电路222对应为第三非门和第四非门。第三非门的输入端与第四非门的输出端连接，第四非门的输入端与第三非门的输出端连接。第四非门的输入端与第三非门的输出端为第三逻辑电路221和第四逻辑电路222的第一公共端，第三非门的输入端与第四非门的输出端为第三逻辑电路221和第四逻辑电路222的第二公共端。

该第一公共端与存储核10的数据输出端连接，第二公共端作为第二加解密子单元225的输出端。由此可知，该第二加解密子单元225中非门处于有效，其会对存储核10的数据输出端输出的数据进行加密变换。仍以data_in接收到数据代码为0为例，经过第二加解密子单元225处理后数据代码取反变换为1。

还需要说明的是，具体由图2左侧的集成电路版图中MOS管M6和MOS管M7连接组成图3左侧的电路结构示意图中的第一逻辑电路211，图2左侧的集成电路版图中MOS管M5和MOS管M2连接组成图3左侧的电路结构示意图中的第二逻辑电路212。由图2右侧的集成电路版图中MOS管M6和MOS管M7连接组成图3右侧的电路结构示意图中的第四逻辑电路222，图2右侧的集成电路版图中MOS管M5和MOS管M2连接组成图3右侧的电路结构示意图中的第三逻辑电路221。

在本实施例中，给出了第一加解密单元21和第二加解密单元22的可选结构设计，使存储装置20在数据输出时，经过不同的变换处理，才能得到解密后的数据，提高了数据存储的安全性。

请继续参考图1至图3，在又一可选实施例中，上述第一加解密单元21还包括第一使能控制电路213和与第一使能控制电路213连接的第一数据输出电路214。

第二加解密单元22还包括第二使能控制电路223和与第二使能控制电路223连接的第二数据输出电路224。

第一使能控制电路213，第一使能控制电路213的输入端与第一加解密子单元215的输出端连接，第一使能控制电路213包含第一使能端oe1端和第二使能端oen1，第一使能控制电路213的输出端与第一数据输出电路214连接。

该第一使能控制电路213用于接收经第一加解密子单元215解密得到的第一数据。该第一使能控制电路213，根据第一使能端oe1端和第二使能端oen1的信号状态控制第一数据输出电路214输出。

上述第一使能端oe1和第二使能端oen1的信号状态相反。当第一使能端oe1接收的信号为高，第二使能端oen1接收的信号为低，第一使能端oe1的信号状态为有效，第一使能控制电路213控制第一数据输出电路214输出第一数据对应的第二数据，此时第二数据为第一加解密单元21的输出端输出的原始数据。

当第一使能端oe1接收的信号为低，第二使能端oen1接收的信号为高，第一使能端oe1的信号状态为无效，第一使能控制电路213控制第一数据输出电路214输出第一数据对应的第三数据，此时第三数据为高阻状态。

其中，上述第一使能控制电路213和第一数据输出电路214的结构可以根据实际需要进行设置，在本实施例中，第一使能控制电路213可以包括第一与非门和第一或非门。

第一与非门的第一输入端和第一或非门的第一输入端与第一加解密子单元215的输出端连接；第一与非门的第二输入端与第一使能端oe1连接，第一或非门的第二输入端与第二使能端oen1连接。

第一数据输出电路214的第一输入端与第一与非门的输出端连接，第一数据输出电路214的第二输入端与第一或非门的输出端连接；第一数据输出电路214的输出端为第一加解密单元21的输出端。在上述图3的第一使能控制电路213和第一数据输出电路214的结构中，通过第一使能端oe1和第二使能端oen1的不同信号状态，使加解密单元可以根据使能端的不同状态，控制加解密单元输出结果的调节，实现静态和运行时加解密单元原理的变化。

请继续参考图1和图3右侧的电路结构示意图，下述第二使能控制电路223和第二数据输出电路224的原理对应与上述第一使能控制电路213和第一数据输出电路214相同，仅描述其连接关系和功能。

第二使能控制电路223，第二使能控制电路223的输入端与第二加解密子单元225的输出端连接，第二使能控制电路223包括第三使能端oe2和第四使能端oen2，第二使能控制电路223的输出端与第二数据输出电路224连接。

该第二使能控制电路223可以用于接收经第二加解密子单元225解密得到的第四数据。该第二使能控制电路223，根据第三使能端oe2端和第四使能端oen2的信号状态控制第二数据输出电路224输出。

当第三使能端oe2接收到的信号为高，第四使能端oen2接收到的信号为低，第三使能端oe2的信号状态为有效，第二使能控制电路223控制第一数据输出电路214输出第四数据对应的第五数据，此时第五数据为第二加解密单元22的输出端输出的原始数据。

当第三使能端oe2接收到的信号为低，第四使能端oen2接收到的信号为高，第三使能端oe2的信号状态为无效，第二使能控制电路223控制第二数据输出电路224输出第四数据对应的第六数据，此时第六数据为高阻状态。

其中，由于第一逻辑电路211、第二逻辑电路212的连接结构与第三逻辑电路221和第四逻辑电路222不同，因此第一数据与第四数据不同。其余数据的差异根据使能控制电路和数据输出电路的逻辑原理和结构决定。

上述第二使能控制电路223，包括第二与非门和第二或非门。

第二与非门的第一输入端和第二或非门的第一输入端与第三逻辑电路221和第四逻辑电路222的第二公共端连接。第二与非门的第二输入端与第三使能端oe2连接，第二或非门的第二输入端与第四使能端oen2连接。

第二数据输出电路224的第一输入端与第二与非门的输出端连接，第二数据输出电路224的第二输入端与第二或非门的输出端连接；第二数据输出电路224的输出端为第二加解密单元22的输出端。

可选地，第一使能端oe1可以和第三使能端oe2连接，第二使能端oen1可以和第四使能端oen2连接，使第一使能端oe1和第三使能端oe2的信号来源和信号状态保持一致，第二使能端oen1和第四使能端oen2信号来源和信号状态保持一致。

本实施例不同加解密单元均包括两个逻辑电路，以及使能控制电路和数据输出电路，相比前述实施例，在提高了加解密单元复杂度进而提高破解难度的同时，通过不同使能信号的读取，能够调节加解密单元最终结果的输出，提高了数据处理的安全性和多样性。

可选地，图4示出了本发明一较佳实施例的数据读取方法的示意性流程示意图。该数据读取方法应用于前述实施例的存储装置，该方法可以包括：

步骤S11，每个加解密单元对应接收存储核在对加密数据拆分后按照预设顺序输入的加密数据代码；

步骤S12，每个加解密单元将对应的加密数据代码进行处理，得到原始数据代码；

步骤S13，每个加解密单元将原始数据代码输出，以供所有原始数据代码按照预设顺序组合为原始数据。

其涉及的单元、模块结构可以参考前述存储装置的实施例，在此不过多赘述。

请一并参看图5，在一示例中，假设加解密单元的第一使能端接收到的为第一使能信号1，第二使能端接收到的为第二使能信号0，此时第一加解密单元Encrypt_cell0和第二加解密单元Encrypt_cell1是功能互反的两个加解密单元。其中，第一加解密单元Encrypt_cell0的加密方式是保留原数据代码，第二加解密单元Encrypt_cell1的加密方式是对原数据代码取反。

若存储核中存储的加密数据代码为00101110，则经过加解密模块中各个加解密单元解密处理后，输出代码变换为01001100，变换后的代码为加密数据加密前的原始数据代码。

根据本发明实施例的应用于上述存储装置的数据读取方法，通过在存储装置中设置加解密模块和存储核，而其中存储核中存储有加密数据，加解密模块中的至少两种加解密单元加解密方式不一致；各个加解密单元内电路元件种类以及数量相同，电路元件之间的连接关系不同。因此存储装置中直接存储的数据替换为了加密数据，加解密单元的识别难度高，攻击破解难度大，从而解决了已有技术的数据存储安全性低的问题，提高了数据存储的安全性。

另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

应理解，在本发明实施例中，“与A相应的B”表示B与A相关联，根据A可以确定B。但还应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其它信息确定B。

以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种存储装置，其特征在于，包括加解密模块和存储核；所述存储核中存储有加密数据；

所述加解密模块，包括至少两种加解密单元；

所述加解密单元，所述加解密单元的输入端与所述存储核的数据输出端连接，用于将从所述存储核的数据输出端获取的对应加密数据进行处理，得到原始数据并输出；每种所述加解密单元的加解密方式不一致；

所述加解密单元包括电路元件，各种所述加解密单元内电路元件种类以及数量相同，所述电路元件之间的连接关系不同。

2.根据权利要求1所述的存储装置，其特征在于，同种类电路元件在每种所述加解密单元对应的集成电路版图中的位置对应一致；在每种所述加解密单元对应的所述集成电路版图中，各电路元件所在金属层之间的接触孔位置不一致。

3.根据权利要求1或2所述的存储装置，其特征在于，所述加解密单元包括第一加解密单元和第二加解密单元；所述第一加解密单元包括第一加解密子单元，所述第二加解密单元包括第二加解密子单元；

所述第一加解密子单元包括第一逻辑电路和与所述第一逻辑电路连接的第二逻辑电路；所述第一逻辑电路和所述第二逻辑电路的公共端为所述第一加解密子单元的输入端，所述第一逻辑电路和所述第二逻辑电路的公共端还作为所述第一加解密子单元的输出端；

所述第二加解密子单元包括第三逻辑电路和与所述第三逻辑电路连接的第四逻辑电路；所述第三逻辑电路和所述第四逻辑电路的第一公共端为所述第二加解密子单元的输入端，所述第三逻辑电路和所述第四逻辑电路的第二公共端为所述第二加解密子单元的输出端。

4.根据权利要求3所述的存储装置，其特征在于，所述第一逻辑电路和所述第三逻辑电路的电路结构相同，所述第二逻辑电路和所述第四逻辑电路的电路结构相同。

5.根据权利要求3所述的存储装置，其特征在于，所述第一加解密单元还包括第一使能控制电路和第一数据输出电路；

所述第一使能控制电路，所述第一使能控制电路的输入端与所述第一加解密子单元的输出端连接，所述第一使能控制电路包含第一使能端和第二使能端；用于接收经所述第一加解密子单元解密得到的第一数据，并根据所述第一使能端和第二使能端的信号状态，控制所述第一数据输出电路输出；

所述第一数据输出电路，所述第一数据输出电路的输入端与所述第一使能控制电路的输出端连接，所述第一数据输出电路的输出端为所述第一加解密单元的输出端；用于所述第一使能端有效时，输出所述第一数据对应的第二数据；所述第一使能端无效时，输出第三数据。

6.根据权利要求5所述的存储装置，其特征在于，所述第二加解密单元还包括第二使能控制电路和第二数据输出电路；

所述第二使能控制电路，所述第二使能控制电路的输入端与所述第二加解密子单元的输出端连接，所述第二使能控制电路包含第三使能端和第四使能端；用于接收经所述第二加解密子单元解密得到的第四数据，并根据所述第三使能端和第四使能端的信号状态，控制所述第二数据输出电路输出；

所述第二数据输出电路，所述第二数据输出电路的输入端与所述第二使能控制电路的输出端连接，所述第二数据输出电路的输出端为所述第二加解密单元的输出端；用于所述第三使能端有效时，输出所述第四数据对应的第五数据；所述第三使能端无效时，输出第六数据；其中，所述第一数据与所述第四数据不同。

7.根据权利要求6所述的存储装置，其特征在于，所述第一使能端和所述第三使能端连接，所述第二使能端和所述第四使能端连接。

8.根据权利要求6所述的存储装置，其特征在于，所述第一使能控制电路，包括第一与非门和第一或非门；所述第一与非门的第一输入端和所述第一或非门的第一输入端与所述第一加解密子单元的输出端连接；

所述第一与非门的第二输入端与所述第一使能端连接，所述第一或非门的第二输入端与所述第二使能端连接；

所述第一数据输出电路的第一输入端与所述第一与非门的输出端连接，所述第一数据输出电路的第二输入端与所述第一或非门的输出端连接。

9.根据权利要求6所述的存储装置，其特征在于，所述第二使能控制电路，包括第二与非门和第二或非门；所述第二与非门的第一输入端和所述第二或非门的第一输入端与所述第二加解密子单元的输出端连接；所述第二与非门的第二输入端与所述第三使能端连接，所述第二或非门的第二输入端与所述第四使能端连接；

所述第二数据输出电路的第一输入端与所述第二与非门的输出端连接，所述第二数据输出电路的第二输入端与所述第二或非门的输出端连接。

10.一种数据读取方法，其特征在于，所述数据读取方法应用于如权利要求1至9任一项所述的存储装置，所述方法包括：

每个加解密单元对应接收存储核在对加密数据拆分后按照预设顺序输入的加密数据代码；

每个所述加解密单元将对应的所述加密数据代码进行处理，得到原始数据代码；

每个所述加解密单元将所述原始数据代码输出，以供所有所述原始数据代码按照所述预设顺序组合为原始数据。

Images