CN113411879A - 用于提高tdoa定位精度的时钟偏移补偿系统及方法 - Google Patents

Abstract

用于提高TDOA定位精度的时钟偏移补偿系统，包括微控制器MCU，所述微控制器MCU分别通过数字鉴相器控制及数据总线和参考时钟源控制及数据总线与数字鉴相器和参考时钟源建立双向连接，微控制器MCU还通过UWB接收机数据总线分别与第一UWB接收机和第二UWB接收机建立双向连接，第一UWB接收机和第二UWB接收机内部分别设置有第一锁相回路和第二锁相回路，第一锁相回路和第二锁相回路分别通过第一时钟信号线和第二时钟信号线与参考时钟源相连，所述数字鉴相器分别通过第一相位测量线和第二相位测量线与第一时钟信号线和第二时钟信号线相连；本系统具有实现成本低，计算资源消耗小，同步精度达到亚纳秒级，定位精度高等优势。

Description

用于提高TDOA定位精度的时钟偏移补偿系统及方法

技术领域

本发明涉及物联网定位技术领域，特别是涉及一种用于提高TDOA定位精度的时钟偏移补偿系统及方法。

背景技术

位置信息获取是实现物联网万物相连的基础技术之一，超宽带(Ultra WideBand，UWB)信号作为一种高精度的定位信号，具有高时间分辨率、穿透性强、对信道衰落不敏感、信号能谱密度低及系统复杂度低等诸多优点，可广泛用于无卫星导航定位的室内外各类环境下的工作人员、物资、车辆定位等场景中，具有非常广阔的应用前景。

基于TDOA(Time Difference of Arrival，到达时间差)的定位方法又称为双曲线定位，其原理是通过测量标签发射的UWB信号分别到达一组UWB接收机传播时间的差值，从而得到标签可能位置的一条双曲线；使用多组UWB接收机就可以获得标签的准确位置。由于UWB信号达到接收机的时间是通过接收机本身的计时器测量获得的，根据TDOA定位技术原理，为了获得高精度的到达时间差，一组UWB接收机必须保持较高的时钟同步精度，从而保证定位精度。

现有同步精度较高的有线时钟同步技术是通过使用同一个参考时钟源取代两个UWB接收机各自内部晶振时钟，以消除不同晶振的频率漂移以及频率偏差带来的影响，实现较高质量的时钟同步。理想情况下使用了同源时钟和等长时钟信号线，达到两个接收机的时钟信号应该保持同频率同相位，但是由于实际电路中不可避免的存在传输路径差异和负载特性的差异，到达两个UWB接收机的时钟信号会发生时钟偏移，即存在相位差异；对于超宽带测量系统而言，纳秒级的时钟同步误差会带来30cm的测量误差，如果不考虑相位差，那么时钟同步所能达到的最好同步精度也就是相位差的值；并且在TDOA方法中，相位误差并不是共模误差，不会因为差分运算而消除，会混入最终获得的到达时间差里，从而带来定位误差。为了提高基于TDOA算法的超宽带定位模块的定位精度，需要设计一种补偿时钟偏移的系统和方法。

发明内容

本发明目的就是针对现有技术中的不足，提供一种用于提高TDOA定位精度的时钟偏移补偿系统及方法，以解决现有超宽带测量系统存在相位差异及定位误差等带来的技术缺陷，提高基于TDOA算法的超宽带定位模块的定位精度和同步精度，为实现以上目的，本发明通过以下技术方案予以实现：

用于提高TDOA定位精度的时钟偏移补偿系统，包括微控制器MCU，所述微控制器MCU分别通过数字鉴相器控制及数据总线和参考时钟源控制及数据总线与数字鉴相器和参考时钟源建立双向连接，所述微控制器MCU还通过UWB接收机数据总线分别与第一UWB接收机和第二UWB接收机建立双向连接，所述第一UWB接收机和第二UWB接收机内部分别设置有第一锁相回路和第二锁相回路，所述第一锁相回路和第二锁相回路分别通过第一时钟信号线和第二时钟信号线与参考时钟源相连，所述数字鉴相器分别通过第一相位测量线和第二相位测量线与第一时钟信号线和第二时钟信号线相连。

优选的，所述参考时钟源为单一时钟源，并提供时钟驱动。

优选的，所述参考时钟源为第一UWB接收机和第二UWB接收机提供同步的时钟驱动，并在微控制器MCU的控制下叠加输出同步信号SYNC给第一UWB接收机和第二UWB接收机同步复位计时器。

优选的，所述第一时钟信号线与第一相位测量线等长蛇形布线设计，所述第二时钟信号线与第二相位测量线也采用等长蛇形对布线设计。

优选的，所述第一UWB接收机和第二UWB接收机的内部计时器依靠参考时钟源的时钟信号进行驱动。

优选的，所述第一UWB接收机和第二UWB接收机均采用Decawave公司的DW1000 UWB模块。

优选的，所述参考时钟源包括OCXO恒温晶振和CPLD逻辑控制电路。

一种利用时钟偏移补偿系统所进行的时钟偏移补偿方法，包括以下步骤：

S1、时钟偏移补偿系统上电，参考时钟源产生时钟信号；

S2、在微控制器MCU的控制下，参考时钟源在时钟信号上叠加同步信号SYNC；

S3、第一UWB接收机和第二UWB接收机接收到同步信号SYNC后，各自的内部计数器分别重置归零并开始计时；

S4、数字鉴相器实时测量时钟相位差Ts’；

S5、微控制器MCU等待接收标签定位信号，并判断是否有标签定位信号到达；是，则顺序执行步骤S6；否，则继续等待接收标签定位信号，并判断是否有标签定位信号到达；

S6、微控制器MCU读取标签定位信号到达第一UWB接收机和第二UWB接收机内部计时器的时刻，计算出获得的到达时间差ΔT’，并读取当时数字鉴相器的实时测量时钟相位差Ts’，依据公式一计算获得的估计真实到达时间差

S7、微控制器MCU判断是否接收到停止测量指令；若是，直接结束程序；否，则顺序执行步骤S8；

S8、需判断步骤S6中的时钟相位差Ts’是否大于误差阈值；若是，则返回重新执行步骤S2；否，则返回执行步骤S5。

本发明的有益效果：

为了改进现有有线时钟同步技术补偿时钟偏移在超宽带模块TDOA测量方法中引入的误差，本发明的时钟偏移补偿系统引入参考时钟源和数字鉴相器用于改进现有技术缺陷，并对时钟信号线和相位测量线进性行特别的技术布线设计，具有实现成本低，计算资源消耗小，定位精度高，同步精度达到亚纳秒级等优势。

附图说明

图1为本发明时钟偏移补偿系统的电路结构示意图；

图2为本发明时钟偏移补偿方法的流程示意图；

图3为本发明的参考时钟源与第一、第二UWB接收机的时钟偏移分析图；

图4为本发明的第一、第二UWB接收机与数字鉴相器的时钟偏移分析图。

图中：1、微控制器MCU；2、数字鉴相器；3、参考时钟源；4、第一UWB接收机；5、第二UWB接收机；6、数字鉴相器控制及数据总线；7、参考时钟源控制及数据总线；8、UWB接收机数据总线；9、第一时钟信号线；10、第二时钟信号线；11、第一相位测量线；12、第二相位测量线。

具体实施方式

下面，结合附图以及具体实施方式，对本发明做进一步描述：

为使本发明的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本发明作进一步说明。

实施例1：

如图1所示，一种用于提高TDOA定位精度的时钟偏移补偿系统，包括微控制器MCU1，其中，本发明时钟偏移补偿系统所设置的微控制器MCU 1分别通过数字鉴相器控制及数据总线6和参考时钟源控制及数据总线7与数字鉴相器2和参考时钟源3建立双向连接，需使用参考时钟源3作为单一时钟源，并提供时钟驱动，并且参考时钟源3能够为第一UWB接收机4和第二UWB接收机5提供同步的时钟驱动，并在微控制器MCU 1的控制下叠加输出同步信号SYNC给第一UWB接收机4和第二UWB接收机5同步复位计时器；第一UWB接收机4和第二UWB接收机5的内部计时器依靠参考时钟源3的时钟信号进行驱动。

本发明所设置的微控制器MCU 1还通过UWB接收机数据总线8分别与第一UWB接收机4和第二UWB接收机5建立双向连接，本发明的第一UWB接收机4和第二UWB接收机5内部分别设置有第一锁相回路和第二锁相回路，第一锁相回路和第二锁相回路又分别通过第一时钟信号线9和第二时钟信号线10与参考时钟源3相连，数字鉴相器2则分别通过第一相位测量线11和第二相位测量线12与第一时钟信号线9和第二时钟信号线10相连，第一相位测量线11与第一时钟信号线9交叉相连形成CLK1节点，第二相位测量线12与第二时钟信号线10交叉相连形成CLK2节点；其中，第一时钟信号线9即CLK0—CLK1节点，第二时钟信号线10即CLK0—CLK2节点，第一相位测量线11即CLK1—CLK1’节点，第二相位测量线12即CLK2—CLK2’节点，并且第一时钟信号线9与第一相位测量线11还需使用等长蛇形布线设计，第二时钟信号线10与第二相位测量线12同样也采用等长蛇形对布线设计。

实施例2：

如图2所示，利用时钟偏移补偿系统所进行的时钟偏移补偿方法，包括以下步骤：

S1、时钟偏移补偿系统上电，参考时钟源3产生时钟信号；

S2、在微控制器MCU 1的控制下，参考时钟源3在时钟信号上叠加同步信号SYNC；

S3、第一UWB接收机4和第二UWB接收机5接收到同步信号SYNC后，各自的内部计数器分别重置归零并开始计时；

S4、数字鉴相器2实时测量时钟相位差Ts’；

S5、微控制器MCU 1等待接收标签定位信号，并判断是否有标签定位信号到达；是，则顺序执行步骤S6；否，则继续等待接收标签定位信号，并判断是否有标签定位信号到达；

S6、微控制器MCU 1读取标签定位信号到达第一UWB接收机4和第二UWB接收机5内部计时器的时刻，计算获得的到达时间差ΔT’，并读取当时数字鉴相器2的实时测量时钟相位差Ts’，依据公式一计算获得的估计真实到达时间差

S7、微控制器MCU 1判断是否接收到停止测量指令；若是，直接结束程序；否，则顺序执行步骤S8；

S8、需判断步骤S6中的时钟相位差Ts’是否大于误差阈值；若是，则返回重新执行步骤S2；否，则返回执行步骤S5。

特别的，为便于更好的理解上述测量方法，对本发明作进一步解释。

由于UWB接收机的内部计时器是依靠参考时钟源3的时钟信号进行驱动的，故当UWB接收机收到叠加在时钟信号中的同步信号SYNC时，UWB接收机的内部计时器会重置归零并开始计时；而又由于时钟信号传播路径的差异等因素，当同步信号SYNC到达第一UWB接收机4和第二UWB接收机5的时间是有差异的，从而影响UWB内部计时器计时器开始计时的起点。

如图3所示，以T0设为系统的时间零点，用T1和T2分别表示第一、第二UWB接收机的计时起点，两者与参考时钟源3的时钟偏移分别计为dT1和dT2，两者之间的时间差记为Ts，则Ts＝dT2-dT1，也即CLK1和CLK2两节点间的相位差。

假设发出的标签定位信号到达第一UWB接收机4和第二UWB接收机5的时刻分别为ST1和ST2，则实际上第一UWB接收机4依据内部计时器获得的时刻应是ST1+dT1，同理，第二UWB接收机5依据内部计时器获得的时刻是ST2+dT2。

假设真实到达时间差为ΔT＝ST2-ST1，那么获得的到达时间差是ΔT’＝ST2+dT2-(ST1+dT1)＝ΔT+Ts。

通过以上关系式，可以得到对测量到达时间的补偿，从而给出一个更接近真实到达时间差的公式。

由于数字鉴相器2需要通过相位测量线路来测量定位信号的传播在第一UWB接收机4和第二UWB接收机5的时钟偏移，即使布置位置再接近，也依然存在测量线路对时钟信号传播的影响，故时间差Ts是不能被直接测量到的。

如图3所示，假设从参考时钟源3发出的时钟信号经CLK0节点传播到第一UWB接收机4的CLK1节点的时钟偏移是dT1，从CLK1节点传播到数字鉴相器2接口CLK1’节点的时钟偏移是dT11’；假设时钟信号经CLK0节点传播到第二UWB接收机5的CLK2节点的时钟偏移是dT2，从CLK2点传播到数字鉴相器2接口CLK2’节点的时钟偏移是dT22’，实际上，数字鉴相器2测量得到的时钟相位差为：

Ts’＝dT2+dT22’-dT1-dT11’ 公式2。

估计时间差Ts的方法是要求第一时钟信号线9与第一相位测量线11等长对称布线设计，第二时钟信号线10与第二相位测量线12等长对称布线设计；这样dT1约等于dT11’且dT2约等于dT22’，则真实时间差的估计公式便转换为Ts＝Ts’/2，即估计真实到达时间差

为便于更好的实施本系统，如图1所示，通过沿用实施例1中所搭建的时钟偏移补偿系统，特以Decawave公司设计的DW1000 UWB芯片为例，具体描述以DW1000 UWB模块为本发明UWB接收机，从而实现本发明的时钟偏移补偿系统。

DW1000 UWB模块的数字子系统运行在38.4MHz频率，即参考时钟源3的时钟周期是26ns；虽然设有锁相回路对频率和相位的锁定，但输入两个DW1000模块的时钟仍无法确保是相位对齐的，即存在一个未知的26ns以内的时钟偏移。DW1000 UWB模块内部计数器的工作周期是15.6ps，远高于驱动时钟周期，因此时钟偏移是达到时间差测量误差的主要原因。

通过AD8302+ADC模块构成所设置的数字鉴相器2，进而测量两个DW1000模块时钟输入之间的相位差来提高精度，在软件中补偿此相位差，以达到低于0.2ns的精度。

微控制器MCU 1可采用STM32F411 Cortex-M核心的MCU，通过数字鉴相器控制及数据总线6和参考时钟源控制及数据总线7读取DW1000 UWB模块和AD8302的数据，并控制AD8302与参考时钟源3的工作。参考时钟源3由38.4Mhz的OCXO恒温晶振和CPLD逻辑控制电路构成，提供时钟驱动的同时叠加同步信号SYNC给DW1000 UWB模块。两个DW1000 UWB模块被布置在一块PCB电路板上，基线长度120mm。

本发明系统的工作过程及技术原理：

通过上述连接和设置，微控制器MCU 1能够分别读取到达第一、第二UWB接收机的时刻，通过两时刻期间数字鉴相器2测量所得到的CLK1’和CLK2’两节点间的时间相位差以及控制参考时钟源3发出同步信号SYNC，微控制器MCU 1可通过本发明公开的测量方法计算标签定位信号到达第一UWB接收机4和第二UWB接收机5的真实达到时间差ΔT。

对本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。

Claims (8)

1.用于提高TDOA定位精度的时钟偏移补偿系统，包括微控制器MCU，其特征在于，所述微控制器MCU分别通过数字鉴相器控制及数据总线和参考时钟源控制及数据总线与数字鉴相器和参考时钟源建立双向连接，所述微控制器MCU还通过UWB接收机数据总线分别与第一UWB接收机和第二UWB接收机建立双向连接，所述第一UWB接收机和第二UWB接收机内部分别设置有第一锁相回路和第二锁相回路，所述第一锁相回路和第二锁相回路分别通过第一时钟信号线和第二时钟信号线与参考时钟源相连，所述数字鉴相器分别通过第一相位测量线和第二相位测量线与第一时钟信号线和第二时钟信号线相连。

2.根据权利要求1所述的用于提高TDOA定位精度的时钟偏移补偿系统，其特征在于，所述参考时钟源为单一时钟源，并提供时钟驱动。

3.根据权利要求2所述的用于提高TDOA定位精度的时钟偏移补偿系统，其特征在于，所述参考时钟源为第一UWB接收机和第二UWB接收机提供同步的时钟驱动，并在微控制器MCU的控制下叠加输出同步信号SYNC给第一UWB接收机和第二UWB接收机同步复位计时器。

4.根据权利要求1所述的用于提高TDOA定位精度的时钟偏移补偿系统，其特征在于，所述第一时钟信号线与第一相位测量线等长蛇形布线设计，所述第二时钟信号线与第二相位测量线也采用等长蛇形布线设计。

5.根据权利要求1所述的用于提高TDOA定位精度的时钟偏移补偿系统及方法，其特征在于，所述第一UWB接收机和第二UWB接收机的内部计时器依靠参考时钟源的时钟信号进行驱动。

6.根据权利要求1所述的用于提高TDOA定位精度的时钟偏移补偿系统及方法，其特征在于，所述第一UWB接收机和第二UWB接收机均采用Decawave公司的DW1000 UWB模块。

7.根据权利要求1所述的用于提高TDOA定位精度的时钟偏移补偿系统，其特征在于，所述参考时钟源包括OCXO恒温晶振和CPLD逻辑控制电路。

8.利用权利要求1-7任一项所述的时钟偏移补偿系统所进行的时钟偏移补偿方法，其特征在于，包括以下步骤：

S1、时钟偏移补偿系统上电，参考时钟源产生时钟信号；

S2、在微控制器MCU的控制下，参考时钟源在时钟信号上叠加同步信号SYNC；

S3、第一UWB接收机和第二UWB接收机接收到同步信号SYNC后，各自的内部计数器分别重置归零并开始计时；

S4、数字鉴相器实时测量时钟相位差Ts’；

S5、微控制器MCU等待接收标签定位信号，并判断是否有标签定位信号到达；是，则顺序执行步骤S6；否，则继续等待接收标签定位信号，并判断是否有标签定位信号到达；

S6、微控制器MCU读取标签定位信号到达第一UWB接收机和第二UWB接收机内部计时器的时刻，计算出获得的到达时间差ΔT’，并读取当时数字鉴相器的实时测量时钟相位差Ts’，依据公式一计算获得的估计真实到达时间差

S7、微控制器MCU 1判断是否接收到停止测量指令；若是，直接结束程序；否，则顺序执行步骤S8；

S8、需判断步骤S6中的时钟相位差Ts’是否大于误差阈值；若是，则返回重新执行步骤S2；否，则返回执行步骤S5。

Images