CN113410170A - 提高拣片效率的方法、三维集成芯片的制造方法及芯片 - Google Patents

提高拣片效率的方法、三维集成芯片的制造方法及芯片 Download PDF

Info

Publication number
CN113410170A
CN113410170A CN202110666484.3A CN202110666484A CN113410170A CN 113410170 A CN113410170 A CN 113410170A CN 202110666484 A CN202110666484 A CN 202110666484A CN 113410170 A CN113410170 A CN 113410170A
Authority
CN
China
Prior art keywords
chip
wafer
layer
conversion layer
color tone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110666484.3A
Other languages
English (en)
Other versions
CN113410170B (zh
Inventor
吴恙
杨帆
胡胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co.,Ltd.
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202110666484.3A priority Critical patent/CN113410170B/zh
Publication of CN113410170A publication Critical patent/CN113410170A/zh
Application granted granted Critical
Publication of CN113410170B publication Critical patent/CN113410170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67766—Mechanical parts of transfer devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及提高拣片效率的方法、三维集成芯片的制造方法及芯片。所述方法均采用了拣片工序，并且，在拣片工序中，目标芯片朝向摄像头的表面覆盖有色调转换层，相较于所述目标芯片被所述色调转换层覆盖着的芯片表面，所述色调转换层与参照物之间的色调差异更大，由于可以获得更大的色调差异，因此在根据目标芯片和参照物之间的色调差异确定目标芯片的位置时，所述方法可以降低在判断出错的概率，即有助于降低拣片难度，提高拣片效率，进而有助于提高芯片封装的效率和良率。所述芯片的至少一个表面设置有用于调整覆盖着的材料表面色调并形成所述芯片相应表面色调的色调转换层，有助于降低芯片的辨别难度，提高辨别效率。

Description

提高拣片效率的方法、三维集成芯片的制造方法及芯片
技术领域
本发明涉及半导体技术领域，尤其涉及一种提高拣片效率的方法、一种三维集成芯片的制造方法以及一种芯片。
背景技术
目前，基于硅晶圆制造半导体芯片的工艺已日渐成熟。常规制程中，在同一硅晶圆上会设计许多个芯片，通常先基于硅晶圆制造形成半导体芯片的电路系统并进行测试，然后进行晶圆切割及封装工艺。通常，在完成晶圆切割后、执行后续工序前，还需要经过拣片工序(chip sorting)，其主要目的是选择芯片，将单个的芯片从切割时的承载物上吸起，拣到后续工艺的放置位置。
目前较大规模的封装厂均是采用专用的拣片设备进行自动拣片，其中，设置摄像头采集芯片和参照物(例如，设备底座或者载片背景)的图像，处理模块基于芯片和参照物在图像中的色调差异(例如明暗差异(即对比度)或者色彩差异)，获得具体的目标芯片的位置，再移动机械臂到相应位置并吸起目标芯片。
然而，在切割前后，芯片表面的颜色与制造所沉积的材料有关，材料的厚度不同也可能会改变芯片表面的颜色，进而可能会造成在上述拣片工序中，芯片表面与参照物的色调差异较小，进而导致处理模块在判断芯片位置时出错，即增加了拣片难度，降低了拣片效率，进而还会影响芯片封装的效率及良率。
发明内容
为了降低拣片难度，提高拣片效率，本发明提供一种提高拣片效率的方法。另外，本发明还提供一种三维集成芯片的制造方法以及一种芯片。
一方面，本发明提供一种提高拣片效率的方法，所述方法包括对由晶圆切割得到的多个芯片执行拣片工序，在所述拣片工序中，获得目标芯片的位置的方法包括：
利用摄像头采集目标芯片和参照物的图像，所述目标芯片朝向所述摄像头的表面覆盖有色调转换层；以及，
根据所述目标芯片和所述参照物的色调差异，确定所述目标芯片的位置，其中，相较于所述目标芯片被所述色调转换层覆盖着的芯片表面，所述色调转换层与所述参照物之间的色调差异更大。
可选的，所述色调转换层在切割所述晶圆前形成于所述晶圆的相应表面。
可选的，所述晶圆包括相对的正面和背面，在获得所述多个芯片的切割工序中，从所述晶圆的背面进行切割，并且所述色调转换层覆盖所述晶圆的背面。
可选的，相对于所述参照物，所述色调转换层朝向所述摄像头的表面为浅色调。
可选的，所述色调转换层为滤光层或者不透明颜料层。
可选的，所述晶圆包括被所述色调转换层覆盖着的氮化硅层，所述氮化硅层的厚度大于100μm。
可选的，所述色调转换层为黄色有机滤光层。
一方面，本发明提供一种三维集成芯片的制造方法，包括：
利用键合工艺键合第一晶圆和第二晶圆，以得到键合晶圆，所述第一晶圆和第二晶圆的正面相对并键合连接，所述第一晶圆和/或第二晶圆的背面一侧形成有用于改善翘曲程度的翘曲调整层；
在设置所述翘曲调整层的至少一个表面形成色调转换层；
从设置所述色调转换层的一侧执行切割工艺，由所述键合晶圆得到相互分离的多个芯片；以及，
执行拣片工序，其中，从所述多个芯片中获得目标芯片的位置的方法包括：利用摄像头采集目标芯片和参照物的图像，所述目标芯片朝向所述摄像头的表面覆盖有所述色调转换层；根据所述图像中所述目标芯片和所述参照物之间的色调差异，获得所述目标芯片的位置，相较于所述翘曲调整层，所述色调转换层与所述参照物之间的色调差异更大。
可选的，所述翘曲调整层为具有拉应力或者压应力的氮化硅层，所述氮化硅层的厚度大于100μm。
一方面，本发明提供一种芯片，所述芯片的至少一个表面设置有色调转换层，所述色调转换层用于调整所述芯片被所述色调转换层覆盖着的材料表面的色调，并形成所述芯片相应表面的色调。
可选的，所述芯片的背面一侧设置有用于改善翘曲程度的翘曲调整层，所述色调转换层覆盖所述翘曲调整层。
可选的，所述翘曲调整层为具有张应力或者压应力的氮化硅层。
本发明提供的提高拣片效率的方法，在拣片工序中，目标芯片朝向摄像头的表面覆盖有色调转换层，相较于覆盖着的芯片表面，所述色调转换层与所述参照物之间的色调差异更大，由于可以获得更大的色调差异，因此在根据目标芯片和参照物之间的色调差异确定目标芯片的位置时，可以降低判断出错的概率，即有助于降低拣片难度，提高拣片效率，进而有助于提高芯片封装的效率和良率。
本发明提供的三维集成芯片的制造方法中，在进行键合工艺之前，第一晶圆和/或第二晶圆的背面一侧形成有用于改善翘曲程度的翘曲调整层，在通过键合得到键合晶圆后、进行晶圆切割之前，在所述翘曲调整层的表面形成色调转换层，并在晶圆切割之后、执行拣片工艺时，根据图像中目标芯片和参照物之间的色调差异确定目标芯片的位置，而色调转换层相较于覆盖着的芯片表面，所述色调转换层与所述参照物之间的色调差异更大，因此有助于降低拣片难度，提高拣片效率。
本发明提供的芯片的至少一个表面设置有色调转换层，所述色调转换层用于调整所述芯片被所述色调转换层覆盖着的材料表面的色调，并形成所述芯片相应表面的色调，在需要通过参照物与芯片的色调差异来辨别芯片的工艺(如拣片工艺)中有助于降低芯片的辨别难度，提高辨别效率。
附图说明
图1是具有不同色调的晶圆的照片。
图2是本发明实施例的三维集成芯片的制造方法的流程图。
图3是利用本发明实施例的三维集成芯片的制造方法形成的键合晶圆的剖面示意图。
图4是利用本发明实施例的三维集成芯片的制造方法形成色调转换层后的剖面示意图。
具体实施方式
以下结合附图和具体实施例对本发明的提高拣片效率的方法、三维集成芯片的制造方法及芯片作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。应当理解，说明书的附图均采用了非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在基于半导体晶圆(如硅片)完成各种晶圆尺度的半导体工艺后，晶圆上形成了许多个具有完整电路系统的芯片，在送去封装前，所述芯片先会进行测试。在封装阶段，经过测试的晶圆先被切割，再进行拣片工序，挑选出合格的芯片进行封装，或者，对于晶圆级封装，先在晶圆尺度对经过测试的芯片进行封装，然后再切割得到相互分离的芯片，并进行拣片工序以为后面的操作做准备。无论是芯片级封装还是晶圆级封装，均需要用到拣片工序。
目前一些拣片工序中，在通过摄像头采集芯片的图像以判断芯片的具体位置时，芯片朝向摄像头的一面的色调会出现不一致。图1是具有不同色调的晶圆的照片。参照图1，左边晶圆的色调较右边晶圆的色调浅。色调变化主要是由于晶圆表面沉积的膜层引起的。例如，相对于未沉积膜层的硅片表面，沉积较厚(如100μm以上)的氮化硅层后，晶圆表面的色调会变深。在拣片工序中，拣片设备利用芯片与参照物之间的色调差异判断芯片的位置，参照物的颜色通常是不变的，而如果芯片与参照物之间的色调差异小于一定程度，则会造成拣片的难度增加以及耗时增加，进而会影响后续封装工序，影响芯片的封装效率和良率。另外，一些情况下，在同一晶圆上形成的膜层的厚度不均匀，或者，不同晶圆上形成的同一种类膜层的厚度有差异，均会造成呈现出的色调不同，这导致在执行拣片工序时，芯片与参照物之间的色调差异随着芯片在晶圆上的位置不同或者晶圆的更换而发生变化，即产生“色调不均性”，色调不均也会造成拣片难度增加，拣片容易出错，拣片耗时增加。
本发明实施例中，上述“色调差异”例如指的是芯片和参照物在图像中的明暗程度差异，也即图像的对比度。但不限于此，根据拣片设备的工作方式设置，其也可以按照采集芯片和参照物的彩色图像的方式工作，通过对两种色彩进行对比来判断芯片的位置，因此本发明实施例的“色调差异”也可以指颜色差异。
本发明实施例涉及一种提高拣片效率的方法，该方法采用在芯片朝向摄像头的表面设置色调转换层来提高芯片和参照物之间的色调差异，以避免拣片时因芯片色调与参照物过于接近以及不同芯片色调不均匀而导致的拣片难度增加、拣片效率下降的问题。具体说明如下。
本发明实施例涉及的提高拣片效率的方法包括对由晶圆切割得到的多个芯片执行拣片工序。此处，设置芯片的晶圆的大小、芯片类型以及拣片工序采用的具体设备型号可以根据需要选择。该方法尤其适用于利用常规拣片工序存在色调接近或者色调不均匀而导致拣片难度高、拣片效率低的晶圆及相应的芯片。
本发明实施例的拣片工序中，获得目标芯片的位置包括如下过程：首先，利用摄像头采集目标芯片和参照物的图像，所述目标芯片朝向所述摄像头的表面覆盖有色调转换层；然后，根据所述目标芯片和所述参照物在所述图像中的色调差异，确定所述目标芯片的位置，其中，相较于覆盖着的芯片表面，所述色调转换层与所述参照物之间的色调差异更大。
所述摄像头具有成像功能，是拣片设备为了在拣片时获得采集目标芯片的图像而设置的。作为示例，本发明实施例的拣片工序采用的拣片设备包括摄像模块以及图像处理模块。所述摄像模块包括用来成像的摄像头，以根据需要采集拍摄范围内的图像，所述摄像模块可以通过一次拍摄获得包括目标芯片以及参照物的一幅图像，也可以分别拍摄而分别获得目标芯片的图像和参照物的图像，并将有用的图像发送给图像处理模块。此处参照物例如是目标芯片周围的载片背景或者是较目标芯片具有一定距离的机器底座，并且，参照物的图像也可以事先存储在图像处理模块。所述图像处理模块与所述摄像模块通讯连接，从而可以获得所述摄像模块发送的图像并基于该图像对目标芯片的位置进行分析处理。在参照物的色调和位置不变的情况下，所述图像处理模块可以通过分析所述目标芯片和所述参照物在所述图像中的色调差异的方式来判断图像中哪些区域是芯片，哪些区域是载片背景或者参照物，进而可计算得到芯片的区域在拣片范围内的相对位置。在目标芯片的图像中包括多个芯片的情况下，为了获得单个芯片的位置，所述图像处理模块可以结合晶圆图中芯片的排布情况确定单个的目标芯片在拣片范围内的相对位置。
本发明实施例中，所述目标芯片朝向所述摄像头的表面覆盖有色调转换层，并且，相较于所述目标芯片被所述色调转换层覆盖着的芯片表面，所述色调转换层与所述参照物之间的色调差异更大。从而，相较于直接利用色调转换层下方的芯片表面来比较色调差异并获得目标芯片所在的区域，覆盖了色调转换层后的目标芯片更容易被分辨出来，从而可以降低拣片难度，提高拣片效率。
所述色调转换层可以是覆盖在目标芯片上的滤光层或者不透明颜料层。在所述目标芯片上设置滤光层的情况下，在上述摄像头进行图像拍摄时，照射到目标芯片上的入射光仅部分波段可以进入滤光层，同样仅部分波段的反射光线穿过滤光层，从而通过摄像头拍摄的目标芯片的图像为被滤光层过滤过的光线的色调。在所述目标芯片上设置不透明颜料层的情况下，照射到目标芯片上的入射光的大部分被所述不透明颜料层吸收，而与所述不透明颜料层的颜色为相同波段的反射光被反射，通过摄像头拍摄的目标芯片的图像为所述不透明颜料层的色调。此处“不透明”指的是对于可见光的透光度在5％以下。所述滤光层和不透明颜料层的材料可以根据需要呈现的色调具体选择。作为示例，所述滤光层例如为有机材料滤光层，其可包括透明树脂的基体和有机吸光材料，所述有机吸光材料可包括花菁、偶氮、氧氮杂环和蒽醌等染料中的一种或多种。
由于在晶圆上整体形成连续的色调转换层实施起来比较方便，所述色调转换层优选在切割所述晶圆前即形成于所述晶圆的相应表面，并且，根据需要，所述色调转换层可以覆盖晶圆上的全部芯片或者部分芯片。本发明实施例中，所述色调转换层覆盖晶圆上的全部芯片，所述色调转换层为有机滤光层。在形成所述色调转换层时，可以将形成有机滤光层的液体均匀涂敷在晶圆上并固化处理，得到所述色调转换层。一实施例中，所述色调转换层为不透明颜料层。在形成所述不透明颜料层时，可以将包括颜料和溶剂的溶液涂敷在晶圆上并干燥处理，在溶剂挥发后，在晶圆上形成不透明颜料层。在切割前即于晶圆上形成所述色调转换层，切割之后得到的多个芯片均具有所述色调转换层，此时在拣片工序通过摄像头采集的目标芯片的色调为所述色调转换层朝向所述摄像头的表面的色调，这样可以弱化不同芯片表面本身的色调差异，例如，在统一设置色调转换层后，对于同一晶圆上不同区域的芯片之间的表面色调差异以及不同晶圆上的芯片之间的表面色调差异，可以被弱化，对于拣片设备来说，不需要调整设置以克服不同芯片的表面色调差异，有助于降低拣片难度，提高拣片效率。
本发明实施例中，在根据参照物和覆盖有色调转换层的目标芯片的色调差异确定所述目标芯片的位置时，对于所述目标芯片和所述参照物具体的色调不作严格限制，例如，当所述参照物为浅色调时，则所述目标芯片优选为深色调，而当所述参照物为深色调时，则所述目标芯片优选为浅色调，以获得较大的色调差异。由于通常作为参照物的拣片设备的底座或者载片为深色调，因此本实施例中，相对于所述参照物，所述色调转换层朝向所述摄像头的表面为浅色调。
在晶圆上形成色调转换层后，进行切割工序以使晶圆上的芯片相互分离。关于切割工序可以采用本领域公开的方法。一实施例中，要切割的晶圆包括相对的正面和背面，此处晶圆的正面指的是晶圆的用来形成芯片的各个电气组件(如MOS管的源极、漏极、栅极)的一侧表面，芯片的背面是制作芯片时放置在基座上的一面，在晶圆的正面顶部可设置有钝化层。在进行切割工序时，首先将晶圆的正面贴附在一承载物上，所述承载物例如为蓝膜；然后翻转，将晶圆的背面朝上，根据设置在芯片之间的划片槽的位置进行切割，使得晶圆上的芯片分离；接着，对贴附在蓝膜上的分离的芯片进行UV照射，使各个芯片和蓝膜之间的粘性下降；然后将蓝膜和上面的芯片放置在拣片设备上进行上述的拣片工序。此处描述的切割工序是从晶圆的背面进行切割，在拣片工序中摄像头对着的即是芯片的背面一侧，因而为了降低拣片难度而设置的色调转换层也覆盖在晶圆(也即各个芯片)的背面。
本申请发明人研究发现，在一些特定工艺中，需要在晶圆的正面或者背面设置氮化硅层，而较厚的氮化硅层容易使得晶圆表面的色调变深，且45μm左右的氮化硅厚度差异即会引起两片晶圆呈现出不同的色调。另外，对于背面设置的氮化硅层往往膜厚的均匀性较差，导致色调不均匀，而通常拣片设备采用的参照物为深色调，因此对于这类包括氮化硅层作为表层的晶圆，采用现有拣片工序进行拣片时，识别芯片位置的难度较大，拣片效率低，因此可以采用上述提高拣片效率的方法进行改善，一实施例的拣片设备对于黄色调的芯片较容易通过与参照物的比较而确定位置，且黄色调较接近于设置有较薄氮化硅层的晶圆的色调(此处较薄指100μm以下，研究发现，对于晶圆背面上形成的100μm以下的氮化硅层，拣片难度较小，但仍然可以设置相应的色调转换层来进一步降低拣片难度)，可以降低芯片间的差异。因此，对于在拣片工序中朝向摄像头的一侧为氮化硅层的晶圆，可以在氮化硅层上覆盖黄色有机滤光层作为色彩转化层，再进行拣片，这样可以降低相应芯片的拣片难度，提高拣片效率。所述黄色有机滤光层允许黄色波段(450nm～480nm)的光线通过。
本发明实施例另外涉及一种三维集成芯片的制造方法。图2是本发明实施例的三维集成芯片的制造方法的流程图。参见图2，本发明实施例的三维集成芯片的制造方法包括以下步骤：
步骤S1：利用键合工艺键合第一晶圆和第二晶圆，以得到键合晶圆，所述第一晶圆和第二晶圆的正面相对并键合连接，所述第一晶圆和/或第二晶圆的背面一侧形成有用于改善翘曲程度的翘曲调整层；
步骤S2：在设置所述翘曲调整层的至少一个表面形成色调转换层；
步骤S3：从设置所述色调转换层的一侧执行切割工艺，由所述键合晶圆得到相互分离的多个芯片；
步骤S4：执行拣片工序，其中，从所述多个芯片中获得目标芯片的位置的方法包括：利用摄像头采集目标芯片和参照物的图像，所述目标芯片朝向所述摄像头的表面覆盖有所述色调转换层；以及，根据所述图像中所述目标芯片和所述参照物之间的色调差异，获得所述目标芯片的位置，相较于所述翘曲调整层，所述色调转换层与所述参照物之间的色调差异更大。
本实施例中，步骤S1中，获得键合晶圆的两个晶圆正面相对，二者在厚度方向上叠加并键合在一起，在后续切割键合晶圆获得芯片后，所述芯片即称为三维集成芯片。通过晶圆键合以及相关处理，分别形成于两个晶圆上的芯片部分的电路可以相互连接，并共同构成一个完成的电路的系统，此处对于获得键合晶圆的两个晶圆的类型以及结构不作限制。
在键合操作中，对于两个需要键合的晶圆的平整性具有一定要求。以混合键合(hybridbonding)工艺为例，它要求进行键合的两个晶圆的晶圆翘曲参数(waferbow)的值均不能超出键合机台的要求，否则键合后的晶圆容易产生气泡缺陷(bubble defect)，严重的话还会由于翘曲参数值过大而造成晶圆损坏。为了满足键合要求，提高键合晶圆的质量，在对两个晶圆进行键合之前，可以根据键合需要在晶圆的非键合的一面淀积一定厚度的介质薄膜来调整晶圆翘曲参数值。所述介质薄膜例如为具有拉应力或压应力的氮化硅薄膜，具体选择拉应力还是压应力的介质薄膜由需要改善的翘曲方向确定。
图3是利用本发明实施例的三维集成芯片的制造方法形成的键合晶圆的剖面示意图。参照图3，上述步骤S1中，利用键合工艺键合第一晶圆10和第二晶圆20，以得到键合晶圆100，所述第一晶圆10和第二晶圆20的正面相对并键合连接，所述第一晶圆10和/或第二晶圆20的背面一侧形成有用于改善翘曲程度的翘曲调整层30。本实施例中，以第一晶圆10和第二晶圆20相对进行键合的表面作为它们的正面，远离键合面的表面为背面。所述键合工艺可以采用本领域公开的键合方法。
所述翘曲调整层30用于改善所附着的晶圆的翘曲情况，以确保在键合时晶圆的翘曲参数值满足键合要求。本实施例中，所述翘曲调整层30例如为具有拉应力或者压应力的氮化硅层，其厚度根据翘曲调整的需要确定，可以设置在50μm以上，例如大于等于100μm，如120μm或者150μm。
但是，研究发现，上述翘曲调整层30虽然可以改善键合时晶圆的翘曲情况，但是在正面设置有芯片电路的晶圆的背面淀积氮化硅时，晶圆稳定性差而会导致相同参数条件下同一晶圆上不同区域的翘曲调整层的膜厚或者不同晶圆上的翘曲调整层的膜厚存在较为明显的色调差异，后续切割键合晶圆并进行拣片工序时，会导致拣片难度增加，拣片效率下降。
图4是利用本发明实施例的三维集成芯片的制造方法形成色调转换层后的剖面示意图。参照图4，为了降低拣片难度，提高拣片效率，本发明实施例的三维集成芯片的制造方法在步骤S2中，在设置所述翘曲调整层30的至少一个表面形成色调转换层40。所述色调转换层40可以采用前述提高拣片效率的方法的实施例中所述的材料及方法制作，例如为有机滤光层或者不透明颜料层。本实施例例如为黄色有机滤光层。在确定由设置翘曲调整层30的一个表面朝向摄像头的方式执行拣片工序的情况下，可以只在设置相应翘曲调整层30的一个表面形成色调转换层40。
本发明实施例的三维集成芯片的制造方法在步骤S3中，从设置所述色调转换层40的一侧进行切割工艺，由所述键合晶圆100得到相互分离的多个芯片。所述切割工艺可以采用本领域公开的切割方法。
本发明实施例的三维集成芯片的制造方法在步骤S4中，执行拣片工序，其中，从由所述键合晶圆100得到相互分离的多个芯片中获得目标芯片的位置的方法包括：利用摄像头采集目标芯片和参照物的图像，所述目标芯片朝向所述摄像头的表面覆盖有所述色调转换层40；以及，根据所述图像中所述目标芯片和所述参照物之间的色调差异，获得所述目标芯片的位置，其中，相较于所述翘曲调整层30，所述色调转换层40与所述参照物之间的色调差异更大。在步骤S4之后，本发明实施例的三维集成芯片的制造方法还可以包括对步骤S4拣出的芯片采用本领域公开的方法分别进行封装或者其它工序的步骤，此处不再赘述。
在本发明实施例的三维集成芯片的制造方法中，为了改善在键合工艺中晶圆的翘曲程度，在键合晶圆100上位于第一晶圆10和/或第二晶圆20的背面一侧设置了翘曲调整层30，并且，为了克服拣片工序中以设置翘曲调整层30的一面朝向摄像头而存在的色调不均匀以及芯片与参照物色调差异太小的问题，在设置所述翘曲调整层30的至少一个表面形成色调转换层40，并从设置所述色调转换层40的一侧进行切割工艺，在执行拣片工序时，所述目标芯片朝向所述摄像头的表面覆盖有所述色调转换层40，由于相较于所述翘曲调整层30的表面，所述色调转换层40与拣片设备采用参照物之间的色调差异更大，便于获得目标芯片的位置，并且，在统一设置色调转换层40后，不同芯片中位于色调转换层40下方的翘曲调整层30色调的差异被弱化，对于拣片设备来说，不需要调整设置以克服不同芯片表面的色调差异，因而有助于降低拣片难度，提高拣片效率。
本发明实施例另外涉及一种芯片，所述芯片的至少一个表面设置有色调转换层，所述色调转换层用于调整所述芯片被所述色调转换层覆盖着的材料表面的色调，并形成所述芯片相应表面的色调。所述色调转换层的材质及厚度可以根据色调调整的具体要求设置。例如，在拣片工艺中，需要使所述芯片朝向摄像头的表面与参照物的色调差异大，从而在所述芯片相应表面设置的色调转换层可以依照与所述参照物之间的色调差异相较于覆盖着的材料表面更大的要求设置。利用所述色调转换层形成的所述芯片相应表面的色调是所述芯片相应表面向外部呈现出的色调，在色调转换层覆盖的范围内，芯片呈现出的色调差异很小，即各区域的明暗程度和颜色接近或者完全一致，这样可以弱化所述色调转换层覆盖着的材料表面的色调不匀衡的问题，使得所述芯片相应表面的色调更为统一，方便辨别。通过色调转换层，可以在需要通过参照物与芯片的色调差异来辨别芯片的工艺(如拣片工艺)中提高所述芯片与参照物之间的色调差异，从而便于摄像头识别，有助于降低芯片的辨别难度，提高辨别效率。所述色调转换层例如是滤光层或者不透明颜料层。
一实施例中，所述芯片的形成采用了上述实施例描述的三维集成芯片的制造方法。所述芯片例如为三维集成芯片，所述三维集成芯片可包括沿厚度叠加设置的第一部分和第二部分，所述第一部分和第二部分可以均设置有电路，并且彼此互连。所述第一部分和第二部分例如是在切割成独立的芯片之前的晶圆阶段，通过键合而连接。所述芯片也可以不是三维键合形成的芯片，而是单片晶圆切割后形成的芯片。在晶圆阶段，为了避免翘曲，在晶圆的背面可设置有前述的翘曲调整层30。因而，本发明实施例的芯片的背面一侧可以形成有用于改善翘曲程度的翘曲调整层，所述翘曲调整层的材质和厚度可以根据翘曲调整的需要设置，例如为具有张应力或者压应力的氮化硅层。为了避免翘曲调整层在需要通过参照物与芯片的色调差异来辨别芯片的工艺(如拣片工艺)中影响芯片的分辨难度和分辨效率，可以在所述翘曲调整层表面形成色调转换层，使所述色调转换层覆盖所述翘曲调整层表面，有助于降低芯片的辨别难度，提高辨别效率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (12)

1.一种提高拣片效率的方法，所述方法包括对由晶圆切割得到的多个芯片执行拣片工序，在所述拣片工序中，获得目标芯片的位置的方法包括：
利用摄像头采集目标芯片和参照物的图像，所述目标芯片朝向所述摄像头的表面覆盖有色调转换层；以及，
根据所述目标芯片和所述参照物的色调差异，确定所述目标芯片的位置，其中，相较于所述目标芯片被所述色调转换层覆盖着的芯片表面，所述色调转换层与所述参照物之间的色调差异更大。
2.如权利要求1所述的提高拣片效率的方法，其特征在于，所述色调转换层在切割所述晶圆前形成于所述晶圆的相应表面。
3.如权利要求2所述的提高拣片效率的方法，其特征在于，所述晶圆包括相对的正面和背面，在获得所述多个芯片的切割工序中，从所述晶圆的背面进行切割，并且所述色调转换层覆盖所述晶圆的背面。
4.如权利要求1所述的提高拣片效率的方法，其特征在于，相对于所述参照物，所述色调转换层朝向所述摄像头的表面为浅色调。
5.如权利要求1所述的提高拣片效率的方法，其特征在于，所述色调转换层为滤光层或者不透明颜料层。
6.如权利要求1所述的提高拣片效率的方法，其特征在于，所述晶圆包括被所述色调转换层覆盖着的氮化硅层，所述氮化硅层的厚度大于100μm。
7.如权利要求6所述的提高拣片效率的方法，其特征在于，所述色调转换层为黄色有机滤光层。
8.一种三维集成芯片的制造方法，其特征在于，包括：
利用键合工艺键合第一晶圆和第二晶圆，以得到键合晶圆，所述第一晶圆和第二晶圆的正面相对并键合连接，所述第一晶圆和/或第二晶圆的背面一侧形成有用于改善翘曲程度的翘曲调整层；
在设置所述翘曲调整层的至少一个表面形成色调转换层；
从设置所述色调转换层的一侧执行切割工艺，由所述键合晶圆得到相互分离的多个芯片；以及，
执行拣片工序，其中，从所述多个芯片中获得目标芯片的位置的方法包括：利用摄像头采集目标芯片和参照物的图像，所述目标芯片朝向所述摄像头的表面覆盖有所述色调转换层；根据所述图像中所述目标芯片和所述参照物之间的色调差异，获得所述目标芯片的位置，相较于所述翘曲调整层，所述色调转换层与所述参照物之间的色调差异更大。
9.如权利要求8所述的三维集成芯片的制造方法，其特征在于，所述翘曲调整层为具有拉应力或者压应力的氮化硅层，所述氮化硅层的厚度大于100μm。
10.一种芯片，其特征在于，所述芯片的至少一个表面设置有色调转换层，所述色调转换层用于调整所述芯片被所述色调转换层覆盖着的材料表面的色调，并形成所述芯片相应表面的色调。
11.如权利要求10所述的芯片，其特征在于，所述芯片的背面一侧形成有用于改善翘曲程度的翘曲调整层，所述色调转换层覆盖所述翘曲调整层表面。
12.如权利要求11所述的芯片，其特征在于，所述翘曲调整层为具有张应力或者压应力的氮化硅层。
CN202110666484.3A 2021-06-16 2021-06-16 提高拣片效率的方法、三维集成芯片的制造方法及芯片 Active CN113410170B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110666484.3A CN113410170B (zh) 2021-06-16 2021-06-16 提高拣片效率的方法、三维集成芯片的制造方法及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110666484.3A CN113410170B (zh) 2021-06-16 2021-06-16 提高拣片效率的方法、三维集成芯片的制造方法及芯片

Publications (2)

Publication Number Publication Date
CN113410170A true CN113410170A (zh) 2021-09-17
CN113410170B CN113410170B (zh) 2023-12-08

Family

ID=77684300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110666484.3A Active CN113410170B (zh) 2021-06-16 2021-06-16 提高拣片效率的方法、三维集成芯片的制造方法及芯片

Country Status (1)

Country Link
CN (1) CN113410170B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU3159599A (en) * 1998-05-19 1999-12-06 Active Silicon Limited Method of detecting colours
WO2009046576A1 (en) * 2007-10-12 2009-04-16 Lattice Power (Jiangxi) Corporation Semiconductor light-emitting device with a color-conversion structure
JP2011044497A (ja) * 2009-08-19 2011-03-03 Toshiba Corp 半導体装置の製造方法
CN109804047A (zh) * 2016-08-12 2019-05-24 欧司朗光电半导体有限公司 发光材料和用于制造发光材料的方法
US20200156120A1 (en) * 2017-04-14 2020-05-21 Yuyama Mfg. Co., Ltd. Drug sorting device, sorting container, and drug return method
CN112331617A (zh) * 2020-11-05 2021-02-05 联合微电子中心有限责任公司 一种埋入式键合工艺三维集成方法
CN112582441A (zh) * 2019-09-30 2021-03-30 成都辰显光电有限公司 一种显示面板、显示装置及显示面板的制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU3159599A (en) * 1998-05-19 1999-12-06 Active Silicon Limited Method of detecting colours
WO2009046576A1 (en) * 2007-10-12 2009-04-16 Lattice Power (Jiangxi) Corporation Semiconductor light-emitting device with a color-conversion structure
JP2011044497A (ja) * 2009-08-19 2011-03-03 Toshiba Corp 半導体装置の製造方法
CN109804047A (zh) * 2016-08-12 2019-05-24 欧司朗光电半导体有限公司 发光材料和用于制造发光材料的方法
US20200156120A1 (en) * 2017-04-14 2020-05-21 Yuyama Mfg. Co., Ltd. Drug sorting device, sorting container, and drug return method
CN112582441A (zh) * 2019-09-30 2021-03-30 成都辰显光电有限公司 一种显示面板、显示装置及显示面板的制备方法
CN112331617A (zh) * 2020-11-05 2021-02-05 联合微电子中心有限责任公司 一种埋入式键合工艺三维集成方法

Also Published As

Publication number Publication date
CN113410170B (zh) 2023-12-08

Similar Documents

Publication Publication Date Title
US11764239B2 (en) Wafer level image sensor package
US7789575B2 (en) Optical device, optical device apparatus, camera module, and optical device manufacturing method
US7229852B2 (en) Manufacturing method of semiconductor wafer having lid part and manufacturing method of semiconductor device
US20090174018A1 (en) Construction methods for backside illuminated image sensors
US6432796B1 (en) Method and apparatus for marking microelectronic dies and microelectronic devices
US20090196489A1 (en) High resolution edge inspection
US20040082094A1 (en) Method for making and packaging image sensor die using protective coating
US20110012220A1 (en) Wafer-level image sensor module, method of manufacturing the same and camera module
TW201143038A (en) Manufacturing method and structure for wafer level image sensor module with fixed focus
CN102683359B (zh) 固体摄像装置、其制造方法、电子设备和半导体装置
JPH11330444A (ja) 半導体光電素子に対して、合焦及びカラーフィルタリングする構造およびその構造の製造方法
US6245586B1 (en) Wire-to-wire bonding system and method
CN107833843A (zh) 缺陷来源的分析方法及分析系统、缺陷检测装置
US20080068735A1 (en) Method for aligning color filters to a back-illuminated imaging array
CN113410170A (zh) 提高拣片效率的方法、三维集成芯片的制造方法及芯片
EP3113215A1 (en) Method and device for inspection of a semiconductor device
KR100939302B1 (ko) 이미지센서 패키지 검사 유닛 및 이를 구비하는 이미지센서패키지 검사 장치
US7556973B2 (en) Manufacturing method for semiconductor device
CN113436986B (zh) 芯片贴装装置及半导体器件的制造方法
JPS6130241B2 (zh)
US6998595B2 (en) Color filter configuration for a silicon wafer to be diced into photosensitive chips
KR101362646B1 (ko) 반도체 패키지 검사 방법 및 장치
WO2024024335A1 (ja) 光検出装置
US20220199673A1 (en) Multispectral image sensor and method for fabrication of an image sensor
KR20100068992A (ko) 컬러필터의 제조 방법, 이미지 센서 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address