CN113381831A - 多片fpga的收发同步方法、系统和超声控制设备 - Google Patents

多片fpga的收发同步方法、系统和超声控制设备 Download PDF

Info

Publication number
CN113381831A
CN113381831A CN202110515804.5A CN202110515804A CN113381831A CN 113381831 A CN113381831 A CN 113381831A CN 202110515804 A CN202110515804 A CN 202110515804A CN 113381831 A CN113381831 A CN 113381831A
Authority
CN
China
Prior art keywords
fpga
clock
synchronous
phase
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110515804.5A
Other languages
English (en)
Inventor
李因钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jurong Medical Technology Hangzhou Co ltd
Original Assignee
Jurong Medical Technology Hangzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jurong Medical Technology Hangzhou Co ltd filed Critical Jurong Medical Technology Hangzhou Co ltd
Priority to CN202110515804.5A priority Critical patent/CN113381831A/zh
Publication of CN113381831A publication Critical patent/CN113381831A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B11/00—Transmission systems employing sonic, ultrasonic or infrasonic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)

Abstract

本发明涉及一种多片FPGA的收发同步方法，使用同源同频同相的参考时钟作为多片FPGA的输入参考时钟，分为发送端FPGA和接收端FPGA；在全部FPGA中配置锁相环，输入参考时钟产生相同频率的工作时钟；由发送端FPGA产生同步信号，接收端FPGA通过锁相环产生相同频率的同步时钟；然后由发送端FPGA使用工作时钟将同步信号的中心位置与同步时钟对齐后，将对齐后的同步信号发送至接收端FPGA；接收端FPGA使用同步时钟采集同步信号。本发明的方法严格保证了各片FPGA的同步，进一步保证了启动发射与接收的绝对时刻同步，避免了由于各片FPGA的时钟不同步引起的采样偏差，防止超声波信号发射与接收产生误差。

Description

多片FPGA的收发同步方法、系统和超声控制设备
技术领域
本发明属于超声扫描技术领域，具体涉及多片FPGA的收发同步方法、系统和超声控制设备。
背景技术
超声系统中使用FPGA作为前端数据采集和波束合成技术的核心器件，常用增加通道数的方式来提高图像质量，然而通道数的增加必然伴随着FPGA引脚数的倍增，为了降低系统成本，可以使用多片低成本FPGA来共同来控制系统的发射与接收。然而就会涉及到多片FPGA发射与接收的同步问题，在一些特性的应用场合，需要严格保证超声系统的发射与接收完全同步，故需要一种使多片FPGA收发同步的方法、系统及相应的超声控制设备。
发明内容
基于现有技术中存在的上述缺点和不足，本发明的目的之一是至少解决现有技术中存在的上述问题之一或多个，换言之，本发明的目的之一是提供满足前述需求之一或多个的多片FPGA的收发同步方法、系统和超声控制设备。
为了达到上述发明目的，本发明采用以下技术方案：
一种多片FPGA的收发同步方法，包括如下步骤：
使用同源同频同相的参考时钟作为多片FPGA的输入参考时钟，多片FPGA包括一片发送端FPGA与多片接收端FPGA；
在全部FPGA中配置锁相环，输入参考时钟通过锁相环产生相同频率的工作时钟；
由发送端FPGA产生同步信号，接收端FPGA通过锁相环产生相同频率的同步时钟，同步时钟脉宽与同步信号的脉宽相等；
由发送端FPGA使用工作时钟将同步信号的中心位置与同步时钟对齐后，将对齐后的同步信号发送至接收端FPGA；
接收端FPGA使用同步时钟采集同步信号。
作为优选方案，锁相环配置为相位补偿模式。
作为优选方案，同步时钟频率为1/4工作时钟的频率。
作为优选方案，发送端FPGA将同步信号的中心位置与同步时钟对齐时，将同步信号的中心位置对齐到同步时钟的上升沿处。
另一方面，本发明还提供一种多片FPGA的收发同步系统，系统包括：
一片发送端FPGA和多片接收端FPGA，发送端FPGA和接收端FPGA被配置为具有锁相环；
参考时钟发送器，用于对发送端FPGA和接收端FPGA发送同源同频同相的输入参考时钟，输入参考时钟通过锁相环产生相同频率的工作时钟；
发送端FPGA还被配置为产生同步信号，接收端FPGA被配置为通过锁相环产生相同频率的同步时钟，发送端FPGA使用工作时钟将同步信号的中心位置与同步时钟对齐后，将对齐后的同步信号发送至接收端FPGA；接收端FPGA使用同步时钟采集同步信号。
作为优选方案，锁相环被配置为相位补偿模式。
另一方面，本发明还提供一种多片FPGA收发同步的超声控制设备，包括如述任一项的系统，还包括发射与接收链路，设备以接收端FPGA采集的同步信号作为触发条件启动发射与接收链路。
本发明与现有技术相比，有益效果是：
本发明的方法、系统与超声控制设备严格保证了各片FPGA的同步，进一步保证了启动发射与接收的绝对时刻同步，避免了由于各片FPGA的时钟不同步引起的采样偏差，防止超声波信号发射与接收产生误差。
附图说明
图1是本发明实施例1的多片FPGA的收发同步系统的结构图；
图2是本发明实施例1的多片FPGA的收发同步系统在同步处理前各片FPGA对同步信号的采样情况；
图3是本发明实施例1的多片FPGA的收发同步系统在同步处理后各片FPGA对同步信号的采样情况。
具体实施方式
为了更清楚地说明本发明实施例，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
实施例1：本实施例的一种多片FPGA的收发同步系统，如图1所示，包括：
一片发送端FPGA，命名为FPGA 0，四片接收端FPGA，分别命名为FPGA 1-4，五片FPGA都与一个参考时钟发射器连接，使同源同频同相的参考时钟信号输入上述FPGA 0与FPGA 1-4，全部FPGA都被配置为启用锁相环的模式，且锁相环被配置为相位补偿模式运行，使输入时钟进入锁相环后可以产生一个工作时钟和一个同步时钟。
发送端FPGA 0还被配置为产生同步信号，并使用工作时钟将同步信号与同步时钟做对齐处理，对齐后的同步信号通过发送端FPGA 0与接收端FPGA 1-4间的连接分别发送给FPGA 1-4。
接收端还被配置为根据锁相环中产生的同步时钟采集从FPGA 0接收到的同步信号。
基于上述系统的多片FPGA的收发同步方法如下：
使用同源同频同相的参考时钟输入FPGA 0-4，并在FPGA 0-4中配置锁相环，使参考时钟通过锁相环产生相同频率的工作时钟，并把锁相环配置为相位补偿模式。
由FPGA 0产生一个同步信号，并由FPGA 0-4通过锁相环共同产生一个同步时钟，同步时钟的脉宽与同步信号的脉宽相等，同步时钟的频率为1/4工作时钟的频率。FPGA 0接收同步时钟并使用工作时钟将同步信号的中心位置与同步时钟的上升沿对齐以对FPGA 1-4做同步处理，同步时钟频率为1/4工作时钟频率有助于同步信号的中心位置与同步时钟对齐，同步处理前FPGA 1-4对信号的采样情况如图2所示，而同步处理后FPGA 1-4对信号的采样情况如图3所示后的，同步处理后，FPGA 1-4使用对齐后的同步时钟采集同步信号，由于FPGA 1-4的同步时钟已经全部对齐，故采集同步信号时FPGA 1-4的结果可以保持一致。
基于上述系统及方法，本实施例还提供一种多片FPGA收发同步的超声控制设备，在上述系统的基础上还连接发射与接收链路，发射与接收链路与FPGA 1-4连接，该设备以接收端FPGA采集的同步信号作为触发条件启动发射与接收链路，从而启动超声扫描，实现发射与接收的同步，避免了由于各片FPGA的时钟不同步引起的采样偏差，防止超声波信号发射与接收产生误差。
实施例2：根据本发明的另一个实施例的一种多片FPGA的收发同步系统中，与实施例1的区别在于：
由FPGA 0产生一个同步信号，并由FPGA 0-4通过锁相环共同产生一个相同频率的同步时钟，同步时钟的脉宽与同步信号的脉宽相等，同步时钟的频率为1/8工作时钟的频率。FPGA 0接收同步时钟并使用工作时钟将同步信号的中心位置与同步时钟的上升沿对齐以对FPGA 1-4做同步处理。
其他系统结构、方法和设备可以参考实施例1。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是对本发明的优选实施例及原理进行了详细说明，对本领域的普通技术人员而言，依据本发明提供的思想，在具体实施方式上会有改变之处，而这些改变也应视为本发明的保护范围。

Claims (7)

1.一种多片FPGA的收发同步方法，其特征在于，包括如下步骤：
使用同源同频同相的参考时钟作为多片FPGA的输入参考时钟，所述多片FPGA包括一片发送端FPGA与多片接收端FPGA；
在全部FPGA中配置锁相环，所述输入参考时钟通过所述锁相环产生相同频率的工作时钟；
由发送端FPGA产生同步信号，由发送端和接收端FPGA通过所述锁相环产生相同频率的同步时钟，所述同步时钟脉宽与同步信号的脉宽相等；
由发送端FPGA使用工作时钟将所述同步信号的中心位置与所述同步时钟对齐后，将所述对齐后的同步信号发送至接收端FPGA；
所述接收端FPGA使用所述同步时钟采集所述同步信号。
2.如权利要求1所述的多片FPGA的收发同步方法，其特征在于，所述锁相环配置为相位补偿模式。
3.如权利要求1所述的多片FPGA的收发同步方法，其特征在于，所述同步时钟频率为1/4所述工作时钟的频率。
4.如权利要求1所述的多片FPGA的收发同步方法，其特征在于，所述发送端FPGA将所述同步信号的中心位置与所述同步时钟对齐时，将同步信号的中心位置对齐到同步时钟的上升沿处。
5.一种多片FPGA的收发同步系统，其特征在于，所述系统包括：
一片发送端FPGA和多片接收端FPGA，所述发送端FPGA和接收端FPGA被配置为具有锁相环；
参考时钟发送器，用于对发送端FPGA和接收端FPGA发送同源同频同相的输入参考时钟，输入参考时钟通过锁相环产生相同频率的工作时钟；
所述发送端FPGA还被配置为产生同步信号，且所述发送端和接收端FPGA还被配置为通过锁相环产生相同频率的同步时钟，发送端FPGA使用工作时钟将所述同步信号的中心位置与所述同步时钟对齐后，将所述对齐后的同步信号发送至接收端FPGA；所述接收端FPGA使用所述同步时钟采集所述同步信号。
6.如权利要求5所述的多片FPGA的收发同步系统，其特征在于，所述锁相环被配置为相位补偿模式。
7.一种多片FPGA收发同步的超声控制设备，包括如权利要求5-6任一项所述的系统，还包括发射与接收链路，其特征在于，所述设备以接收端FPGA采集的同步信号作为触发条件启动发射与接收链路。
CN202110515804.5A 2021-05-12 2021-05-12 多片fpga的收发同步方法、系统和超声控制设备 Pending CN113381831A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110515804.5A CN113381831A (zh) 2021-05-12 2021-05-12 多片fpga的收发同步方法、系统和超声控制设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110515804.5A CN113381831A (zh) 2021-05-12 2021-05-12 多片fpga的收发同步方法、系统和超声控制设备

Publications (1)

Publication Number Publication Date
CN113381831A true CN113381831A (zh) 2021-09-10

Family

ID=77572593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110515804.5A Pending CN113381831A (zh) 2021-05-12 2021-05-12 多片fpga的收发同步方法、系统和超声控制设备

Country Status (1)

Country Link
CN (1) CN113381831A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023507A (zh) * 2012-12-06 2013-04-03 北京航天测控技术有限公司 Dac的采样时钟生成方法及装置
US20140320181A1 (en) * 2013-04-29 2014-10-30 Microsemi Semiconductor Ulc Phase locked loop with simultaneous locking to low and high frequency clocks
CN106708168A (zh) * 2015-11-13 2017-05-24 华为技术有限公司 多处理器系统及时钟同步方法
US20180323794A1 (en) * 2015-11-10 2018-11-08 Teledyne E2V Semiconductors Sas Method for synchronising data converters by means of a signal transmitted from one to the next
CN110708133A (zh) * 2019-09-29 2020-01-17 杭州晨晓科技股份有限公司 一种基于fpga的系统内时钟同步和时间同步的方法及装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023507A (zh) * 2012-12-06 2013-04-03 北京航天测控技术有限公司 Dac的采样时钟生成方法及装置
US20140320181A1 (en) * 2013-04-29 2014-10-30 Microsemi Semiconductor Ulc Phase locked loop with simultaneous locking to low and high frequency clocks
US20180323794A1 (en) * 2015-11-10 2018-11-08 Teledyne E2V Semiconductors Sas Method for synchronising data converters by means of a signal transmitted from one to the next
CN106708168A (zh) * 2015-11-13 2017-05-24 华为技术有限公司 多处理器系统及时钟同步方法
CN110708133A (zh) * 2019-09-29 2020-01-17 杭州晨晓科技股份有限公司 一种基于fpga的系统内时钟同步和时间同步的方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
殷卫真: "《高速电路设计仿真实战——信号与电源完整性》", 华中科技大学出版社, pages: 148 - 150 *

Similar Documents

Publication Publication Date Title
CN109946662B (zh) 一种相控阵天气雷达机内标校系统
CN110336612B (zh) 局域光纤环网分布式时间频率联合传递系统与传递方法
US10788351B2 (en) Fill level measurement device comprising a plurality of radar chips
US11902015B2 (en) Multi-channel signal synchronization system, circuit, and method
US20240036161A1 (en) Synchronization of multiple mmwave devices
CN109150490A (zh) 基于fpga光纤数据传输实现的多板卡脉冲同步方法
CN116436537A (zh) 一种数字tr组件幅相校准方法
CN109379175B (zh) 一种光纤时频传递中频率信号相位的修正装置及方法
US20220196826A1 (en) Distributed radar system
CN113381831A (zh) 多片fpga的收发同步方法、系统和超声控制设备
US20050156649A1 (en) Apparatus and method for generating clock signal
US10928530B1 (en) Method for synchronizing acoustic asynchronous serial signals while drilling
KR100967197B1 (ko) 시스템간 망동기를 위한 클록 전송장치
CN108226916B (zh) 一种基于差频双波形的频率步进信号速度补偿系统
KR101788257B1 (ko) 동기화된 스트리밍 데이터 수집을 위한 디지털 수신기
CN107733638B (zh) 双工量子密钥分发系统及同步方法
EP4106232A1 (en) Synchronization of devices with a gapped reference clock
CN209821622U (zh) 信号采集系统
CN111913174A (zh) 毫米波传感芯片和毫米波传感器
CN114039600B (zh) 一种多通道高速ad同步采集装置及方法
US11018844B2 (en) Time-encoded messaging for radar cascaded synchronization system
WO2020133282A1 (zh) 基站系统和时钟同步方法
CN111682917B (zh) 一种双时部智能数据获取系统及电路构建方法
CN212410855U (zh) 毫米波传感芯片和毫米波传感器
CN117640052B (zh) 一种软件无线电设备相位同步校准方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination