CN113380642A - 一种覆晶薄膜封装器件的加工方法 - Google Patents

一种覆晶薄膜封装器件的加工方法 Download PDF

Info

Publication number
CN113380642A
CN113380642A CN202110474511.7A CN202110474511A CN113380642A CN 113380642 A CN113380642 A CN 113380642A CN 202110474511 A CN202110474511 A CN 202110474511A CN 113380642 A CN113380642 A CN 113380642A
Authority
CN
China
Prior art keywords
substrate
chip
limiting
opening
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110474511.7A
Other languages
English (en)
Inventor
陈纬铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tongfu Microelectronics Co ltd
Original Assignee
Xiamen Tongfu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tongfu Microelectronics Co ltd filed Critical Xiamen Tongfu Microelectronics Co ltd
Priority to CN202110474511.7A priority Critical patent/CN113380642A/zh
Publication of CN113380642A publication Critical patent/CN113380642A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Abstract

本申请公开了一种覆晶薄膜封装器件的加工方法，包括：在基板的至少部分侧面设置限位件，其中，限位件用于抑制基板变形，在基板的第一表面形成多个封装单元，每个封装单元内设置有至少一个芯片，对基板进行切割以分裂相邻封装单元，进而获得单颗覆晶薄膜封装器件。通过这种设计方案，可以在覆晶薄膜(COF)制程中防止基板因受热而在长度方向上延伸进而发生褶皱，从而可以抑制基板过度变形，提高了器件检查的效率和生产效率，节省了成本。

Description

一种覆晶薄膜封装器件的加工方法
技术领域
本申请属于覆晶薄膜制程技术领域，具体涉及一种覆晶薄膜封装器件的加工方法。
背景技术
覆晶薄膜(COF)封装器件的基板上内引脚与芯片(IC)上金属凸块结合后的区域是核心区，目前仅能依靠成品电性测试确认有无品质异常，可若干异常无法透过测试进行栏检，需要搭配外观检查，但内引脚结合区的基板有褶皱后加上胶涂布容易造成自动影像检查(AVI)辨识干扰与困难。
目前一般采用在基板上的核心区预留收缩量来克服基板褶皱的问题，但因基板的长宽比悬殊，基板的长边侧容易受热严重变形。
发明内容
本申请主要解决的技术问题是提供一种覆晶薄膜封装器件的加工方法，可以抑制基板变形。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种覆晶薄膜封装器件的加工方法，包括：在基板的至少部分侧面设置限位件，其中，所述限位件用于抑制所述基板变形；在所述基板的第一表面形成多个封装单元，每个所述封装单元内设置有至少一个芯片；对所述基板进行切割以分裂相邻所述封装单元，进而获得单颗覆晶薄膜封装器件。
其中，在所述第一表面的长度方向上，所述基板包括相对设置的第一侧面和第二侧面；所述在基板的至少部分侧面设置限位件的步骤，包括：将所述基板设置于操作台上；将多个所述限位件设置于所述操作台上，且部分所述限位件与至少部分所述第一侧面抵顶，部分所述限位件与至少部分所述第二侧面抵顶。
其中，所述基板还包括第二表面；在所述第一表面的长度方向上，所述基板包括多个贯通所述第一表面和所述第二表面的定位孔，其中，所述定位孔用于将所述基板固定设置于操作台上。
其中，在所述第一表面的宽度方向上，所述基板包括相对设置的第三侧面和第四侧面；所述将多个所述限位件设置于所述操作台上时，部分所述限位件与至少部分所述第三侧面抵顶，部分所述限位件与至少部分所述第四侧面抵顶。
其中，所述基板包括四个角部，所述将多个所述限位件设置于所述操作台上时，每个所述角部均设置有所述限位件。
其中，位于所述角部且分别与相邻的两个侧面抵顶的两个所述限位件相互连接。
其中，所述限位件面向所述基板的表面设置有台阶部，所述将多个限位件设置于所述操作台上时，所述台阶部的底面与所述基板的部分侧面抵顶，所述台阶部的侧面与所述基板的第一表面抵顶。
其中，所述第一侧面和所述第二侧面分别具有从所述限位件中露出的第一区域和第二区域；所述将所述基板设置于操作台上的步骤之后，还包括：将多个限位块设置于所述操作台上，且部分所述限位块与至少部分所述第一区域抵顶，部分所述限位块与至少部分所述第二区域抵顶。
其中，所述在所述基板的第一表面形成多个封装单元，每个所述封装单元内设置有至少一个芯片的步骤包括：在所述第一表面形成引线层，其中，所述引线层设置有第一开口；在所述引线层背离所述基板一侧形成阻焊层，且所述阻焊层在所述第一开口对应位置处设置有第二开口，其中，所述第一开口与所述第二开口连通，且所述第二开口的平均宽度大于所述第一开口的平均宽度；在所述引线层背离所述基板一侧固定设置芯片，其中，所述芯片与所述引线层电连接；在所述第一表面形成塑封体，其中，所述塑封体填充所述第一开口和所述第二开口，且覆盖至少部分所述芯片以及至少部分所述阻焊层。
其中，所述对所述基板进行切割以分裂相邻所述封装单元，进而获得单颗覆晶薄膜封装器件的步骤之后，还包括：去除所述限位件。
本申请的有益效果是：本申请中在基板的至少部分侧面设置限位件，其中，限位件用于抑制基板变形，在基板的第一表面形成多个封装单元，每个封装单元内设置有至少一个芯片，对基板进行切割以分裂相邻封装单元，进而获得单颗覆晶薄膜封装器件。通过这种设计方案，可以在覆晶薄膜(COF)制程中防止基板因受热而在长度方向上延伸进而发生褶皱，从而可以抑制基板过度变形。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1是本申请覆晶薄膜封装器件的加工方法一实施方式的流程示意图；
图2是图1中步骤S1对应一实施方式的结构示意图；
图3是图1中步骤S1一实施方式的流程示意图；
图4是图1中步骤S1对应一实施方式的俯视图；
图5是图1中步骤S1对应另一实施方式的俯视图；
图6是图1中步骤S1对应又一实施方式的俯视图；
图7是图1中步骤S2一实施方式的流程示意图；
图8是图7中步骤S21-S24对应的一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
请参阅图1-图2，图1是本申请覆晶薄膜封装器件的加工方法一实施方式的流程示意图，图2是图1中步骤S1对应一实施方式的结构示意图。具体而言，该加工方法包括：
S1：在基板10的至少部分侧面设置限位件20。
具体地，在本实施例中，如图2所示，限位件20用于抑制基板10变形。另外，在本实施例中，基板10的材料可以是聚乙烯对苯二甲酸酯(polyethylene terephthalate,PET)、聚酰亚胺(Polyimide,PI)或其他适合的可挠性材料，本申请在此不作限定。另外，限位件20的材料可以是铜或锡，当然，在其他实施例中，限位件20的材料也可以是铜锡合金等金属材料，只需其在受热时不会轻易变形即可，本申请在此不作限定。通过这种设计方案，可以在覆晶薄膜(COF)制程中抑制基板10因受热而严重变形。
具体地，在本实施例中，请继续参阅图2，在基板10的第一表面100的长度方向1上，基板10包括相对设置的第一侧面103和第二侧面104。具体而言，请参阅图3，图3是图1中步骤S1一实施方式的流程示意图。步骤S1具体包括：
S11：将基板10设置于操作台(图未示)上。
具体而言，请结合图2参阅图4，图4是图1中步骤S1对应一实施方式的俯视图。具体地，基板10还包括第二表面102，在第一表面100的长度方向1上，基板10包括多个贯通第一表面100和第二表面102的定位孔101。在本实施例中，定位孔101用于将基板10固定设置于操作台上，也就是说，定位孔101的作用是对基板10起到一个定位的作用。另外，定位孔101可以通过激光开孔形成，当然，第定位孔101也可以通过冲切开孔等其他方式形成，本申请在此不作限定。
S12：将多个限位件20设置于操作台上，且部分限位件20与至少部分第一侧面103抵顶，部分限位件20与至少部分第二侧面104抵顶。
具体地，在本实施例中，限位件20可以与操作台固定连接，连接的方式可以是一体成型，也可以是通过螺丝固定、卡合连接等，本申请在此不作限定。当然，在其他实施例中，限位件20与操作台也可以不固定连接，在覆晶薄膜(COF)制程中将多个限位件20放置于操作台上，本申请对此不作限定。如图2所示，限位件20可以是方块，当然，限位件20也可以是圆柱体等，本申请在此不作限定。这样在覆晶薄膜(COF)制程中可以防止基板10因受热而在长度方向1上延伸进而发生褶皱，从而抑制基板10过度变形。
具体而言，请继续参阅图2和图4，在第一表面100的宽度方向2上，基板10包括相对设置的第三侧面105和第四侧面106，其中，第一侧面103和第三侧面105相邻，第二侧面104和第四侧面106相邻。具体而言，将多个限位件20设置于操作台上时，部分限位件20与至少部分第三侧面105抵顶，部分限位件20与至少部分第四侧面106抵顶。通过这种设计方案，可以在覆晶薄膜(COF)制程中防止基板10因受热而在长度方向1上延伸进而发生褶皱，从而抑制基板10过度变形。
另外，在本实施例中，请继续参阅图2和图4，基板10包括四个角部108，将多个限位件20设置于操作台上时，每个角部108均设置有限位件20，这样可以在覆晶薄膜(COF)制程中对四个角部108的位置进行限制，从而防止基板10因受热而过度变形。
具体而言，位于角部108且分别与相邻的两个侧面抵顶的两个限位件20相互连接。具体地，连接的方式可以是一体成型，也可以是通过螺丝固定或者是卡合连接等，本申请在此不作限定。通过相互连接的限位件20可以更有效地抑制基板10在各个方向上的延伸，进而抑制基板10因受热而过度变形。
具体地，在本实施例中，请继续参阅图2和图4，限位件20面向基板的表面，例如，限位件20面向基板的第一表面100设置有台阶部200，当然，限位件20面向基板的第二表面102可以设置有台阶部200，也可以没有设计台阶部200，本申请在此不作限定。将多个限位件20设置于操作台上时，台阶部200的底面(图未示)与基板的部分侧面抵顶，台阶部200的侧面(图未示)与基板的第一表面100抵顶。台阶部200的设计可以使得基板10的角部108受到更加有效的抑制力，从而更有效地抑制基板10在长度方向1上的延伸，抑制基板10因受热而过度变形。
具体而言，请继续参阅图2，第一侧面103和第二侧面104分别具有从限位件20中露出的第一区域1030和第二区域1040。具体地，将基板10设置于操作台上的步骤之后，即步骤S11之后，还包括：将多个限位块21设置于操作台上，且部分限位块21与至少部分第一区域1030抵顶，部分限位块21与至少部分第二区域1040抵顶。如图2所示，限位块21可以是方块，当然，限位块21也可以是圆柱体等，本申请在此不作限定。另外，限位块21的材料可以是铜或锡，当然，在其他实施例中，限位块21的材料也可以是铜锡合金等金属材料，只需其在受热时不会轻易变形即可，本申请在此不作限定。通过这种设计方案，可以在覆晶薄膜(COF)制程中抑制基板10因受热而产生在长度方向1上的过度变形。当然，在其他实施例中，也可以不设置限位块21，只设置有多个限位件20以抑制基板10因受热而产生在长度方向1上的过度变形，可以根据实际情况进行设定，本申请在此不作限定。
另外，在本实施例中，限位件20与限位块21没有连接部分，当然，在其他实施例中，限位件20也可以与限位块21连接，限位件20和限位块21连接的方式可以是一体成型，也可以是通过螺丝固定连接、卡合连接等，本申请在此不作限定。另外，当限位件20与限位块21连接时，请参阅图5，图5是图1中步骤S1对应另一实施方式的俯视图。具体地，限位件20的高度可以低于限位块21的高度，也可以高于限位块21的高度，只需能够在长度方向1上抑制基板10因受热而过度变形即可，本申请对此不作限定。
当然，在其他实施例中，请参阅图6，图6是图1中步骤S1对应又一实施方式的俯视图。限位件20可以设置于基板10的第一表面100上，设置的位置不受限定，只要该位置不会影响后期形成多个封装单元30即可。当然，在其他实施例中，也可以将限位块21设置于第一表面100上，或者将限位件20和限位块21同时设置于第一表面100上，本申请在此不作限定。限位件20和限位块21的形成方式可以是电镀，也可以是其他方式，本申请在此不作限定。这样的设计方案可以在基板10的第一表面100上增加重力，使基板10不容易因受热而在各个方向上延伸，从而抑制基板10的过度变形。
S2：在基板10的第一表面100形成多个封装单元30，每个封装单元30内设置有至少一个芯片36。
具体地，在本实施例中，请参阅图7-图8，图7是图1中步骤S2一实施方式的流程示意图，图8是图7中步骤S21-S24对应的一实施方式的结构示意图。步骤S2具体包括：
S21：在第一表面100形成引线层32。
具体而言，请参阅图8，引线层32设置有第一开口324，如图8a所示，引线层32包括层叠设置的铜层320和锡层322，当然，也可以是其他的导电材料，本申请在此不作限定。
S22：在引线层32背离基板10一侧形成阻焊层34。
为了有效地维持引线层32的特性，请继续参阅图8，在引线层32背离基板10一侧形成阻焊层34，具体而言，阻焊层34的材料可以是绿漆等，本申请在此不作限定。如图8b所示，阻焊层34固定设置于引线层32背离基板10一侧，以避免引线层32产生氧化。阻焊层34在第一开口324对应位置处设置有第二开口340，具体地，第一开口324与第二开口340连通，且第二开口340的平均宽度大于第一开口324的平均宽度，也就是说，阻焊层34覆盖部分引线层32，并裸露出另一部分引线层32以用于与芯片36和外部元件电连接。
S23：在引线层32背离基板10一侧固定设置芯片36。
具体地，在本实施例中，请继续参阅图8，芯片36与引线层32电连接。具体而言，如图8c所示，芯片36包括至少两个金属凸块360，金属凸块360设置于芯片36朝向基板10一侧，金属凸块360沿垂直于基板10的方向延伸并与引线层32靠近第一开口324的端部电连接。具体地，金属凸块360的材质可以是金，也可以是其他导电材料，本申请对此不作限定。
S24：在第一表面100形成塑封体38。
具体地，在本实施例中，如图8d所示，塑封体38填充第一开口324和第二开口340，且覆盖至少部分芯片36以及至少部分阻焊层34。具体地，塑封体38的材料可以是环氧模压树脂(Epoxy MoldingCompound,EMC)等，本申请在此不作限定。
另外，在基板10的第二表面102也可以设置有散热金属层(图未示)，其平面形状可以为矩形，也可以为其他形状，本申请在此不作限定。散热金属层的四个角部可以设置为倒角，这样可以避免破坏基板10以及其他功能层。这样可以缓解芯片36温度过高的问题。另外，散热金属层的材质可以为铝、铜等，只需具备良好的导热能力即可，本申请在此不作限定。
S3：对基板10进行切割以分裂相邻封装单元30，进而获得单颗覆晶薄膜封装器件3。
具体地，请继续参阅图3和图8，切割的方式不作限定，对基板10进行切割以分裂相邻封装单元30，进而获得单颗覆晶薄膜封装器件3的步骤之后，即步骤S3之后，还包括：去除限位件20。另外，当有限位块21时，一同去除限位件20和限位块21。
通过这种加工方法，可以抑制基板10因受热而延伸导致严重变形，为后期的器件检查和生产提高了效率。
总而言之，区别于现有技术的情况，本申请中在基板的至少部分侧面设置限位件，其中，限位件用于抑制基板变形，在基板的第一表面形成多个封装单元，每个封装单元内设置有至少一个芯片，对基板进行切割以分裂相邻封装单元，进而获得单颗覆晶薄膜封装器件。通过这种设计方案，可以在覆晶薄膜(COF)制程中防止基板因受热而在长度方向上延伸进而发生褶皱，从而可以抑制基板过度变形，提高了器件检查的效率和生产效率，节省了成本。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种覆晶薄膜封装器件的加工方法，其特征在于，包括：
在基板的至少部分侧面设置限位件，其中，所述限位件用于抑制所述基板变形；
在所述基板的第一表面形成多个封装单元，每个所述封装单元内设置有至少一个芯片；
对所述基板进行切割以分裂相邻所述封装单元，进而获得单颗覆晶薄膜封装器件。
2.根据权利要求1所述的加工方法，其特征在于，
在所述第一表面的长度方向上，所述基板包括相对设置的第一侧面和第二侧面；所述在基板的至少部分侧面设置限位件的步骤，包括：
将所述基板设置于操作台上；
将多个所述限位件设置于所述操作台上，且部分所述限位件与至少部分所述第一侧面抵顶，部分所述限位件与至少部分所述第二侧面抵顶。
3.根据权利要求2所述的加工方法，其特征在于，所述基板还包括第二表面；
在所述第一表面的长度方向上，所述基板包括多个贯通所述第一表面和所述第二表面的定位孔，其中，所述定位孔用于将所述基板固定设置于操作台上。
4.根据权利要求3所述的加工方法，其特征在于，
在所述第一表面的宽度方向上，所述基板包括相对设置的第三侧面和第四侧面；所述将多个所述限位件设置于所述操作台上时，部分所述限位件与至少部分所述第三侧面抵顶，部分所述限位件与至少部分所述第四侧面抵顶。
5.根据权利要求4所述的加工方法，其特征在于，
所述基板包括四个角部，所述将多个所述限位件设置于所述操作台上时，每个所述角部均设置有所述限位件。
6.根据权利要求5所述的加工方法，其特征在于，
位于所述角部且分别与相邻的两个侧面抵顶的两个所述限位件相互连接。
7.根据权利要求1-6任一项所述的加工方法，其特征在于，
所述限位件面向所述基板的表面设置有台阶部，所述将多个所述限位件设置于所述操作台上时，所述台阶部的底面与所述基板的部分侧面抵顶，所述台阶部的侧面与所述基板的第一表面抵顶。
8.根据权利要求2所述的加工方法，其特征在于，所述第一侧面和所述第二侧面分别具有从所述限位件中露出的第一区域和第二区域；所述将所述基板设置于操作台上的步骤之后，还包括：
将多个限位块设置于所述操作台上，且部分所述限位块与至少部分所述第一区域抵顶，部分所述限位块与至少部分所述第二区域抵顶。
9.根据权利要求1所述的加工方法，其特征在于，所述在所述基板的第一表面形成多个封装单元，每个所述封装单元内设置有至少一个芯片的步骤包括：
在所述第一表面形成引线层，其中，所述引线层设置有第一开口；
在所述引线层背离所述基板一侧形成阻焊层，且所述阻焊层在所述第一开口对应位置处设置有第二开口，其中，所述第一开口与所述第二开口连通，且所述第二开口的平均宽度大于所述第一开口的平均宽度；
在所述引线层背离所述基板一侧固定设置芯片，其中，所述芯片与所述引线层电连接；
在所述第一表面形成塑封体，其中，所述塑封体填充所述第一开口和所述第二开口，且覆盖至少部分所述芯片以及至少部分所述阻焊层。
10.根据权利要求1所述的加工方法，其特征在于，所述对所述基板进行切割以分裂相邻所述封装单元，进而获得单颗覆晶薄膜封装器件的步骤之后，还包括：去除所述限位件。
CN202110474511.7A 2021-04-29 2021-04-29 一种覆晶薄膜封装器件的加工方法 Pending CN113380642A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110474511.7A CN113380642A (zh) 2021-04-29 2021-04-29 一种覆晶薄膜封装器件的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110474511.7A CN113380642A (zh) 2021-04-29 2021-04-29 一种覆晶薄膜封装器件的加工方法

Publications (1)

Publication Number Publication Date
CN113380642A true CN113380642A (zh) 2021-09-10

Family

ID=77570320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110474511.7A Pending CN113380642A (zh) 2021-04-29 2021-04-29 一种覆晶薄膜封装器件的加工方法

Country Status (1)

Country Link
CN (1) CN113380642A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114536996A (zh) * 2022-02-14 2022-05-27 深圳市华星光电半导体显示技术有限公司 一种基板烘烤装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114536996A (zh) * 2022-02-14 2022-05-27 深圳市华星光电半导体显示技术有限公司 一种基板烘烤装置
CN114536996B (zh) * 2022-02-14 2024-03-22 深圳市华星光电半导体显示技术有限公司 一种基板烘烤装置

Similar Documents

Publication Publication Date Title
US10128214B2 (en) Substrate and the method to fabricate thereof
TWI466244B (zh) 具有凸塊／凸緣層散熱座及雙增層電路之堆疊式半導體組體製法
US9345143B2 (en) Method of fabricating a wiring board
US20100019379A1 (en) External heat sink for bare-die flip chip packages
EP3440697B1 (en) Flat no-leads package with improved contact leads
US11437326B2 (en) Semiconductor package
TWI430425B (zh) 採用凸塊技術之積體電路封裝件系統
US9607860B2 (en) Electronic package structure and fabrication method thereof
US9236364B2 (en) Package carrier and manufacturing method thereof
US20050023654A1 (en) Method for fabricating semiconductor component with chip on board leadframe
US10811378B2 (en) Electronic package and manufacturing method thereof
CN113380642A (zh) 一种覆晶薄膜封装器件的加工方法
US20020022304A1 (en) Semiconductor device, method for fabricating the same, circuit board and electronic device
US11302623B2 (en) Electronic device
US20150061152A1 (en) Package module with offset stack device
US20150108662A1 (en) Package module with offset stack device
US20220344319A1 (en) Fan-out type semiconductor package and method of manufacturing the same
TWI606525B (zh) 具有鍍覆引線之積體電路封裝系統及其製造方法
JPH02129951A (ja) 半導体装置の製造方法
JP2013069955A (ja) 半導体装置、半導体装置の製造方法およびリードフレーム
US9761570B1 (en) Electronic component package with multple electronic components
US11315883B2 (en) Integrated circuit product customizations for identification code visibility
US11081419B2 (en) Semiconductor package and a method of manufacturing the same
CN108962762B (zh) 单体双金属板封装结构及其封装方法
JP2503360Y2 (ja) 樹脂封止型半導体集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination