CN113380195A - 一种显示装置和控制显示装置的方法 - Google Patents

一种显示装置和控制显示装置的方法 Download PDF

Info

Publication number
CN113380195A
CN113380195A CN202010106550.7A CN202010106550A CN113380195A CN 113380195 A CN113380195 A CN 113380195A CN 202010106550 A CN202010106550 A CN 202010106550A CN 113380195 A CN113380195 A CN 113380195A
Authority
CN
China
Prior art keywords
voltage
pixel circuit
circuit
transistor
scan signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010106550.7A
Other languages
English (en)
Other versions
CN113380195B (zh
Inventor
欧阳祥睿
贺海明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202010106550.7A priority Critical patent/CN113380195B/zh
Priority to EP21756672.8A priority patent/EP4099312A4/en
Priority to US17/800,976 priority patent/US11854479B2/en
Priority to PCT/CN2021/070877 priority patent/WO2021164456A1/zh
Priority to JP2022549727A priority patent/JP2023514616A/ja
Publication of CN113380195A publication Critical patent/CN113380195A/zh
Application granted granted Critical
Publication of CN113380195B publication Critical patent/CN113380195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本申请涉及一种显示装置，包括多个像素电路行，每个像素电路行包括多个像素电路，每个像素电路包括发光器件和其驱动电路；栅极电压生成电路，生成多个扫描信号；其中，第一扫描信号和第二扫描信号分别控制第一像素电路行和第二像素电路行中的驱动电路中的写入电路，该写入电路根据控制发光器件亮度的数据电压将驱动电路中的存储电容一端的电压调节至第一电压；其中，第一扫描信号还控制第二像素电路行中的驱动电路中的复位电路，该复位电路根据参考电压将存储电容的一端的电压复位至第二电压；其中，在同一帧扫描周期内，第一像素电路行开始加载扫描信号的时间比第二像素电路行开始加载扫描信号的时间提前大于等于3的奇数倍的时钟周期。

Description

一种显示装置和控制显示装置的方法
技术领域
本申请的一个或多个实施例通常涉及液晶显示领域，具体涉及一种显示装置和控制显示装置的方法。
背景技术
有机发光二极管(organic light emitting diode，OLED)显示器因具有视觉广、色彩对比效果好、响应速度块以及成本低等优点，获得到了广泛应用。在OLED显示器的OLED阵列中，每个OLED都具有相应的驱动电路，驱动电路通常由多个薄膜晶体管(thin filmtransistor，TFT)构建而成，然而，不同驱动电路的TFT在诸如阈值电压(即，使得TFT处于临界截止或临界导通状态的栅极对源极的偏置电压)、迁移率等电学参数上具有非均匀性，从而引起不同OLED发出光线的亮度的差异，并被人眼所感知，这称为mura(不均)现象，mura现象降低了显示装置的显示性能。
在现有技术中，为解决不同驱动电路的TFT的阈值电压不同引起的显示亮度不均，通常构建具有补偿作用的驱动电路，例如，6T1C、7T1C、8T1C等驱动电路，并且对OLED的驱动包括复位、写入、发光驱动三个阶段。其中，在帧扫描频率较高的情况下，写入阶段较短，无法完全消除TFT的阈值电压对通过OLED的驱动电流的影响，从而无法完全消除mura现象。
发明内容
以下从多个方面介绍本申请，以下多个方面的实施方式和有益效果可互相参考。
本申请的第一方面提供一种显示装置，该显示装置包括：
多个像素电路行，多个像素行中的每个像素电路行包括多个像素电路，其中多个像素电路中的每个像素电路包括发光器件和驱动发光器件的驱动电路；和
栅极电压生成电路，用于生成多个扫描信号；
其中，多个扫描信号中的第一扫描信号和第二扫描信号分别用于控制多个像素电路行中的第一像素电路行和第二像素电路行中的驱动电路中的写入电路，并且写入电路用于根据数据电压将驱动电路中的存储电容一端的电压调节至第一电压，数据电压用于控制发光器件发出的光线的亮度；
其中，第一扫描信号还用于控制第二像素电路行中的驱动电路中的复位电路，并且复位电路用于根据参考电压，将存储电容的一端的电压复位至第二电压；
其中，在同一帧扫描周期内，第一像素电路行开始加载第一扫描信号的时间比第二像素电路行开始加载第一扫描信号和第二扫描信号的时间提前，并且提前量为时钟周期的奇数倍，奇数大于等于3。其中，第二像素电路行开始加载第一扫描信号和第二扫描信号的时间相同，并且，第一扫描信号加载到第一像素电路行中的驱动电路中的写入电路，也加载到第二像素电路行中的驱动电路中的复位电路，第二扫描信号加载到第二像素电路行中的驱动电路中的写入电路。
在本申请的实施例中，通过栅极电压生成电路，为第二像素电路行加载该像素电路行的扫描信号以及第一像素电路行的扫描信号，其中第一像素电路行的行扫描时间比第二像素电路行的行扫描时间提前，并且提前量为奇数(大于等于3)倍的时钟周期，可以使得对于第二像素电路行的像素电路，有效写入阶段的数量增加，由此可以确保消除由于不同驱动电路的晶体管的阈值电压不同引起的发光器件发出的光线的亮度不均的现象。
在一些实施例中，在第二像素电路行加载第一扫描信号和第二扫描信号的时间内，第一扫描信号的起始低电平的时刻比第二扫描信号的起始低电平时刻提前，并且提前量为时钟周期的奇数倍，奇数大于等于3。
在一些实施例中，第二像素电路行加载第一扫描信号和第二扫描信号的时间内，第一扫描信号的起始高电平的时刻比第二扫描信号的起始高电平时刻提前，并且提前量为时钟周期的奇数倍，奇数大于等于3。
在一些实施例中，驱动电路包括7个晶体管和1个存储电容。
在一些实施例中，写入电路包括：
第一晶体管，第一晶体管的栅极电压由第一扫描信号或者第二扫描信号控制，第一晶体管的源极电压由数据电压控制；
第二晶体管，第二晶体管的源极与第一晶体管的漏极耦连，第二晶体管的栅极与存储电容的一端耦连；和
第三晶体管，第三晶体管的栅极电压由第一扫描信号或者第二扫描信号控制，第三晶体管的漏极与第二晶体管的栅极以及存储电容的一端耦连，第三晶体管的源极与第二晶体管的漏极耦连。
在一些实施例中，复位电路包括：
第四晶体管，第四晶体管的栅极由第一扫描信号控制，第四晶体管的源极由参考电压控制，第四晶体管的漏极电压与存储电容的一端耦连。
在一些实施例中，第一电压等于数据电压与第一晶体管的源极和漏极之间的电压的差值与第二晶体管的阈值电压的和。
在本申请的实施例中，在第一电压等于数据电压与第一晶体管的源极和漏极之间的电压的差值与第二晶体管的阈值电压的和的情况下，可以确保在发光驱动阶段消除第二晶体管的阈值电压对发光器件发出的光线的亮度的影响。
在一些实施例中，第二电压值等于参考电压与第五晶体管的源极和漏极之间的电压的差值。
在一些实施例中，发光器件包括OLED和LED中的至少一个，以及与OLED和LED中的至少一个并联的自电容。
本申请的第二方面提供一种用于控制显示装置的方法，其中显示装置包括多个像素电路行，多个像素电路行中的每个像素电路行包括多个像素电路，其中多个像素电路中的每个像素电路包括发光器件和驱动发光器件的驱动电路，该方法包括：
生成多个扫描信号；
将多个扫描信号中的第一扫描信号和第二扫描信号分别加载到多个像素电路行中的第一像素电路行和第二像素电路行中的驱动电路中的写入电路，其中写入电路用于根据数据电压，将驱动电路中的存储电容一端的电压调节至第一电压，数据电压用于控制发光器件发出的光线的亮度；和
将第一扫描信号接入第二像素电路行中的驱动电路中的复位电路，其中复位电路用于根据参考电压，将存储电容的一端的电压复位至第二电压；
其中，在同一帧扫描周期内，第一像素电路行开始加载第一扫描信号的时间比第二像素电路行开始加载第一扫描信号和第二扫描信号的时间提前，并且提前量为时钟周期的奇数倍，奇数大于等于3。其中，第二像素电路行开始加载第一扫描信号和第二扫描信号的时间相同，并且，第一扫描信号加载到第一像素电路行中的驱动电路中的写入电路，也加载到第二像素电路行中的驱动电路中的复位电路，第二扫描信号加载到第二像素电路行中的驱动电路中的写入电路。
在本申请的实施例中，通过栅极电压生成电路，为第二像素电路行加载该像素电路行的扫描信号以及第一像素电路行的扫描信号，其中第一像素电路行的行扫描时间比第二像素电路行的行扫描时间提前，并且提前量为奇数(大于等于3)倍的时钟周期，可以使得对于第二像素电路行的像素电路，有效写入阶段的数量增加，由此可以确保消除由于不同驱动电路的晶体管的阈值电压不同引起的发光器件发出的光线的亮度不均的现象。
在一些实施例中，在第二像素电路行加载第一扫描信号和第二扫描信号的时间内，第一扫描信号的起始低电平的时刻比第二扫描信号的起始低电平时刻提前，并且提前量为时钟周期的奇数倍，奇数大于等于3。
在一些实施例中，第二像素电路行加载第一扫描信号和第二扫描信号的时间内，第一扫描信号的起始高电平的时刻比第二扫描信号的起始高电平时刻提前，并且提前量为时钟周期的奇数倍，奇数大于等于3。
在一些实施例中，驱动电路包括7个晶体管和1个存储电容。
在一些实施例中，写入电路包括：
第一晶体管，第一晶体管的栅极电压由第一扫描信号或者第二扫描信号控制，第一晶体管的源极电压由数据电压控制；
第二晶体管，第二晶体管的源极与第一晶体管的漏极耦连，第二晶体管的栅极与存储电容的一端耦连；和
第三晶体管，第三晶体管的栅极电压由第一扫描信号或者第二扫描信号控制，第三晶体管的漏极与第二晶体管的栅极以及存储电容的一端耦连，第三晶体管的源极与第二晶体管的漏极耦连。
在一些实施例中，复位电路包括：
第四晶体管，第四晶体管的栅极由第一扫描信号控制，第四晶体管的源极由参考电压控制，第四晶体管的漏极电压与存储电容的一端耦连。
在一些实施例中，第一电压等于数据电压与第一晶体管的源极和漏极之间的电压的差值与第二晶体管的阈值电压的和。
在本申请的实施例中，在第一电压等于数据电压与第一晶体管的源极和漏极之间的电压的差值与第二晶体管的阈值电压的和的情况下，可以确保在发光驱动阶段消除第二晶体管的阈值电压对发光器件发出的光线的亮度的影响。
在一些实施例中，第二电压值等于参考电压与第五晶体管的源极和漏极之间的电压的差值。
在一些实施例中，发光器件包括OLED和LED中的至少一个，以及与OLED和LED中的至少一个并联的自电容。
附图说明
图1是根据本申请实施例的显示装置100的一种结构示意图；
图2是根据本申请实施例的像素电路111的一种模块结构示意图；
图3是根据本申请实施例的像素电路111的一种电路结构示意图；
图4是根据本申请实施例的像素电路111的一种布线示意图；
图5是根据本申请实施例的由图1的栅极电压生成电路130生成的扫描信号G在同一帧扫描周期内的一种时序示意图；
图6是根据本申请实施例的加载到图1的第n行像素电路的扫描信号G[n-3]、G[n]和发光控制信号EM[n]在同一帧扫描周期内的一种时序示意图；
图7是根据本申请实施例的控制图1的显示装置100的方法700的一种流程示意图；
图8是根据本申请实施例的系统800的一种结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。其中，在本申请实施例的描述中，除非另有说明，“/”表示或的意思，例如，A/B可以表示A或B；本文中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，在本申请实施例的描述中，“多个”是指两个或多于两个。
图1示出了根据本申请实施例的显示装置100的一种结构示意图，显示装置100可以基于从显示装置100的外部的组件(例如，显卡)提供的图像数据来显示图像。显示装置100的示例可以包括但不限于OLED显示器和有源矩阵有机发光二极管(active matrixorganic light emitting diode，AMOLED)显示器等。显示装置100可以用于便携式或移动设备、手机、个人数字助理、蜂窝电话、手持PC、可穿戴设备(例如，智能手表、智能手环等)、便携式媒体播放器、手持设备、导航设备、服务器、网络设备、图形设备、视频游戏设备、机顶盒、膝上型设备、虚拟现实和/或增强现实设备、物联网设备、工业控制设备、车载信息娱乐设备、流媒体客户端设备、电子书、阅读设备、POS机以及其他设备。
如图1所示，显示装置100可以包括显示面板110、控制器120、栅极电压生成电路130、数据电压生成电路140、参考电压生成电路150以及电源电压生成电路160。显示装置100的一个或多个组件(例如，控制器120、栅极电压生成电路130、数据电压生成电路140、参考电压生成电路150以及电源电压生成电路160中的一个或多个)可以由硬件、软件、固件中的任意一个或任意多个的组合实现，例如，由专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的(共享、专用或组)处理器和/或存储器、组合逻辑电路、提供所描述的功能的其他合适的组件的任意组合实现。另外，虽然在图1中示出了单独的控制器120，但是控制器120的部分或全部功能也可以集成至栅极电压生成电路130、数据电压生成电路140、参考电压生成电路150以及电源电压生成电路160中的一个或多个中。
显示面板110可以包括被布置成N行M列(其中，N，M为正整数)的多个像素电路，为清楚起见，仅在图1的显示面板110中示出了四个像素电路
Figure BDA0002388660690000051
Figure BDA0002388660690000052
(可统称为像素电路111)，其中，3＜n＜N，1＜i，j＜M，并且n，i，j均为正整数。像素电路
Figure BDA0002388660690000053
表示第n-3个像素电路行的第i个像素电路，像素电路
Figure BDA0002388660690000054
表示第n-3个像素电路行的第j个像素电路，像素电路
Figure BDA0002388660690000055
表示第n个像素电路行的第i个像素电路，像素电路
Figure BDA0002388660690000056
表示第n个像素电路行的第j个像素电路。需要说明的是，显示面板110可以具有任意数量的像素电路行以及像素电路111，而不限于图1中示出的，并且本申请的实施例也适用于未在图1中示出的像素电路行以及像素电路111。
另外，显示面板110还可以包括与像素电路
Figure BDA0002388660690000057
耦连的发光控制线131(n-3)，与像素电路
Figure BDA0002388660690000058
耦连的发光控制线131n，其中，发光控制线131(n-3)和131n可统称为发光控制线131，并且用于向像素电路111提供由栅极电压生成电路130生成的栅极电压EM；与像素电路
Figure BDA0002388660690000059
耦连的扫描线132(n-5)，与像素电路
Figure BDA00023886606900000510
耦连的扫描线132n，与像素电路
Figure BDA00023886606900000511
耦连的扫描线132(n-3)，其中，扫描线132(n-5)、132(n-3)以及132n可统称为扫描线132，并且用于向像素电路111提供由栅极电压生成电路130生成的栅极电压G；与像素电路
Figure BDA00023886606900000512
耦连的参考线151(n-3)，与像素电路
Figure BDA00023886606900000513
耦连的参考线151n，其中参考线151(n-3)和151n可统称为参考线151，并且用于向像素电路111提供由参考电压生成电路150生成的参考电压VREF；与像素电路
Figure BDA00023886606900000514
耦连的数据线141i，与像素电路
Figure BDA00023886606900000515
耦连的数据线141j，其中，数据信号线141i和141j可统称为数据线141，并且用于向像素电路111提供由数据电压生成电路140生成的数据电压VDATA；与像素电路
Figure BDA00023886606900000516
耦连的电源线161i和162i，与像素电路
Figure BDA00023886606900000517
耦连的电源线161j和162j，其中，电源线161i、161j可统称为电源线161，并且用于向像素电路111提提供由电源电压生成电路160生成的电源电压VDD，电源线162i、162j可统称为电源线162，并且用于向像素电路111提供由电源电压生成电路160生成的电源电压VSS。
根据本申请的一些实施例，控制器120可以向栅极电压生成电路130发送控制信号(例如，但不限于，时钟信号)，使得栅极电压生成电路130根据控制信号生成多个栅极电压EM和栅极电压G。控制器120还可以向数据电压生成电路140发送要显示的图像数据，使得数据电压生成电路140根据图像数据生成多个数据电压VDATA。控制器120还可以向参考电压生成电路150和电源电压生成电路160发送控制信号，使得参考电压生成电路150生成参考电压VREF，电源电压生成电路160生成、电源电压VDD和VSS。
根据本申请的一些实施例，栅极电压生成电路130可以根据控制器120发送的控制信号为每个像素电路行生成栅极电压EM和栅极电压G，这两个栅极电压也可以被称为发光控制信号EM和扫描信号G。栅极电压生成电路130还可以通过发光控制线131将生成的发光控制信号EM逐行地加载到像素电路111，并通过扫描信号线132将生成的扫描信号G逐行地加载到像素电路111。例如，栅极电压生成电路130可以利用移位寄存器生成栅极电压EM和栅极电压G。
例如，如图1所示，栅极电压生成电路130可以为第n-3个像素电路行生成发光控制信号EM[n-3]和扫描信号G[n-3]，并通过发光控制线131(n-3)将发光控制信号EM[n-3]加载到第n-3个像素电路行的各个像素电路111的发光驱动电路，其中，发光驱动电路用于使像素电路111内的发光器件(例如，但不限于，OLED、LED(light emitting diode，发光二极管)等)发出期望亮度的光。栅极电压生成电路130还通过扫描线132(n-3)将扫描信号G[n-3]加载到第n-3个像素电路行的各个像素电路111的写入电路，其中，写入电路用于根据数据电压VDATA将像素电路111内的存储电容一端的电压调节至V2。另外，栅极电压生成电路130还通过扫描线132(n-5)将为第n-5个像素电路行生成的扫描信号G[n-5]加载到第n-3个像素电路行的各个像素电路111的复位电路，其中，复位电路用于根据参考电压VREF将像素电路111内的存储电容一端的电压调节至V1。在一种示例中，栅极电压生成电路130将扫描信号G[n-3]加载到第n-3个像素电路行的各个像素电路111的写入电路的时间，与将扫描信号G[n-5]加载到第n-3个像素电路行的各个像素电路111的复位电路的时间相同。
又如，如图1所示，栅极电压生成电路130可以为第n个像素电路行生成发光控制信号EM[n]和扫描信号G[n]，并通过发光控制线131n将发光控制信号EM[n]加载到第n个像素电路行的各个像素电路111的发光驱动电路；通过扫描线132n将扫描信号G[n]加载到第n个像素电路行的各个像素电路111的写入电路；另外，栅极电压生成电路130还通过扫描线132(n-3)将为第n-3个像素电路行生成的扫描信号G[n-3]加载到第n个像素电路行的各个像素电路111的复位电路。在一种示例中，栅极电压生成电路130将扫描信号G[n]加载到第n个像素电路行的各个像素电路111的写入电路的时间，与将扫描信号G[n-3]加载到第n个像素电路行的各个像素电路111的复位电路的时间相同。
需要说明的是，根据本申请的另一些实施例，栅极电压生成电路130也可以被拆分为两个栅极电压生成电路，分别用于生成栅极电压EM和栅极电压G。
根据本申请的一些实施例，数据电压生成电路140可以根据控制器120发送的图像数据，为每个像素电路111生成用于控制发光器件发出光线的亮度的数据电压VDATA，该数据电压VDATA也可以被称为数据信号VDATA。数据电压生成电路140还可以将生成的数据信号VDATA，通过数据线141，加载到每个像素电路111。
例如，如图1所示，数据电压生成电路140可以为像素电路
Figure BDA0002388660690000061
生成数据信号VDATA[i]，并通过数据线141i将其加载到像素电路
Figure BDA0002388660690000062
的写入电路。需要说明的是，数据电压生成电路140也可以为像素电路
Figure BDA0002388660690000063
生成数据信号VDATA[i]，并通过数据线141i将其加载到像素电路
Figure BDA0002388660690000071
的写入电路。像素电路
Figure BDA0002388660690000072
的数据信号VDATA[i]可以在栅极电压生成电路130为第n-3个像素电路行加载扫描信号G时加载，而像素电路
Figure BDA0002388660690000073
的数据信号VDATA[i]可以在栅极电压生成电路130为第n个像素电路行加载扫描信号G时加载，并且像素电路
Figure BDA0002388660690000074
和像素电路
Figure BDA0002388660690000075
的数据信号VDATA[i]可以具有不同的值。
又如，如图1所示，数据电压生成电路140可以为像素电路
Figure BDA0002388660690000076
生成数据信号VDATA[j]，并通过数据线141m将其加载到像素电路
Figure BDA0002388660690000077
需要说明的是，数据电压生成电路140也可以为像素电路
Figure BDA0002388660690000078
生成数据信号VDATA[j]，并通过数据线141m将其加载到像素电路
Figure BDA0002388660690000079
像素电路
Figure BDA00023886606900000710
的数据信号VDATA[j]可以在栅极电压生成电路130为第n-3个像素电路行加载扫描信号G时加载，而像素电路
Figure BDA00023886606900000711
的数据信号VDATA[j]可以在栅极电压生成电路130为第n个像素电路行加载扫描信号G时加载，并且像素电路
Figure BDA00023886606900000712
和像素电路
Figure BDA00023886606900000713
的数据信号VDATA[j]可以具有不同的值。
根据本申请的一些实施例，参考电压生成电路150可以根据控制器120发送的控制信号，为每个像素电路111生成参考电压VREF，该参考电压VREF也可以被称为参考信号VREF。参考电压生成电路150还可以将参考信号VREF，通过参考线151，加载到每个像素电路111。
在一种示例中，各个像素电路111具有相同的参考信号VREF。
例如，如图1所示，参考电压生成电路150可以为像素电路
Figure BDA00023886606900000714
和
Figure BDA00023886606900000715
生成参考信号VREF[n-3]，并通过参考线151(n-3)将其加载到像素电路
Figure BDA00023886606900000716
和
Figure BDA00023886606900000717
的复位电路；参考电压生成电路150也可以为像素电路
Figure BDA00023886606900000718
和
Figure BDA00023886606900000719
生成参考信号VREF[n]，并通过参考线151n将其加载到像素电路
Figure BDA00023886606900000720
和
Figure BDA00023886606900000721
的复位电路。
根据本申请的一些实施例，电源电压生成电路160可以根据控制器120发送的控制信号，为每个像素电路111生成电源电压VDD和VSS，电源电压VDD和VSS也可以被称为电源信号VDD和VSS。电源电压生成电路160还可以将电源信号VDD和VSS，通过电源线161和电源线162，加载到每个像素电路111。
在一种示例中，各个像素电路111具有相同的电源信号VDD和VSS。
例如，如图1所示，参考电压生成电路150可以为像素电路
Figure BDA00023886606900000722
和
Figure BDA00023886606900000723
生成电源信号VDD[i]和VSS[i]，并通过电源线161i将电源信号VDD[i]加载到像素电路
Figure BDA00023886606900000724
和
Figure BDA00023886606900000725
的发光驱动电路，通过电源线162i将电源信号VSS[i]加载到像素电路
Figure BDA00023886606900000726
和
Figure BDA00023886606900000727
的发光器件；参考电压生成电路150也可以为像素电路
Figure BDA00023886606900000728
和
Figure BDA00023886606900000729
生成电源信号VDD[j]和VSS[j]，并通过电源线161j将电源信号VDD[j]加载到像素电路
Figure BDA00023886606900000730
和
Figure BDA00023886606900000731
的发光驱动电路，通过电源线162j将电源信号VSS[j]加载到像素电路
Figure BDA00023886606900000732
和
Figure BDA00023886606900000733
的发光器件。
图2示出了根据本申请实施例的像素电路111的一种模块结构示意图，如图所示，像素电路111包括发光器件驱动电路210以及发光器件220。发光器件驱动电路210可以驱动发光器件220发出期望亮度的光，并且发光器件驱动电路210对发光器件的一次驱动可以包括复位阶段、写入阶段以及发光驱动阶段。
发光器件驱动电路210可以进一步包括复位电路211、写入电路212、发光驱动电路213以及存储电容214，其中，复位电路211、写入电路212、发光驱动电路213中的每个均包括至少一个晶体管，例如，但不限于，TFT晶体管。
根据本申请的一些实施例，复位电路211可以在复位阶段，在栅极电压生成电路130生成的扫描信号G的控制下，根据参考信号VREF，将存储电容214一端的电压调节至V1。例如，对于像素电路
Figure BDA0002388660690000081
和
Figure BDA0002388660690000082
扫描信号G[n-5]可以控制其复位电路211；对于像素电路
Figure BDA0002388660690000083
和
Figure BDA0002388660690000084
扫描信号G[n-3]可以控制其复位电路211。
根据本申请的一些实施例，写入电路212可以在写入阶段，在栅极电压生成电路130生成的扫描信号G的控制下，根据数据信号VDATA，将存储电容214一端的电压调节至V2。例如，对于像素电路
Figure BDA0002388660690000085
和
Figure BDA0002388660690000086
扫描信号G[n-3]可以控制其写入电路212；对于像素电路
Figure BDA0002388660690000087
和
Figure BDA0002388660690000088
扫描信号G[n]可以控制其写入电路212。
根据本申请的一些实施例，发光驱动电路213可以在发光驱动阶段，在栅极电压生成电路130生成的发光控制信号EM的控制下，使发光器件220发出期望亮度的光。例如，对于像素电路
Figure BDA0002388660690000089
和
Figure BDA00023886606900000810
发光控制信号EM[n-3]可以控制其发光驱动电路213；对于像素电路
Figure BDA00023886606900000811
和
Figure BDA00023886606900000812
发光控制信号EM[n]可以其控制发光驱动电路213。
根据本申请的一些实施例，存储电容214可以在复位阶段，存储与参考信号VREF相关的电压，也可以在写入阶段，存储与数据信号VDATA相关的电压。
以下将以图1的像素电路
Figure BDA00023886606900000813
为例，参考图3～图6进一步介绍本申请实施例中的像素电路，需要说明的是，显示面板110中的其他像素电路也适用于以下实施例，在此不再赘述。
图3示出了根据本申请实施例的图1的像素电路
Figure BDA00023886606900000814
的一种电路结构示意图，如图3所示，像素电路111b可以包括存储电容214、发光器件220、p型TFT晶体管301～307以及发光器件自电容308。
需要说明的是，晶体管301～307也可以为n型TFT晶体管。
如图3所示，像素电路
Figure BDA00023886606900000815
的复位电路211可以包括复位电路211A和复位电路211B，其中，复位电路211A包括晶体管301，晶体管301的栅极与扫描线132(n-3)(图3中未示出)耦连以接收第n-3个像素电路行的扫描信号G[n-3]，源极与参考线151n(图3中未示出)耦连以接收参考信号VREF[n](例如，但不限于，-6～-1.5V)，漏极与存储电容214的一端、晶体管303的栅极以及晶体管304的漏极耦连；复位电路211B包括晶体管302，晶体管302的栅极与扫描线132n(图3中未示出)耦连以接收第n个像素电路行的扫描信号G[n]，源极与参考线151n(图3中未示出)耦连以接收参考信号VREF[n]，漏极与发光器件220的一端、发光器件自电容308的一端耦连。
像素电路
Figure BDA00023886606900000816
的写入电路212可以包括晶体管303～305，其中，晶体管303的栅极与晶体管301的漏极、晶体管304的漏极以及存储电容214的一端耦连，源极与晶体管305的漏极、晶体管306的漏极耦连，漏极与晶体管304的源极以及晶体管307的源极耦连；晶体管304的栅极与扫描线132n(图3中未示出)耦连以接收第n个像素电路行的扫描信号G[n]，源极与晶体管303的漏极以及晶体管307的源极耦连，漏极与晶体管303的栅极、晶体管301的漏极以及存储电容214的一端耦连；晶体管305的栅极与扫描线132n(图3中未示出)耦连以接收第n个像素电路行的扫描信号G[n]，源极与数据线141i(图3中未示出)耦连以接收数据信号VDATA[i](例如，但不限于，2～7V)，漏极与晶体管303的源极以及晶体管306的漏极耦连。
像素电路
Figure BDA0002388660690000091
的发光驱动电路213可以包括发光驱动电路213A和发光驱动电路213B，其中，发光驱动电路213A包括晶体管306，晶体管306的栅极与发光控制线131n(图3中未示出)耦连以接收第n个像素电路行的发光控制信号EM[n]，源极与电源线161i(图3中未示出)耦连以接收电源信号VDD[i](例如，但不限于，4～5V)，漏极与晶体管303的源极以及晶体管305的漏极耦连；发光驱动电路213B包括晶体管307，晶体管307的栅极与发光控制线131n(图3中未示出)耦连以接收第n个像素电路行的发光控制信号EM[n]，源极与晶体管303的漏极、晶体管304的源极耦连，漏极与发光器件的一端、晶体管302的漏极以及发光器件自电容308的一端耦连。
发光器件220的一端与发光器件自电容308的一端、晶体管307的漏极以及晶体管302的漏极耦连，发光器件220的另一端与发光器件自电容308的另一端耦连，也与电源线162i(图3中未示出)耦连以接收电源信号VSS[i](例如，但不限于，-4～-1V)。
图4以像素电路
Figure BDA0002388660690000092
为例，示出了根据本申请实施例的像素电路的一种布线示意图，如图4所示，像素电路
Figure BDA0002388660690000093
受扫描信号G[n-3]、参考信号VREF[n]、发光控制信号EM[n]、扫描信号G[n]、数据信号VDATA[i]、电源信号VDD[i]以及电源信号VSS[i]。
以下将结合图5和图6，具体描述像素电路
Figure BDA0002388660690000096
的发光器件驱动电路210如何驱动发光器件220发出期望亮度的光。
图5示出了根据本申请实施例的由图1的栅极电压生成电路130生成的扫描信号G在同一帧扫描周期内的一种时序示意图，其中，CK1和CK2表示时钟信号，并且可以包括多个时钟周期t，栅极电压生成电路130可以根据时钟信号CK1和CK2，例如利用移位寄存器，生成各个像素电路行的扫描信号G，例如，图中所示的第n-3个像素电路行的扫描信号G[n-3]、第n-2个像素电路行的扫描信号G[n-2]、第n-1个像素电路行的扫描信号G[n-1]以及第n个像素电路行的扫描信号G[n]。
另外，每个像素电路行的扫描信号G在四个时钟周期t具有低电平(例如，但不限于，-7～-8V)，并且，相邻两个像素电路行的扫描信号G起始低电平的时刻相差一个时钟周期。例如，如图5所示，每个像素电路行的扫描信号G在四个时钟周期t具有低电平，并且扫描信号G[n-3]的起始低电平比扫描信号G[n-2]的起始低电平提前一个时钟周期，扫描信号G[n-2]的起始低电平比扫描信号G[n-1]的起始低电平提前一个时钟周期，扫描信号G[n-1]的起始低电平比扫描信号G[n]的起始低电平提前一个时钟周期。
需要说明的是，在像素电路
Figure BDA0002388660690000094
的各个晶体管为n型TFT晶体管时，每个像素电路行的扫描信号G在四个时钟周期t具有高电平(例如，但不限于，7～8V)，并且，相邻两个像素电路行的扫描信号G起始高电平的时刻相差一个时钟周期。
图6示出了根据本申请实施例的控制图1的像素电路
Figure BDA0002388660690000095
的扫描信号G[n-3]、G[n]和发光控制信号EM[n]在同一帧扫描周期内的一种时序示意图，其中，时钟周期t1-t11与时图5中的时钟周期t相同。
如图6所示，在时钟周期t1，发光控制信号EM[n](例如，但不限于，7～8V)和扫描信号G[n]为高电平，对于图3中所示的晶体管302～307，栅源电压大于阈值电压(即，使得晶体管处于临界截止或临界导通状态的栅极对源极的偏置电压)，晶体管302～307处于截止状态；扫描信号G[n-3]为低电平，对于图3中所示的复位电路211A的晶体管301，栅源电压
Figure BDA0002388660690000101
其中，
Figure BDA0002388660690000102
为晶体管301的阈值电压，晶体管301处于导通状态，相互耦连的晶体管301的漏极、存储电容214的一端以及晶体管303的漏极的电压将变为
Figure BDA0002388660690000103
其中，
Figure BDA0002388660690000104
为晶体管301的源极和漏极之间的电压。时钟周期t1又可以称为上述复位阶段，通过将存储电容214一端的电压调整为与VREF近似，可以消除存储电容214在上次驱动的写入阶段存储的电压对当前驱动产生的影响。
在时钟周期t2，发光控制信号EM[n]、扫描信号G[n-3]、扫描信号G[n]均为高电平，对于图3中所示的晶体管301～307，栅源电压大于阈值电压，因此，均处于截止状态。
在时钟周期t3，发光控制信号EM[n]、扫描信号G[n]为高电平，扫描信号G[n-3]为低电平，与时钟周期t1相同，在此不再赘述。
在时钟周期t4，发光控制信号EM[n]、扫描信号G[n-3]为高电平，对于图3中所示的晶体管301、306以及307，栅源电压(即，栅极和源极之间的电压)大于阈值电压，晶体管301、306以及307处于截止状态；扫描信号G[n]为低电平，对于图3中所示的写入电路212的晶体管305，栅源电压
Figure BDA0002388660690000105
其中，
Figure BDA0002388660690000106
为晶体管305的阈值电压，晶体管305处于导通状态，并且晶体管305的
Figure BDA0002388660690000107
其中，
Figure BDA0002388660690000108
为晶体管305的源极和漏极之间的电压；图3中所示的写入电路212的晶体管303的栅源电压
Figure BDA0002388660690000109
其中，
Figure BDA00023886606900001010
为晶体管303的阈值电压，晶体管303处于导通状态，并且晶体管303的
Figure BDA00023886606900001011
其中，
Figure BDA00023886606900001012
为晶体管303的源极和漏极之间的电压；图3中所示的写入电路212的晶体管304的栅源电压
Figure BDA00023886606900001013
其中，
Figure BDA00023886606900001014
为晶体管304的阈值电压，晶体管304处于导通状态。因此，电流从晶体管305的源极，经过晶体管305的漏极、晶体管303的源极、晶体管303的漏极、晶体管304的源极以及晶体管304的漏极，流向存储电容214，存储电容214与晶体管303的栅极耦连的一端的电压将不断增加。
当存储电容214一端的电压增加为
Figure BDA00023886606900001015
时，晶体管303的栅源电压
Figure BDA00023886606900001016
Figure BDA00023886606900001017
晶体管303处于临界截止状态，存储电容214一端的电压不再增加。时钟周期t4又可以称为上述写入阶段。
另外，在时钟周期t4，图3中所示的复位电路211B的晶体管302的栅源电压
Figure BDA00023886606900001018
Figure BDA00023886606900001019
其中，
Figure BDA00023886606900001020
为晶体管302的阈值电压，晶体管302处于导通状态，相互耦连的发光器件220的一端和发光器件自电容308的一端的电压将变为
Figure BDA00023886606900001021
Figure BDA00023886606900001022
其中，
Figure BDA00023886606900001023
为晶体管302的源极和漏极之间的电压。由于VREF大于或等于VSS，因此，不会存在发光器件自电容308放电并使得发光器件220正向导通的情况，确保了发光器件220在发光驱动阶段之前处于全黑状态。
在时钟周期t5，发光控制信号EM[n]、扫描信号G[n]为高电平，扫描信号G[n-3]为低电平，与时钟周期t1相同，在此不再赘述。
在时钟周期t6，发光控制信号EM[n]、扫描信号G[n-3]为高电平，扫描信号G[n]为低电平，与时钟周期t4相同，在此不再赘述。
在时钟周期t7，发光控制信号EM[n]、扫描信号G[n]为高电平，扫描信号G[n-3]为低电平，与时钟周期t1相同，在此不再赘述。至此，经过4个复位阶段，反复调整存储电容214与晶体管301的漏极耦连的一端的电压，可以减轻晶体管的迟滞效应造成的短期残像问题。
在时钟周期t8，发光控制信号EM[n]、扫描信号G[n-3]为高电平，扫描信号G[n]为低电平，与时钟周期t4相同，在此不再赘述。
在时钟周期t9，发光控制信号EM[n]、扫描信号G[n-3]、扫描信号G[n]均为高电平，与时钟周期t2相同，在此不再赘述。
在时钟周期t10，发光控制信号EM[n]、扫描信号G[n-3]为高电平，扫描信号G[n]为低电平，与时钟周期t4相同，在此不再赘述。
在时钟周期t11，扫描信号G[n-3]、扫描信号G[n]为高电平，对于图3中所示的晶体管301～302、304～305，栅源电压大于阈值电压，晶体管301～302、304～305处于截止状态；发光控制信号EM[n]为低电平(例如，但不限于，-7～-8V)，对于图3中所示的发光驱动电路213A的晶体管306，栅源电压
Figure BDA0002388660690000111
其中，
Figure BDA0002388660690000112
为晶体管306的阈值电压，晶体管306处于导通状态，并且晶体管306的
Figure BDA0002388660690000113
Figure BDA0002388660690000114
其中，
Figure BDA0002388660690000115
为晶体管306的源极和漏极之间的电压；对于图3中所示的晶体管303，栅源电压
Figure BDA0002388660690000116
晶体管303处于导通状态，并且晶体管303的
Figure BDA0002388660690000117
对于图3中所示的发光驱动电路213B的晶体管307，栅源电压
Figure BDA0002388660690000118
其中，
Figure BDA0002388660690000119
为晶体管307的阈值电压，晶体管307处于导通状态。因此，电流从晶体管306的源极，经过晶体管306的漏极、晶体管303的源极、晶体管303的漏极、晶体管307的源极以及晶体管307的漏极，流向发光器件220，使得发光器件220正向导通并发光。时钟周期t11又可以称为上述发光驱动阶段。
另外，由于晶体管303工作在饱和区，晶体管306和307工作在线性区，流向发光器件220的电流主要取决于晶体管303的源极与漏极之间的电流IDS，而电流IDS可以根据以下表达式确定：
Figure BDA00023886606900001110
由公式1可以看出，用于控制发光器件220的显示亮度的电流IDS与晶体管303的阈值电压(即，使得晶体管303处于临界截止或临界导通状态的栅极对源极的偏置电压)无关，由此可消除由于不同驱动电路之间晶体管的阈值电压不同引起的显示亮度不均的现象。
由图6可以看出，由于第n-3个像素电路行的扫描信号G[n-3]的起始低电平比第n个像素电路行的扫描信号G[n]的起始低电平提前两个时钟周期，在时钟周期t7的复位阶段之后，存在两个写入阶段，即时钟周期t8和时钟周期t10，由于这两个写入阶段之后不再有复位阶段，因此是真正有效的写入阶段。那么，在帧扫描频率较高而造成写入阶段较短的情况下，通过采用两个真正有效的写入阶段，可以确保将存储电容214与晶体管301的漏极耦连的一端的电压调整为
Figure BDA0002388660690000121
从而在发光驱动阶段消除晶体管的阈值电压的影响。
需要说明的是，虽然在上述实施例中，示出了每个像素电路行的扫描信号G在四个时钟周期t具有低电平(例如，但不限于，-7V)，但每个像素电路行的扫描信号G可以具有其他数量的低电平时钟周期，例如，但不限于，两个、三个、五个等。
需要说明的是，虽然在上述实施例中，对于像素电路
Figure BDA0002388660690000122
栅极电压生成电路130加载第n-3个像素电路行的扫描信号G[n-3]，以控制像素电路
Figure BDA0002388660690000123
的复位电路211，加载第n个像素电路行的扫描信号G[n]，以控制像素电路
Figure BDA0002388660690000124
的写入电路212。然而，栅极电压生成电路130也可以加载其他像素电路行的扫描信号G，以控制像素电路
Figure BDA0002388660690000125
的复位电路211，其中，在同一帧扫描周期内，该其他像素电路行的行扫描时间(即从栅极电压生成电路130开始为像素电路行加载扫描信号G至停止加载扫描信号G的时间)比第n个像素电路行的行扫描时间提前大于1的奇数倍的时钟周期，也就是说，第n个像素电路行的行标号与该其他像素电路行的行标号的差值为大于1的奇数。例如，栅极电压生成电路130也可以加载第n-5个像素电路行的扫描信号G[n-5]，以控制像素电路
Figure BDA0002388660690000126
的复位电路211，此时，将存在三个真正有效的写入阶段；或加载第n-7个像素电路行的扫描信号G[n-7]，以控制像素电路
Figure BDA0002388660690000127
的复位电路211，此时，将存在四个真正有效的写入阶段。
换句话说，在行扫描时间内，控制像素电路
Figure BDA0002388660690000128
的复位电路211的扫描信号G的起始低电平(或者起始高电平)的时刻可以比扫描信号G[n]的起始低电平(或者起始高电平)的时刻提前大于1的奇数倍(例如，但不)的时钟周期。
在本申请的实施例中，通过栅极电压生成电路，为一个像素电路行加载该像素电路行的扫描信号以及其他像素电路行的扫描信号，其中该其他像素电路行的行扫描时间比该像素电路行的行扫描时间提前，并且提前量为奇数(大于等于3)倍的时钟周期，可以使得对于该像素电路行的像素电路，有效写入阶段的数量增加，由此可以确保在发光驱动阶段之前，像素电路内的存储电容一端的电压调整为
Figure BDA0002388660690000129
从而在发光驱动阶段通过
Figure BDA00023886606900001210
消除由于不同驱动电路的晶体管的阈值电压不同引起的显示亮度不均的现象。
进一步地，在驱动发光器件时，通过增加复位阶段的数量，可以减轻晶体管的迟滞效应造成的短期残像问题。
图7示出了根据本申请实施例的控制显示装置100的方法700的一种流程示意图，显示装置100在图1示出的栅极电压生成电路130或者其他组件可以实施方法700的不同块或其他部分。对于上述装置实施例中未描述的内容，可以参见下述方法实施例，同样，对于方法实施例中未描述的内容，可参见上述装置实施例。如图7所示，控制显示装置100的方法可以包括：
块701，通过栅极电压生成电路130或者其他模块，例如，但不限于，利用移位寄存器，为各个像素电路行生成栅极电压G，栅极电压G也可以被称为扫描信号G；
块702，通过栅极电压生成电路130或者其他模块，将生成的扫描信号G，通过扫描信号线132，逐行地加载到像素电路111；
例如，如图1所示，栅极电压生成电路130可以为第n-3个像素电路行生成扫描信号G[n-3]，并通过扫描线132(n-3)将扫描信号G[n-3]加载到第n-3个像素电路行的各个像素电路111的写入电路，其中，写入电路用于根据数据电压VDATA将像素电路111内的存储电容一端的电压调节至V2；另外，栅极电压生成电路130还通过扫描线132(n-5)将为第n-5个像素电路行生成的扫描信号G[n-5]加载到第n-3个像素电路行的各个像素电路111的复位电路，其中，复位电路用于根据参考电压VREF将像素电路111内的存储电容一端的电压复位至V1；
又如，如图1所示，栅极电压生成电路130可以为第n个像素电路行生成扫描信号G[n]，并通过扫描线132n将扫描信号G[n]加载到第n个像素电路行的各个像素电路111的写入电路；另外，栅极电压生成电路130还通过扫描线132(n-3)将为第n-3个像素电路行生成的扫描信号G[n-3]加载到第n个像素电路行的各个像素电路111的复位电路；
需要说明的是，对于第n个像素电路行，栅极电压生成电路130也可以为其加载其他像素电路行的扫描信号G，以控制第n个像素电路行的各个像素电路111的复位电路211，其中，在同一帧扫描周期内，该其他像素电路行的行扫描时间(即从栅极电压生成电路130开始为像素电路行加载扫描信号G至停止加载扫描信号G的时间)比第n个像素电路行的行扫描时间提前大于1的奇数倍的时钟周期，也就是说，第n个像素电路行的行标号与该其他像素电路行的行标号的差值为大于1的奇数。例如，栅极电压生成电路130也可以加载第n-5个像素电路行的扫描信号G[n-5]，以控制第n个像素电路行的各个像素电路111的复位电路211；或加载第n-7个像素电路行的扫描信号G[n-7]，以控制第n个像素电路行的各个像素电路111的复位电路211。
在本申请的实施例中，通过栅极电压生成电路，为一个像素电路行加载该像素电路行的扫描信号以及其他像素电路行的扫描信号，其中该其他像素电路行的行扫描时间比该像素电路行的行扫描时间提前，并且提前量为奇数(大于等于3)倍的时钟周期，可以使得对于该像素电路行的像素电路，有效写入阶段的数量增加，由此可以确保在发光驱动阶段之前，像素电路内的存储电容一端的电压被调整为
Figure BDA0002388660690000131
从而在发光驱动阶段通过
Figure BDA0002388660690000132
消除由于不同驱动电路的晶体管的阈值电压不同引起的显示亮度不均的现象。
图8示出了根据本申请实施例的示例系统800的一种结构示意图。系统800可以包括一个或多个处理器802，与处理器802中的多个连接的系统控制逻辑808，与系统控制逻辑808连接的系统内存804，与系统控制逻辑808连接的非易失性存储器(NVM)806，以及与系统控制逻辑808连接的网络接口810。
处理器802可以包括一个或多个单核或多核处理器。处理器802可以包括通用处理器和专用处理器(例如，图形处理器，应用处理器，基带处理器等)的任何组合。在本申请的实施例中，处理器802可以被配置为执行参考图6描述的方法实施例。
在一些实施例中，系统控制逻辑808可以包括任意合适的接口控制器，以向处理器802中的多个和/或与系统控制逻辑808通信的任意合适的设备或组件提供任意合适的接口。
在一些实施例中，系统控制逻辑808可以包括一个或多个存储器控制器，以提供连接到系统内存804的接口。系统内存804可以用于加载以及存储用于系统800的数据和/或指令。在一些实施例中，系统800的内存804可以包括任意合适的易失性存储器，例如合适的动态随机存取存储器(DRAM)。
NVM/存储器806可以包括用于存储数据和/或指令的一个或多个有形的、非暂时性的计算机可读介质。在一些实施例中，NVM/存储器806可以包括闪存等任意合适的非易失性存储器和/或任意合适的非易失性存储设备，例如HDD(Hard Disk Drive，硬盘驱动器)，CD(Compact Disc，光盘)驱动器，DVD(Digital Versatile Disc，数字通用光盘)驱动器中的多个。
NVM/存储器806可以包括安装在系统800的装置上的一部分存储资源，或者它可以由设备访问，但不一定是设备的一部分。例如，可以经由网络接口810通过网络访问NVM/存储806。
特别地，系统内存804和NVM/存储器806可以分别包括：指令820的暂时副本和永久副本。指令820可以包括：被处理器802中的至少一个执行时导致系统800实现参考图6描述的方法实施例的指令。在一些实施例中，指令820、硬件、固件和/或其软件组件可另外地/替代地置于系统控制逻辑808，网络接口810和/或处理器802中。
网络接口810可以包括收发器，用于为系统800提供无线电接口，进而通过一个或多个网络与任意其他合适的设备(如前端模块，天线等)进行通信。在一些实施例中，网络接口810可以集成于系统800的其他组件。例如，网络接口810可以包括处理器802，系统内存804，NVM/存储器806，和具有指令的固件设备(未示出)中的至少一种，当处理器802中的至少一个执行所述指令时，系统800实现参考图6描述的方法实施例。
网络接口810可以进一步包括任意合适的硬件和/或固件，以提供多输入多输出无线电接口。例如，网络接口810可以是网络适配器，无线网络适配器，电话调制解调器和/或无线调制解调器。
在一个实施例中，处理器802中的多个可以与用于系统控制逻辑808的一个或多个控制器的逻辑封装在一起，以形成系统封装(SiP)。在一个实施例中，处理器802中的多个可以与用于系统控制逻辑808的一个或多个控制器的逻辑集成在同一管芯上，以形成片上系统(SoC)。
系统800可以进一步包括：输入/输出(I/O)接口812。I/O接口812可以包括用户界面，使得用户能够与系统800进行交互；外围组件接口的设计使得外围组件也能够与系统800交互。在一些实施例中，系统800还包括传感器，用于确定与系统800相关的环境条件和位置信息的至少一种。
在一些实施例中，用户界面可包括但不限于显示器(例如，液晶显示器，触摸屏显示器等)，扬声器，麦克风，一个或多个相机(例如，静止图像照相机和/或摄像机)，手电筒(例如，发光二极管闪光灯)和键盘。
在一些实施例中，外围组件接口可以包括但不限于非易失性存储器端口、音频插孔和电源接口。
在一些实施例中，传感器可包括但不限于陀螺仪传感器，加速度计，近程传感器，环境光线传感器和定位单元。定位单元还可以是网络接口810的一部分或与网络接口810交互，以与定位网络的组件(例如，全球定位系统(GPS)卫星)进行通信。
虽然本申请的描述将结合较佳实施例一起介绍，但这并不代表此发明的特征仅限于该实施方式。恰恰相反，结合实施方式作发明介绍的目的是为了覆盖基于本申请的权利要求而有可能延伸出的其它选择或改造。为了提供对本申请的深度了解，以下描述中将包含许多具体的细节。本申请也可以不使用这些细节实施。此外，为了避免混乱或模糊本申请的重点，有些具体细节将在描述中被省略。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
此外，各种操作将以最有助于理解说明性实施例的方式被描述为多个离散操作；然而，描述的顺序不应被解释为暗示这些操作必须依赖于顺序。特别是，这些操作不需要按呈现顺序执行。
如这里所使用的，术语“模块”或“单元”可以指代、是或者包括：专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的(共享、专用或组)处理器和/或存储器、组合逻辑电路和/或提供所描述的功能的其他合适的组件。
在附图中，以特定布置和/或顺序示出一些结构或方法特征。然而，应该理解，可以不需要这样的特定布置和/或排序。在一些实施例中，这些特征可以以不同于说明性附图中所示的方式和/或顺序来布置。另外，在特定图中包含结构或方法特征并不意味着暗示在所有实施例中都需要这样的特征，并且在一些实施例中，可以不包括这些特征或者可以与其他特征组合。
本申请公开的机制的各实施例可以被实现在硬件、软件、固件或这些实现方法的组合中。本申请的实施例可实现为在可编程系统上执行的计算机程序或程序代码，该可编程系统包括多个处理器、存储系统(包括易失性和非易失性存储器和/或存储元件)、多个输入设备以及多个输出设备。
可将程序代码应用于输入指令，以执行本申请描述的各功能并生成输出信息。可以按已知方式将输出信息应用于一个或多个输出设备。为了本申请的目的，处理系统包括具有诸如例如数字信号处理器(DSP)、微控制器、专用集成电路(ASIC)或微处理器之类的处理器的任何系统。
程序代码可以用高级程序化语言或面向对象的编程语言来实现，以便与处理系统通信。在需要时，也可用汇编语言或机器语言来实现程序代码。事实上，本申请中描述的机制不限于任何特定编程语言的范围。在任一情形下，该语言可以是编译语言或解释语言。
在一些情况下，所公开的实施例可以以硬件、固件、软件或其任何组合来实现。在一些情况下，至少一些实施例的一个或多个方面可以由存储在计算机可读存储介质上的表示性指令来实现，指令表示处理器中的各种逻辑，指令在被机器读取时使得该机器制作用于执行本申请所述的技术的逻辑。被称为“IP核”的这些表示可以被存储在有形的计算机可读存储介质上，并被提供给多个客户或生产设施以加载到实际制造该逻辑或处理器的制造机器中。
这样的计算机可读存储介质可以包括但不限于通过机器或设备制造或形成的物品的非瞬态的有形安排，其包括存储介质，诸如：硬盘任何其它类型的盘，包括软盘、光盘、紧致盘只读存储器(CD-ROM)、紧致盘可重写(CD-RW)以及磁光盘；半导体器件，例如只读存储器(ROM)、诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)之类的随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、闪存、电可擦除可编程只读存储器(EEPROM)；相变存储器(PCM)；磁卡或光卡；或适于存储电子指令的任何其它类型的介质。
因此，本申请的各实施例还包括非瞬态的计算机可读存储介质，该介质包含指令或包含设计数据，诸如硬件描述语言(HDL)，它定义本申请中描述的结构、电路、装置、处理器和/或系统特征。

Claims (18)

1.一种显示装置，其特征在于，包括：
多个像素电路行，所述多个像素行中的每个像素电路行包括多个像素电路，其中所述多个像素电路中的每个像素电路包括发光器件和驱动所述发光器件的驱动电路；和
栅极电压生成电路，用于生成多个扫描信号；
其中，所述多个扫描信号中的第一扫描信号和第二扫描信号分别用于控制所述多个像素电路行中的第一像素电路行和第二像素电路行中的所述驱动电路中的写入电路，并且所述写入电路用于根据数据电压将所述驱动电路中的存储电容一端的电压调节至第一电压，所述数据电压用于控制所述发光器件发出的光线的亮度；
其中，所述第一扫描信号还用于控制所述第二像素电路行中的所述驱动电路中的复位电路，并且所述复位电路用于根据参考电压，将所述存储电容的所述一端的所述电压复位至第二电压；
其中，在同一帧扫描周期内，所述第一像素电路行开始加载所述第一扫描信号的时间比所述第二像素电路行开始加载所述第一扫描信号和所述第二扫描信号的时间提前，并且提前量为时钟周期的奇数倍，所述奇数大于等于3。
2.如权利要求1所述的显示装置，其特征在于，在所述第二像素电路行加载所述第一扫描信号和所述第二扫描信号的时间内，所述第一扫描信号的起始低电平的时刻比所述第二扫描信号的起始低电平时刻提前，并且提前量为时钟周期的奇数倍，所述奇数大于等于3。
3.如权利要求1所述的显示装置，其特征在于，在所述第二像素电路行加载所述第一扫描信号和所述第二扫描信号的时间内，所述第一扫描信号的起始高电平的时刻比所述第二扫描信号的起始高电平时刻提前，并且提前量为时钟周期的奇数倍，所述奇数大于等于3。
4.如权利要求1-3所述的显示装置，其特征在于，所述驱动电路包括7个晶体管和1个所述存储电容。
5.如权利要求1-4中任一项所述的显示装置，其特征在于，所述写入电路包括：
第一晶体管，所述第一晶体管的栅极电压由所述第一扫描信号或者所述第二扫描信号控制，所述第一晶体管的源极电压由所述数据电压控制；
第二晶体管，所述第二晶体管的源极与所述第一晶体管的漏极耦连，所述第二晶体管的栅极与所述存储电容的所述一端耦连；和
第三晶体管，所述第三晶体管的栅极电压由所述第一扫描信号或者第二扫描信号控制，所述第三晶体管的漏极与所述第二晶体管的所述栅极以及所述存储电容的所述一端耦连，所述第三晶体管的源极与所述第二晶体管的漏极耦连。
6.如权利要求1-5中任一项所述的显示装置，其特征在于，所述复位电路包括：
第四晶体管，所述第四晶体管的栅极由所述第一扫描信号控制，所述第四晶体管的源极由所述参考电压控制，所述第四晶体管的漏极电压与所述存储电容的所述一端耦连。
7.如权利要求1-6中任一项所述的显示装置，其特征在于，所述第一电压等于所述数据电压与所述第一晶体管的源极和漏极之间的电压的差值与所述第二晶体管的阈值电压的和。
8.如权利要求1-7中任一项所述的显示装置，其特征在于，所述第二电压值等于所述参考电压与所述第五晶体管的源极和漏极之间的电压的差值。
9.如权利要求1-8中任一项所述的显示装置，其特征在于，所述发光器件包括OLED和LED中的至少一个，以及与所述OLED和所述LED中的至少一个并联的自电容。
10.一种用于控制显示装置的方法，其中所述显示装置包括多个像素电路行，所述多个像素电路行中的每个像素电路行包括多个像素电路，其中所述多个像素电路中的每个像素电路包括发光器件和驱动发光器件的驱动电路，其特征在于，所述方法包括：
生成多个扫描信号；
将所述多个扫描信号中的第一扫描信号和第二扫描信号分别加载到所述多个像素电路行中的第一像素电路行和第二像素电路行中的所述驱动电路中的写入电路，其中所述写入电路用于根据数据电压，将所述驱动电路中的存储电容一端的电压调节至第一电压，所述数据电压用于控制所述发光器件发出的光线的亮度；和
将所述第一扫描信号接入所述第二像素电路行中的所述驱动电路中的复位电路，其中所述复位电路用于根据参考电压，将所述存储电容的所述一端的所述电压复位至第二电压；
其中，在同一帧扫描周期内，所述第一像素电路行开始加载所述第一扫描信号的时间比所述第二像素电路行开始加载所述第一扫描信号和所述第二扫描信号的时间提前，并且提前量为时钟周期的奇数倍，所述奇数大于等于3。
11.如权利要求10所述的方法，其特征在于，在所述第二像素电路行加载所述第一扫描信号和所述第二扫描信号的时间内，所述第一扫描信号的起始低电平的时刻比所述第二扫描信号的起始低电平时刻提前，并且提前量为时钟周期的奇数倍，所述奇数大于等于3。
12.如权利要求10-11中任一项所述的方法，其特征在于，在所述第二像素电路行加载所述第一扫描信号和所述第二扫描信号的时间内，所述第一扫描信号的起始高电平的时刻比所述第二扫描信号的起始高电平时刻提前，并且提前量为时钟周期的奇数倍，所述奇数大于等于3。
13.如权利要求10-12中任一项所述的方法，其特征在于，所述驱动电路包括7个晶体管和1个所述存储电容。
14.如权利要求10-13中任一项所述的方法，其特征在于，所述写入电路包括：
第一晶体管，所述第一晶体管的栅极电压由所述第一扫描信号或者所述第二扫描信号控制，所述第一晶体管的源极电压由所述数据电压控制；
第二晶体管，所述第二晶体管的源极与所述第一晶体管的漏极耦连，所述第二晶体管的栅极与所述存储电容的一端耦连；和
第三晶体管，所述第三晶体管的栅极电压由所述第一扫描信号或者所述第二扫描信号控制，所述第三晶体管的漏极与所述第二晶体管的所述栅极以及所述存储电容的所述一端耦连，所述第三晶体管的源极与所述第二晶体管的漏极耦连。
15.如权利要求10-14中任一项所述的方法，其特征在于，所述复位电路包括：
第四晶体管，所述第四晶体管的栅极由所述第一扫描信号控制，所述第四晶体管的源极由所述参考电压控制，所述第四晶体管的漏极电压与所述存储电容的所述一端耦连。
16.如权利要求10-15中任一项所述的方法，其特征在于，所述第一电压等于所述数据电压与所述第一晶体管的源极和漏极之间的电压的差值与所述第二晶体管的阈值电压的和。
17.如权利要求10-16中任一项所述的方法，其特征在于，所述第二电压等于所述参考电压与所述第五晶体管的源极和漏极之间的电压的差值。
18.如权利要求10-17中任一项所述的方法，其特征在于，所述发光器件包括OLED和LED中的至少一个，以及与所述OLED和所述LED中的至少一个并联的自电容。
CN202010106550.7A 2020-02-21 2020-02-21 一种显示装置和控制显示装置的方法 Active CN113380195B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202010106550.7A CN113380195B (zh) 2020-02-21 2020-02-21 一种显示装置和控制显示装置的方法
EP21756672.8A EP4099312A4 (en) 2020-02-21 2021-01-08 DISPLAY DEVICE AND METHODS FOR CONTROLLING A DISPLAY DEVICE
US17/800,976 US11854479B2 (en) 2020-02-21 2021-01-08 Display apparatus and method for controlling display apparatus
PCT/CN2021/070877 WO2021164456A1 (zh) 2020-02-21 2021-01-08 一种显示装置和控制显示装置的方法
JP2022549727A JP2023514616A (ja) 2020-02-21 2021-01-08 表示装置および表示装置を制御するための方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010106550.7A CN113380195B (zh) 2020-02-21 2020-02-21 一种显示装置和控制显示装置的方法

Publications (2)

Publication Number Publication Date
CN113380195A true CN113380195A (zh) 2021-09-10
CN113380195B CN113380195B (zh) 2023-07-14

Family

ID=77390405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010106550.7A Active CN113380195B (zh) 2020-02-21 2020-02-21 一种显示装置和控制显示装置的方法

Country Status (5)

Country Link
US (1) US11854479B2 (zh)
EP (1) EP4099312A4 (zh)
JP (1) JP2023514616A (zh)
CN (1) CN113380195B (zh)
WO (1) WO2021164456A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120147060A1 (en) * 2010-12-10 2012-06-14 Jin-Tae Jeong Pixel, display device including the same, and driving method thereof
US20140333513A1 (en) * 2013-05-07 2014-11-13 Samsung Display Co., Ltd. Organic light emitting display device and driving method thereof
CN104658484A (zh) * 2015-03-18 2015-05-27 上海和辉光电有限公司 显示装置、像素驱动电路及其驱动方法
CN107154239A (zh) * 2017-06-30 2017-09-12 武汉天马微电子有限公司 一种像素电路、驱动方法、有机发光显示面板及显示装置
CN107680537A (zh) * 2017-11-21 2018-02-09 上海天马微电子有限公司 一种像素电路的驱动方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101816891B1 (ko) 2010-05-04 2018-01-09 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 구동방법
KR101770633B1 (ko) 2010-08-11 2017-08-24 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20150101505A (ko) 2014-02-26 2015-09-04 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 구동 방법
KR102293409B1 (ko) * 2015-04-30 2021-08-25 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105427811B (zh) * 2015-12-24 2018-08-14 上海天马有机发光显示技术有限公司 一种有机发光显示面板及电子设备
CN105679250B (zh) * 2016-04-06 2019-01-18 京东方科技集团股份有限公司 一种像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN105845081A (zh) * 2016-06-12 2016-08-10 京东方科技集团股份有限公司 像素电路、显示面板及驱动方法
KR102579142B1 (ko) * 2016-06-17 2023-09-19 삼성디스플레이 주식회사 화소와 이를 이용한 유기전계발광 표시장치 및 그의 구동방법
US10789891B2 (en) * 2016-09-19 2020-09-29 Boe Technology Group Co., Ltd. Pixel circuit, driving method thereof, display substrate and display apparatus
US11011107B2 (en) * 2016-11-22 2021-05-18 Huawei Technologies Co., Ltd. Pixel circuit, method for driving pixel circuit, and display apparatus
CN106652912B (zh) 2016-12-13 2020-05-19 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN106782330B (zh) * 2016-12-20 2019-03-12 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN106981268B (zh) * 2017-05-17 2019-05-10 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN109427285B (zh) * 2017-08-31 2022-06-24 乐金显示有限公司 选通驱动电路和使用该选通驱动电路的电致发光显示器
KR102448030B1 (ko) * 2017-09-21 2022-09-28 삼성디스플레이 주식회사 표시장치
KR102435943B1 (ko) * 2017-11-08 2022-08-23 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
KR102617812B1 (ko) 2018-05-10 2023-12-27 삼성디스플레이 주식회사 유기발광 표시 장치
CN109493795B (zh) * 2019-01-25 2022-07-05 鄂尔多斯市源盛光电有限责任公司 像素电路、像素驱动方法和显示装置
CN109935188B (zh) * 2019-03-08 2020-11-24 合肥京东方卓印科技有限公司 栅极驱动单元、方法、栅极驱动模组、电路及显示装置
US11282437B2 (en) 2019-03-13 2022-03-22 Boe Technology Group Co., Ltd. Pixel circuit and driving method thereof, and display device
CN110491326A (zh) * 2019-08-28 2019-11-22 深圳市华星光电半导体显示技术有限公司 像素电路、显示面板及显示装置
KR20210114603A (ko) * 2020-03-10 2021-09-24 삼성디스플레이 주식회사 스테이지 회로 및 이를 포함하는 스캔 구동부

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120147060A1 (en) * 2010-12-10 2012-06-14 Jin-Tae Jeong Pixel, display device including the same, and driving method thereof
US20140333513A1 (en) * 2013-05-07 2014-11-13 Samsung Display Co., Ltd. Organic light emitting display device and driving method thereof
CN104658484A (zh) * 2015-03-18 2015-05-27 上海和辉光电有限公司 显示装置、像素驱动电路及其驱动方法
CN107154239A (zh) * 2017-06-30 2017-09-12 武汉天马微电子有限公司 一种像素电路、驱动方法、有机发光显示面板及显示装置
CN107680537A (zh) * 2017-11-21 2018-02-09 上海天马微电子有限公司 一种像素电路的驱动方法

Also Published As

Publication number Publication date
EP4099312A1 (en) 2022-12-07
US20230063341A1 (en) 2023-03-02
US11854479B2 (en) 2023-12-26
EP4099312A4 (en) 2023-07-19
JP2023514616A (ja) 2023-04-06
CN113380195B (zh) 2023-07-14
WO2021164456A1 (zh) 2021-08-26

Similar Documents

Publication Publication Date Title
US10762851B2 (en) Timing controller and display device including the same
EP3855420A1 (en) Display device
US11222596B2 (en) Scan driver and display device
CN108399892B (zh) 像素以及具有像素的显示设备
US11657761B2 (en) Display panel of an organic light emitting diode display device, and organic light emitting diode display device
US10325553B2 (en) Pixel circuit and method for driving a light emitting device and organic light emitting display panel
US20220044634A1 (en) Display panel of an organic light emitting diode display device, and organic light emitting diode display device
US20130106828A1 (en) Pixel Circuit, Organic Light Emitting Display Device Having the Same, and Method of Driving an Organic Light Emitting Display Device
US11244629B2 (en) Scan driver and display device
US11462170B2 (en) Scan driver and display device
KR20210149944A (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
CN111179856A (zh) 显示装置
KR20170130680A (ko) 유기 발광 표시 장치
CN113643665A (zh) 有机发光二极管显示装置及其像素
US20140218415A1 (en) Pixel circuit of an organic light emitting display device and method of operating the same
US11735118B2 (en) Organic light emitting display device and driving method of the same
US11551604B2 (en) Scan driver and display device
CN110853584A (zh) 像素驱动电路、显示面板及其驱动方法
CN113380195B (zh) 一种显示装置和控制显示装置的方法
US20230177999A1 (en) Emission driver and display device
US20240233654A9 (en) Display device
CN115035831A (zh) 像素及包括其的显示装置
KR20240080264A (ko) 픽셀 및 이를 포함하는 표시 장치
CN110969988A (zh) 显示面板的像素和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant