CN113378501A - 一种芯片工艺角的确定方法及其确定装置、监控方法 - Google Patents

一种芯片工艺角的确定方法及其确定装置、监控方法 Download PDF

Info

Publication number
CN113378501A
CN113378501A CN202110722825.4A CN202110722825A CN113378501A CN 113378501 A CN113378501 A CN 113378501A CN 202110722825 A CN202110722825 A CN 202110722825A CN 113378501 A CN113378501 A CN 113378501A
Authority
CN
China
Prior art keywords
rosc
ring oscillator
simulation
critical
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110722825.4A
Other languages
English (en)
Other versions
CN113378501B (zh
Inventor
钟晓炜
郑国忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Xiamen Technology Co ltd
Original Assignee
Spreadtrum Xiamen Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Xiamen Technology Co ltd filed Critical Spreadtrum Xiamen Technology Co ltd
Priority to CN202110722825.4A priority Critical patent/CN113378501B/zh
Publication of CN113378501A publication Critical patent/CN113378501A/zh
Application granted granted Critical
Publication of CN113378501B publication Critical patent/CN113378501B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种芯片工艺角的确定方法及其确定装置、监控方法。该确定方法包括：获取每条环形振荡器在不同PVT条件下的Rosc仿真值；获取每条环形振荡器的Rosc实测值；根据Rosc实测值和Rosc仿真值，确定每种临界电压单元对应的参考环形振荡器，其中，在由相同种临界电压单元组成的环形振荡器中，参考环形振荡器的Rosc仿真值和Rosc实测值的相关性最好；获取不同PVT条件下的关键路径、以及每条关键路径中不同种临界电压单元的时延占比；根据时延占比和参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值；根据Rosc仿真参考值，确定每种PVT条件下芯片的工艺角。以提高所得到的Rosc仿真参考值的相关性，提高监控及评估制程的相关性，优化核签标准。

Description

一种芯片工艺角的确定方法及其确定装置、监控方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种芯片工艺角的确定方法及其确定装置、监控方法。
背景技术
芯片测试是芯片性能质量最终量产认证主要手段，理想情况下芯片测试与产品设计预期能够做到完全相关(Correlate)。但实际情况是，由于电路设计非常复杂，电路设计中使用不同了不同临界电压(Vt)的单元(cell)，不同的单元使用了不同的器件类型(Device type)，以及不同PVT(Process、Voltage、Temperature，中文翻译分别对应为制程、电压、温度)条件下，关键路径(Criteria path)可能变化，导致关键路径上的不同单元的占比也会变化。
Rosc(Ring Oscillator，环形振荡器)作为评估制程(Process)的主要手段之一，目前的主要方式是采用集成电路设计的核签(Signoff)测试过程中的仿真值，与实际制造的芯片的实际测试值(Silicon测试的测试值)之间的相关性(Correlation)来反映制程的变化。现有的主要方式是通过对比，找出相关性最好的环形振荡器作为参考环形振荡器(Reference Ring Oscillator，简称Ref Rosc)，采用该参考环形振荡器的仿真值作为求取工艺角(Process Corner)的依据。
但是，该确定工艺角的方式仅仅依据一条参考环形振荡器，该方式与集成电路在应用过程中实际关键路径由不同的器件类型以及不同临界电压的单元组合而成的方式存在差异。该差异导致集成设计在核签测试过程中的仿真结果，与Silicon测试之间出现Miscorreltion(错误相关)现象，导致监控及评估制程的相关性较差。
发明内容
本发明提供了一种芯片工艺角的确定方法及其确定装置、监控方法，用于提高所确定的工艺角的相关性，进而提高监控及评估制程的相关性，优化核签标准。
第一方面，本发明提供了一种芯片工艺角的确定方法，其中，该芯片中设计有多条环形振荡器，每条环形振荡器由同一临界电压且同一器件类型的多个单元组成，多条环形振荡器中包含有至少两种临界电压的单元、以及至少两种器件类型的单元。该确定方法包括：获取每条环形振荡器在不同PVT条件下的Rosc仿真值(一种时延，Delay，单位为：ns)；获取每条环形振荡器的Rosc实测值；根据Rosc实测值和Rosc仿真值，确定每种临界电压单元对应的参考环形振荡器，其中，在由相同种临界电压单元组成的环形振荡器中，参考环形振荡器的Rosc仿真值和Rosc实测值的相关性最好；获取不同PVT条件下的关键路径、以及每条关键路径中不同种临界电压单元的时延占比；根据时延占比和参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值；根据Rosc仿真参考值，确定每种PVT条件下芯片的工艺角。
在上述的方案中，通过比对Rosc实测值和Rosc仿真值，确定每种临界电压单元的参考环形振荡器，并获取不同PVT条件下的关键路径、以及关键路径中不同种临界电压单元的时延占比，之后根据时延占比和参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值，以提高所得到的Rosc仿真参考值的相关性，进而提高确定的每种PVT条件下芯片的工艺角的相关性，提高监控及评估制程的相关性，优化核签标准。
在一个具体的实施方式中，获取不同PVT条件下的关键路径、以及每条关键路径中不同临界电压值单元的时延占比包括：获取每种PVT条件下的设定条数的关键路径，其中，设定条数大于1；获取每条关键路径中不同临界电压单元的时延占比；计算每种PVT条件下的设定条数的关键路径中，每种临界电压单元的时延占比的均值。以考虑多条关键路径中不同临界电压单元的时延占比，从而提高最终所确定的Rosc仿真参考值的相关性。
在一个具体的实施方式中，获取每种PVT条件下的设定条数的关键路径具体为：从静态时序分析报告中，获取每种PVT条件下的设定条数的关键路径。获取每条关键路径中不同临界电压单元的时延占比具体为：从静态时序分析报告中，获取每条关键路径中不同临界电压单元的时延占比。便于获取关键路径及不同临界电压单元的时延占比。
在一个具体的实施方式中，根据时延占比和参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值包括：根据每种临界电压单元的时延占比的均值、以及每种临界电压单元对应的参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值。以提高最终所确定的Rosc仿真参考值的相关性。
在一个具体的实施方式中，根据每种临界电压单元的时延占比的均值、以及每种临界电压单元对应的参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值包括：将相同PVT条件下，不同种临界电压单元的时延占比的均值，和不同种临界电压单元对应的参考环形振荡器的Rosc仿真值分别对应相乘，获得不同种临界电压单元的相乘结果；将不同种临界电压单元的相乘结果分别求和，获得每PVT条件对应的Rosc仿真参考值。以简化计算，并提高所确定的Rosc仿真参考值的相关性。
在一个具体的实施方式中，根据所述Rosc仿真参考值，获确定每种PVT条件下芯片的工艺角包括：根据Rosc仿真参考值，获得每种PVT条件下所述芯片的SSG(Slow Global，全局慢速工艺角)、TT(Typical Global，全局典型工艺角)、FFG(Fast Global，全局快速工艺角)。以优化SSG、TT、FFG的准确数值。
在一个具体的实施方式中，获取每条环形振荡器在不同PVT条件下的Rosc仿真值具体为：通过SPICE仿真，获得每条环形振荡器在不同PVT条件下的Rosc仿真值。以便于获取Rosc仿真值。
在一个具体的实施方式中，至少两种临界电压的单元包括ULVT(Ultra LowVoltage Threshold，超低临界电压阈值)单元、LVT(Low Voltage Threshold，低临界电压阈值)单元和SVT(Standard Voltage Threshold，标准临界电压阈值)单元。以考虑ULVT单元、LVT单元和SVT单元在关键路径中的影响，使求得的工艺角相关性更强。
第二方面，本发明还提供了一种芯片工艺角的确定装置，该芯片中设计有多条环形振荡器，每条环形振荡器由同一临界电压且同一器件类型的多个单元组成，多条环形振荡器中包含有至少两种临界电压的单元、以及至少两种器件类型的单元。该确定装置包括仿真模块、实测模块、参考环形振荡器确定模块、关键路径及时延占比确定模块、Rosc仿真参考值确定模块、工艺角确定模块。其中，仿真模块用于获取每条环形振荡器在不同PVT条件下的Rosc仿真值。实测模块用于获取每条环形振荡器的Rosc实测值。参考环形振荡器确定模块用于根据Rosc实测值和Rosc仿真值，确定每种临界电压单元对应的参考环形振荡器。其中，在由相同种临界电压单元组成的环形振荡器中，参考环形振荡器的Rosc仿真值和Rosc实测值的相关性最好。关键路径及时延占比确定模块用于获取不同PVT条件下的关键路径、以及每条关键路径中不同种临界电压单元的时延占比。Rosc仿真参考值确定模块用于根据时延占比和参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值。工艺角确定模块用于根据Rosc仿真参考值，确定每种PVT条件下芯片的工艺角。
在上述的方案中，通过比对Rosc实测值和Rosc仿真值，确定每种临界电压单元的参考环形振荡器，并获取不同PVT条件下的关键路径、以及关键路径中不同种临界电压单元的时延占比，之后根据时延占比和参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值，以提高所得到的Rosc仿真参考值的相关性，进而提高确定的每种PVT条件下芯片的工艺角的相关性，提高监控及评估制程的相关性，优化核签标准。
第三方面，本发明还提供了一种芯片制程的监控方法，该监控方法包括：采用前述任意一种确定方法确定每种PVT条件下芯片的工艺角；根据每种PVT条件下芯片的工艺角，监控芯片的制程。以提高所得到的Rosc仿真参考值的相关性，进而提高确定的每种PVT条件下芯片的工艺角的相关性，提高监控及评估制程的相关性，优化核签标准。
附图说明
图1为本发明实施例提供的一种芯片工艺角的确定方法的流程图；
图2为本发明实施例提供的一种监控制程的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了方便理解本发明实施例提供的芯片工艺角的确定方法，下面首先说明一下本发明实施例提供的芯片工艺角的确定方法的应用场景，该芯片工艺角的确定方法应用于芯片的设计及测试过程中，其中，该芯片中设计有多条环形振荡器，每条环形振荡器由同一临界电压且同一器件类型的多个单元组成，多条环形振荡器中包含有至少两种临界电压的单元、以及至少两种器件类型的单元。下面结合附图对该芯片工艺角的确定方法进行详细的叙述。
参考图1，本发明实施例提供芯片工艺角的确定方法包括：
Step10：获取每条环形振荡器在不同PVT条件下的Rosc仿真值；
Step20：获取每条环形振荡器的Rosc实测值；
Step30：根据Rosc实测值和Rosc仿真值，确定每种临界电压单元对应的参考环形振荡器，其中，在由相同种临界电压单元组成的环形振荡器中，参考环形振荡器的Rosc仿真值和Rosc实测值的相关性最好；
Step40：获取不同PVT条件下的关键路径、以及每条关键路径中不同种临界电压单元的时延占比；
Step50：根据时延占比和参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值；
Step60：根据Rosc仿真参考值，确定每种PVT条件下芯片的工艺角。
在上述的方案中，通过比对Rosc实测值和Rosc仿真值，确定每种临界电压单元的参考环形振荡器，并获取不同PVT条件下的关键路径、以及关键路径中不同种临界电压单元的时延占比，之后根据时延占比和参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值，以提高所得到的Rosc仿真参考值的相关性，进而提高确定的每种PVT条件下芯片的工艺角的相关性，提高监控及评估制程的相关性，优化核签标准。下面结合附图对上述各个步骤进行详细的介绍。
首先，参考图1，获取每条环形振荡器在不同PVT条件下的Rosc仿真值。在获得每条环形振荡器在不同PVT条件下的Rosc仿真值时，可以通过SPICE仿真的方式，获得每条环形振荡器在不同PVT条件下的Rosc仿真值。以便于获取Rosc仿真值。在设置时，至少两种临界电压的单元可以包括ULVT单元、LVT单元和SVT单元。以考虑ULVT单元、LVT单元和SVT单元在关键路径中的影响，使求得的工艺角相关性更强。
如下表1所示出的多条环形振荡器的Rosc仿真值示例。Rosc ID代表不同环形振荡器的条数地址。可以看出，表1中示出了18条环形振荡器。其中的INVD1BWP6T24P96CPD、INVD1BWP6T24P96CPDLVT、INVD1BWP6T24P96CPDULVT、BUDDF1BWP6T24P96CPD、BUDDF1BWP6T24P96CPDLVT、BUDDF1BWP6T24P96CPDULVT分别代表不同器件类型、不同临界电压的单元。具体的，INVD1BWP6T24P96CPD和BUDDF1BWP6T24P96CPD分别代表临界电压均为SVT的不同器件类型的单元，INVD1BWP6T24P96CPDLVT和BUDDF1BWP6T24P96CPDLVT分别代表临界电压均为LVT的不同器件类型的单元，INVD1BWP6T24P96CPDULVT和BUDDF1BWP6T24P96CPDULVT分别代表临界电压均为ULVT的不同器件类型的单元。
表1-多条环形振荡器的Rosc仿真值
Figure BDA0003137069130000041
接下来，参考图1，获取每条环形振荡器的Rosc实测值。具体可以对制造出的芯片进行实测，以获得每条环形振荡器的Rosc实测值。
接下来，参考图1，根据Rosc实测值和Rosc仿真值，确定每种临界电压单元对应的参考环形振荡器。其中，在由相同种临界电压单元组成的环形振荡器中，参考环形振荡器的Rosc仿真值和Rosc实测值的相关性最好。具体的，可以通过Eng lot的Silicon Rosc的实际分布，与表1中的SPICE的仿真结果进行比较，从由相同种的临界电压单元组成的多条环形振荡器中选择出一条相关性最好的环形振荡器作为参考环形振荡器。以表1为例，需要从Rosc ID1、Rosc ID2、Rosc ID3、Rosc ID10、Rosc ID11、Rosc ID12的6条环形振荡器中，挑选出一条Rosc仿真值和Rosc实测值的相关性最好的环形振荡器，作为临界电压为SVT的参考环形振荡器。需要从Rosc ID4、Rosc ID5、Rosc ID6、Rosc ID13、Rosc ID14、Rosc ID15的6条环形振荡器中，挑选出一条Rosc仿真值和Rosc实测值的相关性最好的环形振荡器，作为临界电压为LVT的参考环形振荡器。需要从Rosc ID7、Rosc ID8、Rosc ID9、Rosc ID16、RoscID17、Rosc ID18的6条环形振荡器中，挑选出一条Rosc仿真值和Rosc实测值的相关性最好的环形振荡器，作为临界电压为ULVT的参考环形振荡器。
接下来，如图1所示，获取不同PVT条件下的关键路径、以及每条关键路径中不同种临界电压单元的时延占比。具体获取不同PVT条件下的关键路径、以及每条关键路径中不同临界电压值单元的时延占比时，可以先获取每种PVT条件下的设定条数的关键路径，其中，设定条数大于1，即获取每种PVT条件下的多条关键路径。接下来，获取每条关键路径中不同临界电压单元的时延占比。之后，计算每种PVT条件下的设定条数的关键路径中，每种临界电压单元的时延占比的均值。以考虑多条关键路径中不同临界电压单元的时延占比，从而提高最终所确定的Rosc仿真参考值的相关性。
在获取每种PVT条件下的设定条数的关键路径时，可以从静态时序分析报告中，获取每种PVT条件下的设定条数的关键路径。当然，此时，也可以从静态时序分析报告中，获取每条关键路径中不同临界电压单元的时延占比。便于获取关键路径及不同临界电压单元的时延占比。
如下为PVT1条件下所获取的100条关键路径，此时，设定个数等于100。同时还包括每条关键路径中的SVT单元、LVT单元及ULVT单元分别的时延占比。同样的，可以采用同样的方式，获取PVT2、PVT3、PVT4、PVT5、PVT6等不同PVT条件下每种临界电压单元的时延占比。其中的Criteria path1-100分别代表100条关键路径，ULVT1％、LVT1％、SVT1％分别代表Criteria path1中的ULVT单元、LVT单元、SVT单元的时延占比，依此类推其他关键路径中的含义。应当注意的是，设定个数并不限于上述示出的100个，除此之外，还可以为10、50、200、300等大于1的任意正整数。
PVT1条件下：
Figure BDA0003137069130000051
Figure BDA0003137069130000061
之后，计算每种PVT条件下的设定条数的关键路径中，每种临界电压单元的时延占比的均值，具体可以采用如下示出的计算PVT1条件下的每种临界电压单元的时延占比的均值。其中的ULVTavg％、LVTavg％、SVTavg％分别代表PVT1条件下的ULVT单元、LVT单元、S VT单元的时延占比的均值。
PVT1条件下：
ULVTavg％＝(ULVT1％+ULVT2％+ULVT3％+ULVT1％+……+ULVT100％)/100
LVTavg％＝(LVT1％+LVT2％+LVT3％+LVT1％+……+LVT100％)/100
SVTavg％＝(SVT1％+SVT2％+SVT3％+SVT1％+……+SVT100％)/100
接下来，根据时延占比和参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值。具体的，在前述获取每种PVT条件下的多条关键路径时，在根据时延占比和参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值时，具体为根据每种临界电压单元的时延占比的均值、以及每种临界电压单元对应的参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值。以提高最终所确定的Rosc仿真参考值的相关性。
具体的，在根据每种临界电压单元的时延占比的均值、以及每种临界电压单元对应的参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值时，先将相同PVT条件下，不同种临界电压单元的时延占比的均值，和不同种临界电压单元对应的参考环形振荡器的Rosc仿真值分别对应相乘，获得不同种临界电压单元的相乘结果。之后，将不同种临界电压单元的相乘结果分别求和，获得每PVT条件对应的Rosc仿真参考值。以简化计算，并提高所确定的Rosc仿真参考值的相关性。其具体公式如下示例：
PVT1：
Ref Rosc1＝ULVT Ref Rosc*ULVTavg％+LVT Ref Rosc*LVTavg％+SVT Ref Rosc*SVTavg％
PVT2：
Ref Rosc2＝ULVT Ref Ros*ULVTavg％+LVT Ref Rosc*LVTavg％+SVT Ref Rosc*SVTavg％
……
按照上述方式，依次获得每种PVT条件对应的Rosc仿真参考值。
接下来，继续参考图1，根据Rosc仿真参考值，确定每种PVT条件下芯片的工艺角。在具体根据所述Rosc仿真参考值，获确定每种PVT条件下芯片的工艺角时，根据Rosc仿真参考值，所获得的是每种PVT条件下芯片的SSG、TT、FFG。即可以采用SSG、TT、FFG作为监控每种PVT条件下芯片的监控参数，以优化SSG、TT、FFG的准确数值。如图2所示出的是采用本实施例的方式确定的SSG、TT、FFG。应当理解的是，工艺角并不限于前述示出的SSG、TT、FFG方式，还可以为SSG、TTG、FFG的组合方式，或者是SS、TT、FF等的组合方式。
通过比对Rosc实测值和Rosc仿真值，确定每种临界电压单元的参考环形振荡器，并获取不同PVT条件下的关键路径、以及关键路径中不同种临界电压单元的时延占比，之后根据时延占比和参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值，以提高所得到的Rosc仿真参考值的相关性，进而提高确定的每种PVT条件下芯片的工艺角的相关性，提高监控及评估制程的相关性，优化核签标准。
另外，本发明实施例还提供了一种芯片工艺角的确定装置，该芯片中设计有多条环形振荡器，每条环形振荡器由同一临界电压且同一器件类型的多个单元组成，多条环形振荡器中包含有至少两种临界电压的单元、以及至少两种器件类型的单元。该确定装置包括仿真模块、实测模块、参考环形振荡器确定模块、关键路径及时延占比确定模块、Rosc仿真参考值确定模块、工艺角确定模块。其中，仿真模块用于获取每条环形振荡器在不同PVT条件下的Rosc仿真值。实测模块用于获取每条环形振荡器的Rosc实测值。参考环形振荡器确定模块用于根据Rosc实测值和Rosc仿真值，确定每种临界电压单元对应的参考环形振荡器。其中，在由相同种临界电压单元组成的环形振荡器中，参考环形振荡器的Rosc仿真值和Rosc实测值的相关性最好。关键路径及时延占比确定模块用于获取不同PVT条件下的关键路径、以及每条关键路径中不同种临界电压单元的时延占比。Rosc仿真参考值确定模块用于根据时延占比和参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值。工艺角确定模块用于根据Rosc仿真参考值，确定每种PVT条件下芯片的工艺角。
在上述的方案中，通过比对Rosc实测值和Rosc仿真值，确定每种临界电压单元的参考环形振荡器，并获取不同PVT条件下的关键路径、以及关键路径中不同种临界电压单元的时延占比，之后根据时延占比和参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值，以提高所得到的Rosc仿真参考值的相关性，进而提高确定的每种PVT条件下芯片的工艺角的相关性，提高监控及评估制程的相关性，优化核签标准。
另外，本发明实施例还提供了一种芯片制程的监控方法，该监控方法包括：采用前述任意一种确定方法确定每种PVT条件下芯片的工艺角；根据每种PVT条件下芯片的工艺角，监控芯片的制程。以提高所得到的Rosc仿真参考值的相关性，进而提高确定的每种PVT条件下芯片的工艺角的相关性，提高监控及评估制程的相关性，优化核签标准。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种芯片工艺角的确定方法，其中，所述芯片中设计有多条环形振荡器，每条环形振荡器由同一临界电压且同一器件类型的多个单元组成，所述多条环形振荡器中包含有至少两种临界电压的单元、以及至少两种器件类型的单元；其特征在于，所述确定方法包括：
获取每条环形振荡器在不同PVT条件下的Rosc仿真值；
获取每条环形振荡器的Rosc实测值；
根据所述Rosc实测值和所述Rosc仿真值，确定每种临界电压单元对应的参考环形振荡器；其中，在由相同种临界电压单元组成的环形振荡器中，所述参考环形振荡器的Rosc仿真值和Rosc实测值的相关性最好；
获取不同PVT条件下的关键路径、以及每条关键路径中不同种临界电压单元的时延占比；
根据所述时延占比和所述参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值；
根据所述Rosc仿真参考值，确定每种PVT条件下所述芯片的工艺角。
2.如权利要求1所述的确定方法，其特征在于，所述获取不同PVT条件下的关键路径、以及每条关键路径中不同临界电压值单元的时延占比包括：
获取每种PVT条件下的设定条数的关键路径，其中，所述设定条数大于1；
获取每条关键路径中不同临界电压单元的时延占比；
计算每种PVT条件下的所述设定条数的关键路径中，每种临界电压单元的时延占比的均值。
3.如权利要求2所述的确定方法，其特征在于，所述获取每种PVT条件下的设定条数的关键路径具体为：从静态时序分析报告中，获取每种PVT条件下的设定条数的关键路径；
所述获取每条关键路径中不同临界电压单元的时延占比具体为：从静态时序分析报告中，获取每条关键路径中不同临界电压单元的时延占比。
4.如权利要求2所述的确定方法，其特征在于，所述根据所述时延占比和所述参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值包括：
根据所述每种临界电压单元的时延占比的均值、以及每种临界电压单元对应的所述参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值。
5.如权利要求4所述的确定方法，其特征在于，所述根据所述每种临界电压单元的时延占比的均值、以及每种临界电压单元对应的所述参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值包括：
将相同PVT条件下，不同种临界电压单元的时延占比的均值，和不同种临界电压单元对应的参考环形振荡器的Rosc仿真值分别对应相乘，获得不同种临界电压单元的相乘结果；
将所述不同种临界电压单元的相乘结果分别求和，获得每PVT条件对应的Rosc仿真参考值。
6.如权利要求1所述的确定方法，其特征在于，所述根据所述Rosc仿真参考值，获确定每种PVT条件下所述芯片的工艺角包括：
根据所述Rosc仿真参考值，获得每种PVT条件下所述芯片的SSG、TT、FFG。
7.如权利要求1所述的确定方法，其特征在于，所述获取每条环形振荡器在不同PVT条件下的Rosc仿真值具体为：
通过SPICE仿真，获得每条环形振荡器在不同PVT条件下的Rosc仿真值。
8.如权利要求1所述的确定方法，其特征在于，所述至少两种临界电压的单元包括ULVT单元、LVT单元和SVT单元。
9.一种芯片工艺角的确定装置，其中，所述芯片中设计有多条环形振荡器，每条环形振荡器由同一临界电压且同一器件类型的多个单元组成，所述多条环形振荡器中包含有至少两种临界电压的单元、以及至少两种器件类型的单元；所述确定装置包括：
仿真模块，用于获取每条环形振荡器在不同PVT条件下的Rosc仿真值；
实测模块，用于获取每条环形振荡器的Rosc实测值；
参考环形振荡器确定模块，用于根据所述Rosc实测值和所述Rosc仿真值，确定每种临界电压单元对应的参考环形振荡器；其中，在由相同种临界电压单元组成的环形振荡器中，所述参考环形振荡器的Rosc仿真值和Rosc实测值的相关性最好；
关键路径及时延占比确定模块，用于获取不同PVT条件下的关键路径、以及每条关键路径中不同种临界电压单元的时延占比；
Rosc仿真参考值确定模块，用于根据所述时延占比和所述参考环形振荡器，获得每种PVT条件对应的Rosc仿真参考值；
工艺角确定模块，用于根据所述Rosc仿真参考值，确定每种PVT条件下所述芯片的工艺角。
10.一种芯片制程的监控方法，其特征在于，包括：
采用如权利要求1～8任一项所述的确定方法确定每种PVT条件下所述芯片的工艺角；
根据所述每种PVT条件下所述芯片的工艺角，监控所述芯片的制程。
CN202110722825.4A 2021-06-28 2021-06-28 一种芯片工艺角的确定方法及其确定装置、监控方法 Active CN113378501B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110722825.4A CN113378501B (zh) 2021-06-28 2021-06-28 一种芯片工艺角的确定方法及其确定装置、监控方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110722825.4A CN113378501B (zh) 2021-06-28 2021-06-28 一种芯片工艺角的确定方法及其确定装置、监控方法

Publications (2)

Publication Number Publication Date
CN113378501A true CN113378501A (zh) 2021-09-10
CN113378501B CN113378501B (zh) 2022-07-29

Family

ID=77579724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110722825.4A Active CN113378501B (zh) 2021-06-28 2021-06-28 一种芯片工艺角的确定方法及其确定装置、监控方法

Country Status (1)

Country Link
CN (1) CN113378501B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10288496B1 (en) * 2016-08-15 2019-05-14 Xilinx, Inc. Ring oscillator for temperature or voltage sensing
CN110707014A (zh) * 2019-09-11 2020-01-17 芯创智（北京）微电子有限公司 一种测试芯片工艺角偏移的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10288496B1 (en) * 2016-08-15 2019-05-14 Xilinx, Inc. Ring oscillator for temperature or voltage sensing
CN110707014A (zh) * 2019-09-11 2020-01-17 芯创智（北京）微电子有限公司 一种测试芯片工艺角偏移的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
刘全旺等: "一种低功耗低温漂振荡器的设计", 《微电子学》 *
李景虎等: "一种工艺和温度自校正的环形振荡器", 《微电子学》 *

Also Published As

Publication number Publication date
CN113378501B (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
US11132485B2 (en) Efficient integrated circuit simulation and testing
US20050184720A1 (en) Circuitry and methodology to establish correlation between gate dielectric test site reliability and product gate reliability
US8266572B2 (en) Method for acquiring overshoot voltage and analyzing degradation of a gate insulation using the same
CN114127727A (zh) 通过测量和仿真来确定集成电路的未知偏差和器件参数
US20130030730A1 (en) Non-invasive leakage power device characterization of integrated circuits using device grouping and compressive sensing
US20050086038A1 (en) Method and system for determining transistor degradation mechanisms
CN114690015A (zh) Mos器件的测试方法、装置、系统、设备和存储介质
CN113378501B (zh) 一种芯片工艺角的确定方法及其确定装置、监控方法
JP2011113291A (ja) 半導体装置の動作シミュレーション方法、測定データ取得方法、及び回路設計方法
CN111458617B (zh) 半导体器件可靠性检测方法、装置、计算机设备及介质
US11555844B2 (en) High accurate contact resistance measurement method using one or more diodes
Kuo et al. Minimum operating voltage prediction in production test using accumulative learning
US10840157B2 (en) Methods for reducing chip testing time using trans-threshold correlations
US20180224498A1 (en) Method of testing semiconductor device and test system performing the method
Gomez et al. Pinhole latent defect modeling and simulation for defect-oriented analog/mixed-signal testing
WO2011086884A1 (ja) 半導体集積回路のテストパターン生成方法、プログラム、およびコンピュータ読み取り可能な記録媒体
CN115602238A (zh) 半导体器件的测试方法与半导体器件的测试装置
CN114295955A (zh) 芯片的筛片方法、装置及筛片设备
CN114676570A (zh) 一种仿真模型确定方法、芯片分类方法和相关设备
US7447610B2 (en) Method and system for reliability similarity of semiconductor devices
Tadeusiewicz et al. A fault verification method for testing of analogue electronic circuits
Efanov et al. Manufacturing Quality Control Systems of Power Semiconductor Devices and Informative Parameters of Their Reliability
JP4923329B2 (ja) 半導体シミュレーション方法および半導体シミュレーション装置
US20190065648A1 (en) Method for establishing aging model of device and analyzing aging state of device with aging model
CN114264948B (zh) 一种产品过负载特性分析方法、装置、电子设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant