CN113366872A - 利用并行级联卷积码的lpwan通信协议设计 - Google Patents

利用并行级联卷积码的lpwan通信协议设计 Download PDF

Info

Publication number
CN113366872A
CN113366872A CN201980070650.4A CN201980070650A CN113366872A CN 113366872 A CN113366872 A CN 113366872A CN 201980070650 A CN201980070650 A CN 201980070650A CN 113366872 A CN113366872 A CN 113366872A
Authority
CN
China
Prior art keywords
error detection
parallel concatenated
concatenated convolutional
decoder
convolutional code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980070650.4A
Other languages
English (en)
Inventor
W.涂
W.华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Star Alliance International Ltd
Original Assignee
Star Alliance International Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Star Alliance International Ltd filed Critical Star Alliance International Ltd
Publication of CN113366872A publication Critical patent/CN113366872A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/258—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with turbo codes, e.g. Turbo Trellis Coded Modulation [TTCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/098—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit using single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/296—Particular turbo code structure
    • H03M13/2963—Turbo-block codes, i.e. turbo codes based on block codes, e.g. turbo decoding of product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/617—Polynomial operations, e.g. operations related to generator polynomials or parity-check polynomials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

用于接收以并行级联卷积码编码并调制为模拟信号用于发送的消息的方法和解码器，包括：(a)对模拟信号进行解调以恢复并行级联卷积码；以及(b)使用迭代并行级联卷积码解码器对并行级联卷积码进行解码以恢复消息，其中解码包括在并行级联卷积码解码器的预定次数的迭代后执行错误检测，以确定在发送期间错误是否已经发生。迭代的预定次数例如可以是两次。取决于错误检测的结果，可以停止解码，可以传送用于消息的重传的请求，或者可以在并行级联卷积码解码器中实施解码的进一步迭代。

Description

利用并行级联卷积码的LPWAN通信协议设计
技术领域
本发明涉及通信协议。具体地，本发明涉及适用于无线通信应用(诸如低功率广域网(LPWAN))中使用的通信协议。
背景技术
图1示出了通信系统的模型100。如图1中示出的，二进制数据101在步骤102被编码成二进制码字序列。编码的示例包括错误检测码、错误纠正码和并行级联卷积码(Turbocode)。在下面的详细描述中，使用并行级联卷积码或几种选定类型的错误检测码中的任何一种的编码方案例示了本发明。二进制码字的编码序列在步骤103被调制到载波信号上，以便在步骤104的发送。调制方案的一个示例可以是码分多址(CDMA)，结合正交相移键控(QPSK)调制或二进制相移键控(BPSK)调制。调制后的信号可以在步骤106处通过有噪声的通信信道发送并在接收器处接收。
在步骤107，接收器对从通信信道接收到的信号进行解调，以恢复编码信号，然后在步骤108对该编码信号进行解码，以恢复二进制数据109。沿着由步骤102-107表示的信号路径发生的错误可以导致二进制数据109和二进制数据101不同。
在通信模型100中，步骤106的发送和步骤107的接收之间的通信信道中的噪声可以由高斯噪声模型(“高斯信道”)建模。在某些实例中，为了分析的目的，可以将调制步骤105和解调步骤107归集到通信信道(“二进制信道”)中。
在此详细描述中，使用CDMA调制方案来描述本发明的实施例，该方案可以由分配给信号源的载波频率f0和码中的码片(即，比特)数来表征。CDMA调制方案下的高斯信道中的噪声可以用信噪比(SNR)来表征，该SNR被定义为：
Figure BDA0003038214980000011
其中φ表示以dB Hz测量表示的与调制方案无关的噪声。高斯信道具有信道容量Cg，其被定义为：
Figure BDA0003038214980000021
其中Cs(N，φ)被定义为：
Figure BDA0003038214980000022
对于充分小的
Figure BDA0003038214980000023
Figure BDA0003038214980000024
类似地，二进制信道具有容量CB，其被定义为：
Figure BDA0003038214980000025
其中Cb(N，φ)是最优编码方案中实现的最大编码率，其被定义为：
Cb＝1+plog p+(1-p)log(1-p)，
其中，p是发送的码字中比特被翻转的概率，由下列公式给出：
Figure BDA0003038214980000026
具有
Figure BDA0003038214980000027
Figure BDA0003038214980000028
信息发送速率和解码能量是通信信道的分析中经常使用的两个优质因数。期望的是在保持低解码能量的同时，具有高信息发送速率。
假设提供从编码rK比特信息(r为“信息率”，典型地小于1.0)导致的长度为K的编码信息帧，用于发送。该编码方案下的额外比特使能错误检测、错误纠正，或者两者。进一步假设使用具有信道编码率η(即，K比特消息帧被编码为K/η比特的块用于发送)的CDMA调制方案发送消息帧)，并且通信信道每块具有错误率Per，则有效信息率R由以下公式给出：
Figure BDA0003038214980000029
每信息比特的解码能量由以下公式给出：
Figure BDA0003038214980000031
对于小的Per，其中E0(η)是每输入比特的计算能量。
图2a的并行级联卷积码编码器200示出了“并行级联卷积码”编码方案。如图2a中所示出，并行级联卷积码编码器200接收输入序列{dk}以提供输出序列{Xk，Yk}，其中Xk重现序列{dk}，并且Yk是两个子序列Y1k和Y2k的连接。然后，输出序列被发送。在图2a中，子序列Y1k和Y2k是递归系统卷积(RSC)码。在图2a的示例中，RSC编码器201a和201b各自包括4单位的延迟移位寄存器，并且两者实施了有限状态机：
Figure BDA0003038214980000032
延迟线202将序列{dk}延迟5比特，以使得RSC编码器201a和201b都对同一输入比特的集合操作。交织器203在编码前在RSC编码器201b处对延迟序列置换。在通信信道中存在突发噪声的情况下，对输入序列置换提供更高的性能。在此示例中，因为标称编码率是
Figure BDA0003038214980000033
所以编码率标称地是1/3，其中n是RSC码的数量。在某些实施例中，可以从子序列Y1k和Y2k中移除(“打孔”)预定数量比特，以便获得更高的编码率。在某些实施例中，可以提供额外的RSC编码器以用于更大的噪声免疫力。并行级联卷积码已经被示出实现最接近理论香农极限的信道容量。
图2b示意性地示出了用于解码从并行级联卷积码编码器200生成的并行级联卷积码的示意性并行级联卷积码解码器250。如图2b中所示出，并行级联卷积码解码器250包括两个解码器251a和251b，这些解码器中的每一个可以是如本领域普通技术人员所知的BCJR解码器。每个解码器提供基于输入比特xk、yk和Λ(d′k)计算的输出值Λ(dk)，其中xk和yk是来自发送序列{Xk，Yk}的对应接收比特，以及Λ(d′k)是来自解码相同xk和yk的先前计算的输出值。在图2b中，解码器251a对xk和y1k以及来自先前迭代的解码器251b的前一个输出值进行操作，并且解码器251b对xk和y1k以及在当前迭代中解码器251a的输出值进行操作。在图2b的例子中，Λ(dk)可以是对数似然比：
Figure BDA0003038214980000034
使用本领域普通技术人员已知的BJCR算法，随着迭代次数，概率p(dk＝1)和p(dk＝0)中的一个增加，而另一个减少。对于通信信道，可以经验地确定实现给定的错误比特率所必需的迭代次数。在必要的迭代次数后，Λ(dk)的符号可以用于确定解码的比特是“1”(正的Λ(dk))还是“0”(负的Λ(dk))。
虽然并行级联卷积码编码的复杂度随编码率和RSC码编码器中单位延迟元素的数量线性增长，但并行级联卷积码解码的复杂度却随RSC码编码器中单位延迟元素的数量以指数增长。因此，在实际应用中，RSC码编码器中的单位延迟元素的数量很少超过4个。此外，对于许多应用来说，为了实现可接受的比特错误率，发现所需的解码迭代次数超过10次并非不常见，导致了长解码时延。因此，长期期望的是提供在具有较短的解码时延的同时实现并行级联卷积码的近香农容量的编码和解码方案。
发明内容
根据本发明的一个实施例，提供了用于接收以并行级联卷积码编码并调制为模拟信号用于发送的消息的解码器和方法。该方法包括：(a)对模拟信号进行解调以恢复并行级联卷积码；以及(b)使用迭代并行级联卷积码解码器对并行级联卷积码进行解码以恢复消息，其中解码包括在并行级联卷积码解码器的预定次数的迭代后执行错误检测，以确定在发送期间错误是否已经发生。迭代的预定次数例如可以是两次。当错误检测确定在发送期间可能没有错误已经发生时，解码可以停止。这样的错误检测可以包括，例如，(i)计算来自并行级联卷积码的解码消息部分的RSC码，以及(ii)针对解码的RSC码部分评估计算的RSC码。当错误检测确定在发送期间已经发生了错误时，可以传送用于消息的重传的请求，或者可替代地，可以在并行级联卷积码解码器中实施解码的一个或多个进一步迭代。
根据本发明的一个实施例，错误检测步骤可以包括评估指示符，该指示符提供了在发送期间错误已经发生的概率。模拟信号可以以多个模拟值(例如，1.0和-1.0)之一进行发送。错误检测可以涉及评估概率P(Yi-Xi|Xi)，该概率是对于并行级联卷积码块的第i比特，给定发送的模拟信号Xi，接收模拟值Yi的概率。在使用二进制调制方案的一个实施方式中，其中值Xi和
Figure BDA0003038214980000041
是互补二进制值“1”和“0”的模拟表示，可以使用下述表达式计算在发送期间错误发生的指示符：
Figure BDA0003038214980000051
其中，L是并行级联卷积码块的比特数的长度。
可替代地，或者除了评估指示符之外，并行级联卷积码块还编码错误检测码字(例如，循环冗余校验(CRC)码字)，其由并行级联卷积码解码器恢复。在预定的迭代次数之后，由适当的错误检测码解码器(例如，CRC解码器)对已解码的并行级联卷积码的数据部分进行解码。通过错误检测码解码器成功解码提供了错误检测。
联合附图对下面的详细描述的考虑后，可以更好地理解本发明。
附图说明
图1示出了通信系统的模型100。
图2a示意性地示出示例性并行级联卷积码编码器200。
图2b示意性地示出示例性并行级联卷积码编码器250。
图3示出了在编码速率为1/3和信噪比为30dB Hz，每个块具有110比特的消息帧(即，不包括RSC码)的情况下，在使用2×107个并行级联卷积码块的高斯信道的仿真结果中，在并行级联卷积码解码的一次迭代后，针对错误块的每个块的比特错误的概率密度。
图4示出了基于图3的仿真获得的没有翻转比特的解码块中和发现有一个或多个比特翻转的块中的指示符值的分布。
图5示出了超过指示符阈值范围的假负确定(标记501)和假正确定(标记为502)的概率密度函数。
图6示出了根据本发明的一个实施例的在使用近香农容量的并行级联卷积码编码方案的同时在发送的消息中嵌入错误检测能力的通信协议。
图7以表格的形式示出了在高斯信道上使用具有包括了通过CRC的错误检测的并行级联卷积码编码方案的通信的仿真结果。
具体实施方式
某些编码方案，诸如并行级联卷积码，不具有错误检测能力。本发明向基于并行级联卷积码的通信方案提供了错误检测能力。
根据本发明的一个实施例，可以设计指示符，当从接收到的调制信号进行评估时，该指示符可以被用来确定发送信号被正确接收的某一等级的置信度。例如，对于发送消息块的第i比特，假设模拟值Yi是从调制的模拟值Xi(其可以是-1.0或+1.0，包括在内)接收的。该调制可以是，例如，联合相移键控调制方案的CDMA。对于高斯信道，接收到的信号Yi偏离发送值Xi的平均值的概率，P(Yi-Xi|Xi)具有高斯分布，它可以经验地获得。此外，对于通过高斯信道发送的二进制值，作为被发送为Xi的值的结果，长度L的消息块的第i比特具有接收到的值Yi的概率被给出为：
Figure BDA0003038214980000061
i＝1，2，…，L。针对每个比特的该概率独立于针对消息块中其他比特中的任何一个的相同概率，尽管它们具有相同的概率分布。这个概率可以解释为表示消息块中具有值Xi的第i个比特被正确接收的概率。因为它们的独立性，所以消息块的全部比特被正确接收的对数概率与下式有关：
Figure BDA0003038214980000062
对于充分长的消息块(例如，L≥40)，这个对数概率可以由具有高斯分布的变量S来估计：
Figure BDA0003038214980000063
对于给定的消息块，变量S的值相对于其平均值的量指示一个或多个比特被错误接收的概率。因此，变量S可以用作可充当错误检测的指示符。
在本发明的一个实施例中，其中使用了图2a的并行级联卷积码编码方案，接收到的模拟值序列{Yi}，i＝1，2，…，L，被数字化为二进制值序列
Figure BDA0003038214980000064
然后将序列
Figure BDA0003038214980000065
提供给并行级联卷积码解码器，以通过预定次数(例如，1)的迭代进行解码，以获得解码后的二进制序列
Figure BDA0003038214980000066
其中
Figure BDA0003038214980000067
是并行级联卷积码的数据部分，并且
Figure BDA0003038214980000068
是RSC码。然后将二进制数据序列
Figure BDA0003038214980000069
提供给并行级联卷积码编码器，以复制在发送前在发送器侧发生的Turbo编码。并行级联卷积码编码器提供序列
Figure BDA00030382149800000610
该序列为
Figure BDA00030382149800000611
其中
Figure BDA00030382149800000612
是计算出的RSC码。然后，
Figure BDA00030382149800000613
被用于计算变量S，并且其与平均值
Figure BDA00030382149800000614
的偏差提供了序列
Figure BDA00030382149800000615
是正确接收的消息块的指示。
图3示出了在编码速率为1/3和信噪比为30dB Hz，每个块具有110比特的消息帧(即，不包括RSC码)的情况下，在使用2×107个并行级联卷积码块的高斯信道的仿真结果中，具有在并行级联卷积码解码的一次迭代后发现的一个或多个错误的块中的每个块的比特错误的概率密度。仿真假设采用888码片的CDMA码，并且载波频率为108。图4示出了基于图3的仿真获得的没有翻转比特的解码块中和发现有一个或多个比特翻转的块中的指示符值的分布。在图4中，没有翻转比特的块中的指示符值的分布被标记为401，而具有一个或多个翻转比特的块中的指示符值的分布被标记为402。根据本发明的一个实施例，可以选择指示符的阈值来决定在预定次数的解码迭代(例如，一次迭代)之后，并行级联卷积码解码值是否应该被接受为正确(“正”)或不正确(“负”)。例如，基于图5，可以选择在0.5和1.0之间的值，高于这个值并行级联卷积码解码被接受为不正确，并且低于这个值并行级联卷积码解码被接受为正确。
因此，指示符阈值的应被选择为同时包含假正(即，把不正确的值接受为正确)或假负(即，把正确的值拒绝为不正确)。图5示出了超过指示符阈值范围的假负确定(标记501)和假正确定(标记为502)的概率密度函数。使用图6中的数据作为示例，如果选择指示符阈值为0.533，则针对给定块的假负确定的概率小于1％，而假正确定的概率为1.637％。
当基于指示符将块拒绝为错误地接收时，解码器可以传送重新传送请求。可替代地，如果通信协议为已接受的数据块传送确认，则在已经经过预定的时间段后自动重新传送未确认的块。
根据本发明的一个实施例以及如图6中所示出，在数据块被编码成并行级联卷积码之前，可以首先使用循环冗余校验(CRC)编码方案对数据进行编码(步骤601)。然后，将CRC编码的数据额外地编码成并行级联卷积码(步骤602)。然后，并行级联卷积码被调制并通过通信信道发送(步骤603)。接收到的信号首先被解调(步骤604)并在并行级联卷积码解码器中解码(步骤605)。并行级联卷积码解码器的每一次迭代都会产生CRC编码的数据部分和RSC码。然后，CRC编码的数据部分可以提供给CRC解码器以恢复原始数据块(步骤606)。如果CRC编码的数据部分被成功解码，则可以断定，不需要进一步的并行级联卷积码解码迭代。然而，如果CRC解码不成功，则可以断定在发送期间错误可能已经发生，或者可能需要的并行级联卷积码解码的进一步迭代。在那时，一个选项可以是请求来自发送侧重新发送，或者实行并行级联卷积码解码的一次或多次迭代，以看到所产生的CRC编码的数据部分可以被成功地进行CRC解码。
图7以表格的形式示出了在高斯信道上使用具有包括了通过CRC的错误检测的并行级联卷积码编码方案的通信的仿真结果。如在图3的仿真中，图7中的仿真使用了2×107个并行级联卷积码的块，其中每个块具有由100比特的消息帧和CRC奇偶校验比特组成的110比特，以1/3的编码率和30dB Hz的信噪比编码。在此实例中，CRC编码具有生成多项式，给出为：
g(x)＝x10+x9+x5+x4+x+1
图7按行列出了在并行级联卷积码解码迭代1-18的每次迭代后的(i)2×107个并行级联卷积码的块中的错误数，(ii)对应的比特错误率，(iii)由CRC解码检测到的错误数，以及(iv)通过接受成功的CRC-解码所实现的错误率。如图7中所示出，在并行级联卷积码解码的一次迭代后，34035个块被示出以包含错误比特，从而实现比特错误率为1.70175×10-3比特错误率。然而，这些错误中的34024个在并行级联卷积码解码的一次迭代后，被CRC解码所揭露。因此，图7中的仿真示出，在并行级联卷积码中嵌入CRC的错误检测能力，在本示例中仅在并行级联卷积码解码的一次迭代后就实现了5.5×10-7的比特错误率。图7示出，如果不使用通过CRC的错误检测，则直到在并行级联卷积码解码的10次迭代后才能实现等效的错误率。因此，在本实例中，在并行级联卷积码中嵌入CRC错误检测，至少节省了并行级联卷积码解码的9次迭代。
事实上，通过将使用指示符的错误检测与使用CRC码的错误检测组合，如上文教导的，在一次并行级联卷积码解码迭代后，实现9.0035×10-9的比特错误率。
由上可知，通过利用错误检测能力增强并行级联卷积码，可以显著地减少解码并行级联卷积码所必需的迭代次数，从而在许多实际应用中缩短6倍或更多的解码时延。
上文的详细描述被提供以说明本发明的具体实施例，而并非意图限制。在本发明的范围内，本发明的众多的修改和变型是可能的。本发明阐述在所附权利要求中。

Claims (30)

1.一种用于接收以并行级联卷积码编码并调制为模拟信号用于发送的消息的方法，包括：
对所述模拟信号进行解调以恢复并行级联卷积码；以及
使用迭代并行级联卷积码解码器对并行级联卷积码进行解码以恢复消息，其中，所述解码在并行级联卷积码解码器的预定次数的迭代后执行错误检测，以确定在发送期间错误是否已经发生。
2.如权利要求1所述的方法，其中，所述预定次数的迭代为一次迭代。
3.如权利要求1所述的方法，其中，当所述错误检测确定在发送期间错误还没有发生时，解码停止。
4.如权利要求1所述的方法，其中，当所述错误检测确定在发送期间错误已经发生时，用于消息的重传的请求被传送。
5.如权利要求4所述的方法，其中，当所述错误检测确定在发送期间错误已经发生时，在并行级联卷积码解码器中实施解码的进一步迭代。
6.如权利要求1所述的方法，其中，所述错误检测步骤包括评估指示符，所述指示符具有与在发送期间错误已经发生的概率有关的值。
7.如权利要求6所述的方法，其中，所述模拟信号以多个模拟值之一被发送，并且其中，所述概率基于接收的模拟信号与发送的模拟信号的偏差。
8.如权利要求7所述的方法，其中，所述概率与P(Yi-Xi|Xi)有关，其中Xi和Yi分别表示发送的模拟信号的模拟值和接收的模拟值的值。
9.如权利要求8所述的方法，其中，评估所述指示符包括计算：
Figure FDA0003038214970000011
其中，L是并行级联卷积码的比特数的长度，并且
Figure FDA0003038214970000012
是表示Xi的互补的模拟值。
10.如权利要求8所述的方法，其中，所恢复的消息被用在并行级联卷积码编码器中以重新生成一重新生成的并行级联卷积码字，并且其中，基于所述重新生成的并行级联卷积码计算所述概率。
11.如权利要求6所述的方法，其中，所述消息包括错误检测码，并且其中，所述错误检测包括恢复所述错误检测码。
12.如权利要求1所述的方法，其中，所述消息包括错误检测码，并且其中，所述错误检测包括解码所述错误检测码。
13.如权利要求12所述的方法，其中，所述错误检测包括确定所述错误检测码的解码是成功的。
14.如权利要求12所述的方法，其中，所述错误检测码基于循环冗余校验。
15.如权利要求14所述的方法，其中，所述循环冗余校验基于生成多项式，所述生成多项式给出为：
g(x)＝x10+x9+x5+x4+x+1。
16.一种用于接收以并行级联卷积码编码并调制为模拟信号用于发送的消息的解码器，包括：
解调器，对所述模拟信号进行解调以恢复并行级联卷积码；以及
迭代的并行级联卷积码解码器，对并行级联卷积码进行解码以恢复消息，其中，所述解码包括在并行级联卷积码解码器的预定次数的迭代后执行错误检测，以确定在发送期间错误是否已经发生。
17.如权利要求16所述的解码器，其中，所述预定次数的迭代为一次迭代。
18.如权利要求16所述的解码器，其中，当所述错误检测确定在发送期间错误还没有发生时，解码停止。
19.如权利要求16所述的解码器，其中，当所述错误检测确定在发送期间错误已经发生时，用于消息的重传的请求被传送。
20.如权利要求19所述的解码器，其中，当所述错误检测确定在发送期间错误已经发生时，在并行级联卷积码解码器中实施解码的进一步迭代。
21.如权利要求16所述的解码器，其中，所述错误检测包括评估指示符，所述指示符具有与在发送期间错误已经发生的概率有关的值。
22.如权利要求21所述的解码器，其中，所述模拟信号以多个模拟值之一被发送，并且其中，所述概率基于接收的模拟信号与发送的模拟信号的偏差。
23.如权利要求22所述的解码器，其中，所述概率与P(Yi-Xi|Xi)有关，其中Xi和Yi分别表示发送的模拟信号的模拟值和接收的模拟值的值。
24.如权利要求23所述的解码器，其中，评估所述指示符包括计算：
Figure FDA0003038214970000031
其中，L是并行级联卷积码的比特数的长度，并且
Figure FDA0003038214970000032
是表示Xi的互补的模拟值。
25.如权利要求23所述的解码器，其中，所恢复的消息被用于并行级联卷积码编码器中以重新生成一重新生成的并行级联卷积码字，并且其中，基于所述重新生成的并行级联卷积码计算所述概率。
26.如权利要求21所述的解码器，其中，所述消息包括错误检测码，并且其中，所述错误检测包括恢复所述错误检测码。
27.如权利要求16所述的解码器，其中，所述消息包括错误检测码，并且其中，所述错误检测包括解码所述错误检测码。
28.如权利要求27所述的解码器，其中，所述错误检测包括确定所述错误检测码的解码是成功的。
29.如权利要求27所述的解码器，其中，所述错误检测码基于循环冗余校验。
30.如权利要求29所述的解码器，其中，所述循环冗余校验基于生成多项式，所述生成多项式给出为：
g(x)＝x10+x9+x5+x4+x+1。
CN201980070650.4A 2018-10-24 2019-10-23 利用并行级联卷积码的lpwan通信协议设计 Pending CN113366872A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862749793P 2018-10-24 2018-10-24
US62/749,793 2018-10-24
PCT/US2019/057621 WO2020086696A1 (en) 2018-10-24 2019-10-23 Lpwan communication protocol design with turbo codes

Publications (1)

Publication Number Publication Date
CN113366872A true CN113366872A (zh) 2021-09-07

Family

ID=70328831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980070650.4A Pending CN113366872A (zh) 2018-10-24 2019-10-23 利用并行级联卷积码的lpwan通信协议设计

Country Status (3)

Country Link
US (2) US11695431B2 (zh)
CN (1) CN113366872A (zh)
WO (1) WO2020086696A1 (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1361596A (zh) * 2000-12-29 2002-07-31 深圳市中兴通讯股份有限公司 一种并行级联卷积码交织和解交织的实现方法和装置
CN1378345A (zh) * 2002-01-30 2002-11-06 信息产业部电信传输研究所 一种并行级连卷积码硬件解码装置的实现方法
CN1482803A (zh) * 2003-08-01 2004-03-17 清华大学 一种多码率纠错编码方法
CN101083513A (zh) * 2006-11-14 2007-12-05 开曼群岛威睿电通股份有限公司 通信信号解码
US20080301523A1 (en) * 2005-09-09 2008-12-04 Thales Method of Improving the Interative Decoding of Codes
US20090154941A1 (en) * 2007-12-12 2009-06-18 Mateosky John P Systems and methods for communication system control utilizing corrected forward error correction error location identifiers
US20140126507A1 (en) * 2011-06-15 2014-05-08 Sharp Kabushiki Kaisha Receiving apparatus, frequency assignment method, control program, and integrated circuit
US20160036468A1 (en) * 2014-08-01 2016-02-04 Intel IP Corporation Method and device for iterative decoding a data transfer structure
US20160126979A1 (en) * 2011-01-21 2016-05-05 Panasonic Intellectual Property Corporation Of America Encoding method, and decoding method
CN107404321A (zh) * 2016-05-02 2017-11-28 南布列塔尼大学 用于纠错码解码的方法和设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6848069B1 (en) * 1999-08-10 2005-01-25 Intel Corporation Iterative decoding process
KR100708475B1 (ko) * 2001-01-08 2007-04-18 삼성전자주식회사 펑쳐링된 패리티심벌을 복원하는 터보디코더용 프리디코더 및 터보코드의 복원방법
EP1384338B1 (en) * 2001-04-04 2010-12-15 Quellan, Inc. Method and system for decoding multilevel signals
US6950975B2 (en) 2001-08-03 2005-09-27 Combasis Technology, Inc. Acceleration of convergence rate with verified bits in turbo decoding
KR100584170B1 (ko) * 2002-07-11 2006-06-02 재단법인서울대학교산학협력재단 터보 부호화된 복합 재전송 방식 시스템 및 오류 검출 방법
US7251770B2 (en) * 2004-06-28 2007-07-31 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for decoding of turbo encoded data in a communication system
US7395492B2 (en) * 2004-09-13 2008-07-01 Lucent Technologies Inc. Method and apparatus for detecting a packet error in a wireless communications system with minimum overhead using tail bits in turbo code
US9252813B2 (en) * 2009-05-27 2016-02-02 Novelsat Ltd. Iterative decoding of LDPC codes with iteration scheduling
CN102792597A (zh) * 2010-03-08 2012-11-21 日本电气株式会社 纠错码解码装置、纠错码解码方法以及纠错码解码程序
JP2013021544A (ja) * 2011-07-12 2013-01-31 Fujitsu Ltd 無線通信システム、無線通信装置及び無線通信方法
US9191256B2 (en) 2012-12-03 2015-11-17 Digital PowerRadio, LLC Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems
US10033578B2 (en) 2014-10-27 2018-07-24 Qualcomm Incorporated Leveraging synchronization coordination of a mesh network for low-power devices
US9893800B2 (en) * 2015-03-20 2018-02-13 Qualcomm Incorporated Method and apparatus for spectral efficient data transmission in satellite systems

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1361596A (zh) * 2000-12-29 2002-07-31 深圳市中兴通讯股份有限公司 一种并行级联卷积码交织和解交织的实现方法和装置
CN1378345A (zh) * 2002-01-30 2002-11-06 信息产业部电信传输研究所 一种并行级连卷积码硬件解码装置的实现方法
CN1482803A (zh) * 2003-08-01 2004-03-17 清华大学 一种多码率纠错编码方法
US20080301523A1 (en) * 2005-09-09 2008-12-04 Thales Method of Improving the Interative Decoding of Codes
CN101083513A (zh) * 2006-11-14 2007-12-05 开曼群岛威睿电通股份有限公司 通信信号解码
US20090154941A1 (en) * 2007-12-12 2009-06-18 Mateosky John P Systems and methods for communication system control utilizing corrected forward error correction error location identifiers
US20160126979A1 (en) * 2011-01-21 2016-05-05 Panasonic Intellectual Property Corporation Of America Encoding method, and decoding method
US20140126507A1 (en) * 2011-06-15 2014-05-08 Sharp Kabushiki Kaisha Receiving apparatus, frequency assignment method, control program, and integrated circuit
US20160036468A1 (en) * 2014-08-01 2016-02-04 Intel IP Corporation Method and device for iterative decoding a data transfer structure
CN107404321A (zh) * 2016-05-02 2017-11-28 南布列塔尼大学 用于纠错码解码的方法和设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
. STEFANOV; A.A. ALRUSTAMANI; B.R. VOJCIC: "Turbo-greedy coding for high data rate wireless communications: principles and robustness", 《IEEE VTS 53RD VEHICULAR TECHNOLOGY CONFERENCE, SPRING 2001. PROCEEDINGS (CAT. NO.01CH37202)》 *
管武;等: "面向无线通信的多模式信道纠错码译码", 《微电子学与计算机》 *

Also Published As

Publication number Publication date
US11870574B1 (en) 2024-01-09
US11695431B2 (en) 2023-07-04
US20200136654A1 (en) 2020-04-30
WO2020086696A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
US7975189B2 (en) Error rate estimation/application to code-rate adaption
CN1886926B (zh) 用于计算接收信号误码率的方法和设备
CN1215671C (zh) 为空中文件转发提供差错保护的方法和装置
US8522121B2 (en) Low complexity error correction using cyclic redundancy check (CRC)
EP1994669B1 (en) Method and apparatus for transmitting and receiving a data block in a wireless communication system
CN109964426B (zh) 用于解析接收信号的信号接收器和方法、通信系统
JP5349314B2 (ja) デコーダ生成の信号メトリックを使用する不連続送信（ｄｔｘ）検出
US20070016838A1 (en) Adaptive hybrid ARQ systems with BCJR decoding
US11088780B2 (en) Low complexity blind detection of code rate
JP3440092B1 (ja) 誤り訂正復号装置および誤り訂正復号方法
WO2002005434A2 (en) Decoding of a punctured coded signal using estimates of punctured bits
CN101523734A (zh) 用于turbo编码的方法和装置
Pai et al. New HARQ scheme based on decoding of tail-biting convolutional codes in IEEE 802.16 e
JP4138723B2 (ja) 復号処理方法および通信装置
EP1656759B1 (en) Data compression with incremental redundancy
US6192500B1 (en) Method and apparatus for enhanced performance in a system employing convolutional decoding
Dammer et al. A data puncturing IR-scheme for type-II hybrid ARQ protocols using LDPC codes
CN113366872A (zh) 利用并行级联卷积码的lpwan通信协议设计
WO2008045587A2 (en) System for identifying localized burst errors
WO2018077406A1 (en) Data encoding and decoding
CN112165336A (zh) 一种具有重新同步机制的滑窗译码方法和系统
Mukhtar et al. Hybrid ARQ with partial retransmission using turbo product codes
KR101531184B1 (ko) 상하위 계층 간의 연동을 이용한 복호화 방법 및 장치와 그를 이용하여 데이터 송수신 시스템
CN112152642A (zh) 一种具有重传机制的滑窗译码方法和系统
KR20240028887A (ko) 무선 통신 시스템에서 블라인드 검출을 수행하는 수신기 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination