CN113359014A - 芯片测试防呆方法及系统 - Google Patents
芯片测试防呆方法及系统 Download PDFInfo
- Publication number
- CN113359014A CN113359014A CN202110918095.5A CN202110918095A CN113359014A CN 113359014 A CN113359014 A CN 113359014A CN 202110918095 A CN202110918095 A CN 202110918095A CN 113359014 A CN113359014 A CN 113359014A
- Authority
- CN
- China
- Prior art keywords
- handshake
- controller
- ate
- board
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请实施例公开了一种芯片测试防呆方法及系统,应用于芯片测试系统,芯片测试系统包括测试机、控制器和分类机,测试机包括多个单板自动化测试设备ATE;该方法包括:控制器分别接收来自多个单板ATE的握手信号,得到多个握手信号,每个握手信号包括第一握手ID;控制器根据第一握手ID判断多个单板ATE是否与控制器握手成功;若多个单板ATE与控制器均握手成功,控制器进行芯片测试。本申请通过在单板ATE与控制器之间增加握手识别,当多个单板ATE与控制器均握手成功时,控制器才作为信号流通桥中转单板ATE和分类机发送的信号,从而实现对芯片测试过程中多接口的接线方式进行防呆,避免因接线错误造成的损失。
Description
技术领域
本申请涉及芯片测试技术领域,尤其涉及一种芯片测试防呆方法及系统。
背景技术
芯片,又称微电路(microcircuit)、微芯片(microchip)、集成电路(integratedcircuit),是指内含集成电路的硅片,体积很小,是计算机等电子设备的重要组成部分。由于芯片结构精细、制造工艺复杂、流程繁琐,不可避免地会在生产过程中留下潜在的缺陷,使制造完成的芯片不能达到标准要求,随时可能因为各种原因而出现故障。因此,为了确保芯片质量,通常会对芯片进行测试(包括电学参数测量和功能测试等多个测试项目),以便将良品和不良品分开。
目前一般是采用相关的自动测试设备(Automatic Test Equipment,ATE)设备,开发相对应的测试程序进行测试。其中一个单板ATE有多个BIN信号接口,每个接口常见的接线方式包括 SOT,EOT,BIN1,BIN2,POWER,GND等。但是当前接线无论是在软件方面还是硬件方面均难以对多BIN信号接口的接线方式进行防呆处理,因此当操作人员在接线过程中存在接线错误时,会给生产造成重大损失。
发明内容
本申请实施例提供了一种芯片测试防呆方法及系统,通过在单板ATE与控制器之间增加握手识别,能够实现对芯片测试过程中多接口的接线方式进行防呆。
第一方面,本申请实施例提供一种芯片测试防呆方法,应用于芯片测试系统,所述芯片测试系统包括测试机、控制器和分类机,所述测试机包括多个单板自动化测试设备ATE,所述方法包括:
所述控制器分别接收来自所述多个单板ATE的握手信号,得到多个握手信号,每个握手信号包括第一握手ID,所述第一握手ID用于标识所述单板ATE;
所述控制器根据所述第一握手ID判断所述多个单板ATE是否与所述控制器握手成功;
若所述多个单板ATE与所述控制器均握手成功,所述控制器进行芯片测试。
第二方面,本申请实施例提供的一种芯片测试防呆方法,应用于芯片测试系统,所述芯片测试系统包括测试机、控制器和分类机,所述测试机包括多个单板自动化测试设备ATE,所述方法包括:
所述多个单板ATE中每个单板ATE通过第一BIN信号接口向所述控制器发送握手信号,所述握手信号包括握手ID,所述握手ID用于标识所述单板ATE。
第三方面,本申请实施例提供的一种芯片测试防呆系统,所述芯片测试系统包括测试机、控制器和分类机,所述测试机包括多个单板自动化测试设备ATE,所述控制器用于执行第一方面所述的方法的步骤,所述多个单板ATE于执行上述第二方面所述的方法的步骤。
第四方面,本申请实施例提供一种电子设备,所述电子设备包括处理器、存储器和通信接口,所述存储器存储有一个或多个程序,并且所述一个或多个程序由所述处理器执行,所述一个或多个程序包括用于执行上述第一方面或第二方面所述的方法中的步骤的指令。
第五方面,本申请实施例提供一种计算机可读存储介质,所述计算机可读存储介质存储用于电子数据交换的计算机程序,其中,所述计算机程序使得计算机执行上述第一方面或第二方面所述的方法中所描述的部分或全部步骤。
第六方面,本申请实施例提供了一种包含指令的计算机程序产品,当所述计算机程序产品在电子设备上运行时,使得所述电子设备执行上述第一方面或第二方面所述的方法。
本申请提供的技术方案,应用于芯片测试系统,芯片测试系统包括测试机、控制器和分类机,测试机包括多个单板自动化测试设备ATE;控制器分别接收来自多个单板ATE的握手信号,得到多个握手信号,每个握手信号包括第一握手ID,第一握手ID用于标识单板ATE;控制器根据第一握手ID判断多个单板ATE是否与控制器握手成功;若多个单板ATE与控制器均握手成功,控制器进行芯片测试。本申请通过在单板ATE与控制器之间增加握手识别,当多个单板ATE与控制器均握手成功时,控制器才作为信号流通桥中转单板ATE和分类机发送的信号,从而实现对芯片测试过程中多接口的接线方式进行防呆,避免因接线错误造成的损失。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是现有技术中芯片自动化测试的流程示意图;
图2是本申请实施例提供的一种芯片测试防呆系统的结构示意图;
图3是本申请实施例提供的一种芯片测试防呆方法的流程示意图;
图4是本申请实施例提供的另一种芯片测试防呆方法的流程示意图;
图5是本申请实施例提供的另一种芯片测试防呆方法的流程示意图;
图6是本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如,包含了一系列步骤或单元的过程、方法、软件、产品或设备没有限定于已列出的步骤或单元,而是还包括没有列出的步骤或单元,或还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
在对本申请实施例的技术方案进行描述之前,下面先对本申请可能涉及的相关概念进行介绍。
分类机(Handler):分类机承载待测芯片产品进行测试的自动化机械结构,其内有机械机构将待测芯片产品一一从标准容器内自动的送到测试机台的多个单板自动化测试设备(Automatic Test Equipment,ATE)上接受测试,测试的结果会从测试机台内传到分类机内,分类机会依其每个待测品的电性测试结果来做分类(此即产品分BIN)的过程。
自动化测试设备(ATE):ATE是一种通过计算机控制进行器件、电路板和子系统等测试的设备。ATE是检测芯片功能和性能的专用设备,测试机对芯片施加输入信号,采集被检测芯片的输出信号与预期值进行比较,判断芯片在不同工作条件下功能和性能的有效性。其中测试机与分类机之间的接口包括TTL电平接口、GPIB接口和RS232接口,一般情况下,测试机与分类机之间的接口采用TTL电平方式,即用0V代表低电平。+5V代表高电平,是一种适合与单测试站工作的速度较快的接口。本申请也是采用TTL电平接口。
其中,TTL电平接口内包括SOT信号线和EOT信号线、BIN信号线三种,其中SOT 是指分类机向测试机发送的测试开始信号,EOT 是指测试机测试完成后向分类机发送的测试结束信号,BIN是指测试机向分类机反馈的测试分类信号。示例的,TTL电平接口还包括用于多个单板ATE进行时钟同步的时钟(CLK)信号线。
目前,芯片自动化测试的流程如图1所示,在多个单板ATE与分类机连接后,分类机分别向多个单板ATE发送SOT信号以启动测试。每个单板ATE测试完成后,分别通过BIN信号接口1或BIN信号接口2将测试得到的BIN信号发送给分类机以进行芯片质量的分类。最后每个单板ATE向分类机发送EOT信号以结束此次测试。但是,一个单板ATE有多个BIN信号接口,且当前接线无论是在软件方面还是硬件方面均难以对多BIN信号接口的接线方式进行防呆处理,因此当操作人员在接线过程中存在接线错误时,会给生产造成重大损失。
为了解决上述问题,本申请提出了一种芯片测试防呆方法,通过在单板ATE与控制器之间增加握手识别,当多个单板ATE与控制器均握手成功时,控制器才作为信号流通桥中转单板ATE和分类机发送的信号,从而实现对芯片测试过程中多接口的接线方式进行防呆,避免因接线错误造成的损失。
为了本技术领域人员更好理解本申请的技术方案,下面结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请的部分实施例,而并非全部的实施例。基于本申请实施例的描述,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请所保护的范围。
请参阅图2,图2是本申请实施例提供的一种芯片测试系统的结构示意图。如图2所示,所述系统包括测试机、控制器和分类机,所述测试机包括多个单板ATE。
其中,多个单板ATE分别通过BIN信号线连接控制器,控制器连接分类机,控制器作为信号流通桥中转单板ATE和分类机发送的信号。每块ATE单板在下载程序后,分别载入不同的握手ID,并将BIN接口复用为信号传输线将握手ID发送给控制器。控制器在硬件连接之后,进入握手识别模式,检测每个单板的握手ID。在每个单板ATE与控制器均握手成功之后才将每个单板发送的BIN信号转发给分类机,否则分类机无法开启。
结合上述描述,下面从方法示例的角度描述本申请。
请参阅图3,图3为本申请实施例提供的一种芯片测试防呆方法流程示意图,应用于如图2所示的系统。如图3所示,该方法包括如下步骤。
S310、多个单板ATE中每个单板ATE通过第一BIN信号接口向所述控制器发送握手信号,所述握手信号包括握手ID,所述握手ID用于标识所述单板ATE。
具体地,每个单板ATE包括多个BIN信号线,即每个单板ATE包括多个BIN信号接口,不同的BIN信号接口用于发送不同的信号。为了进行防呆处理,在测试开始之前,每个单板ATE获取各自的第一握手ID,该第一握手ID可以是上位机配置给单板ATE的握手ID,也可以是每个单板ATE闪存(flash)中存储的握手ID,在此不做限制。每块单板ATE在下载程序后,分别载入各自的第一握手ID,该第一握手ID可以是8bit、16bit、24bit等。当单板ATE在硬件上与控制器完成连接时,每个单板ATE通过第一BIN信号接口向控制器发送握手信号,即每个单板ATE将第一BIN信号线复用为信号传输线来发送握手信号以完成一次握手通信。
其中,上述第一BIN信号接口可以是多个BIN信号接口中的任一BIN信号接口。
S320、所述控制器分别接收来自所述多个单板ATE的握手信号,并根据每个所述握手信号中的第一握手ID判断所述多个单板ATE是否与所述控制器握手成功。
本申请实施例中,控制器接收到每个单板ATE发送的握手信号后,对每个握手信号进行握手检测,以检测每个单板ATE的接线方式是否正确。
可选的,所述控制器根据所述第一握手ID判断所述多个单板ATE是否与所述控制器握手成功,包括:所述控制器将多个所述第一握手ID分别与多个第二握手ID进行比较,每个第二握手ID为所述控制器存储的标识所述单板ATE的握手ID;若目标第一握手ID与目标第二握手ID相同,则确定目标单板ATE与所述控制器握手成功,否则确定所述目标单板ATE与所述控制器握手失败,所述多个第一握手ID包括所述目标第一握手ID,所述多个第二握手ID包括所述目标第二握手ID,目标单板ATE为所述目标第一握手ID和所述目标第二握手ID标识的单板ATE。
其中,所述第二握手ID可以是上位机给每个控制器中的接口配置的握手ID,也可以是控制器的flash中预先存储的每个控制器中的接口的握手ID,在此不做限制。
具体地,控制器接收到每个单板ATE发送的握手信号后,提取每个握手信号中的第一握手ID。然后将每一接口接收到的第一握手ID与该接口对应的第二握手ID进行比较,若第一握手ID与该接口对应的第二握手ID相同,则表示该接口连接了正确的单板ATE、该单板ATE与控制器握手成功。当握手通过时,控制器可作为信号流通桥中转单板ATE和分类机发送的信号。若第一握手ID与该接口对应的第二握手ID不相同,则表示该单板ATE的接线错误、该单板ATE与控制器握手失败。当握手失败时,控制器屏蔽信号中转,并强制停止测试,防止继续测试引起更大损失。
S330、若所述多个单板ATE与所述控制器均握手成功,所述控制器进行芯片测试。
在本申请中,当控制器识别到每个单板ATE发送的握手信号均正确,即每个单板ATE与控制器均握手成功后,控制器可作为信号流通桥中转单板ATE和分类机发送的信号,在接下来的测试过程中对SOT信号、BIN信号和EOT信号放行,以进行芯片测试。
可选的,所述方法还包括:所述多个单板ATE中每个单板ATE通过所述第一BIN信号接口或第二BIN信号接口向所述控制器发送BIN信号。
其中,当多个单板ATE与控制器均握手成功后,控制器可将分类机发送的SOT信号发送给每个单板ATE。每个单板ATE接收到SOT信号后启动测试,测试完成后可分别通过各自的第一BIN信号接口或第二BIN信号接口将测试得到的BIN信号发送给控制器,以进行芯片质量的分类。
可选的,所述方法还包括:所述多个单板ATE中每个单板ATE通过所述第二BIN信号接口向所述控制器发送时钟同步信号。
在本申请实施例中,每个单板ATE与控制器均握手成功后,每个单板ATE可以复用第一BIN信号接口来发送握手信号来进行握手识别,复用第二BIN信号接口发送时钟信号来实现多个单板ATE之间的时钟同步。
可选的,所述若所述多个单板ATE与所述控制器均握手成功,所述控制器进行芯片测试,包括:若所述多个单板ATE与所述控制器均握手成功,所述控制器将接收来自所述多个单板ATE的多个BIN信号向所述分类机发送。
具体地,若多个单板ATE与控制器均握手成功,控制器将接收来自分类机的SOT信号转发给每个单板ATE,启动此次测试。在ATE测试完成后,将接收来自每个ATE的BIN信号和EOT信号转发给分类机,结束此次测试。
可选的,所述方法还包括:若所述多个单板ATE中的任一单板ATE与所述控制器握手失败,所述控制器将接收来自所述多个单板ATE的多个BIN信号均设置为高电平。
其中,如多个单板ATE中的任一单板ATE与控制器握手失败,则表示操作人员在接线过程中出现接线错误,此时控制器强制拉高所有的BIN信号,即将每个单板ATE的多个BIN信号均设置为高电平。分类机在发出SOT信号后的预定时间内没有收到EOT信号和BIN信号返回时,可以停止自动化测试并进行报警,从而可以有效地避免因接线错误而造成的损失。
示例的,若存在单板ATE与所述控制器握手失败,则控制器将接收来自该单板ATE的BIN信号均设置为高电平。然后控制器将所有BIN信号转发给分类机,若分类机发现接收到BIN信号中存在无效的BIN信号,则停止自动化测试并进行报警。进一步地,操作人员可根据无效的BIN信号可确定出现接线错误的单板ATE。
需要说明的是,TTL电平接口的极性分为正极性(正逻辑)与负极性(负逻辑),正极性表示信号线上出现的电平为高电平时为有效信号,反之,负极性表示信号线上出现的电平为低电平时为有效信号,本申请中的TTL电平接口的极性为负极性。
示例的,当TTL电平接口的极性为正极性时,若单板ATE与控制器握手失败,则控制器强制拉低BIN信号,即将BIN信号设置为低电平。
可以看出,本申请提出了一种芯片测试防呆方法,每个单板ATE通过复用第一BIN信号接口来发送控制信号来进行握手识别,当多个单板ATE与控制器均握手成功时,控制器才作为信号流通桥中转单板ATE和分类机发送的信号,从而实现对芯片测试过程中多接口的接线方式进行防呆,避免因接线错误造成的损失。
请参阅图4,图4本申请实施例提供的另一种芯片测试防呆方法的流程示意图,应用于如图2所示的测试机。如图4所示,该方法包括如下步骤。
S410、多个单板ATE中每个单板ATE通过第一BIN信号接口向所述控制器发送握手信号,所述握手信号包括握手ID,所述握手ID用于标识所述单板ATE。
具体地,每个单板ATE包括多个BIN信号线,即每个单板ATE包括多个BIN信号接口,不同的BIN信号接口用于发送不同的信号。为了进行防呆处理,在测试开始之前,每个单板ATE获取各自的第一握手ID,该第一握手ID可以是上位机配置给单板ATE的握手ID,也可以是每个单板ATE闪存中存储的握手ID,在此不做限制。
具体地,每块单板ATE在下载程序后,同时分别载入不同的第一握手ID,该第一握手ID可以是8bit、16bit、24bit等。当单板ATE在硬件上与控制器完成连接时,每个单板ATE分别通过各自的第一BIN信号接口向控制器发送握手信号,以完成握手识别。
其中,上述第一BIN信号接口可以是多个BIN信号接口中的任一BIN信号接口。
可选的,所述方法还包括:所述多个单板ATE中每个单板ATE通过所述第一BIN信号接口或第二BIN信号接口向所述控制器发送BIN信号。
其中,当多个单板ATE与控制器均握手成功后,控制器可将分类机发送的SOT信号发送给每个单板ATE。每个单板ATE接收到SOT信号后启动测试,测试完成后可分别通过各自的第一BIN信号接口或第二BIN信号接口将测试得到的BIN信号发送给控制器,以进行芯片质量的分类。所述多个BIN信号接口包括所述第二BIN信号接口。
可选的,所述方法还包括:所述多个单板ATE中每个单板ATE通过所述第二BIN信号接口向所述控制器发送时钟同步信号。
在本申请实施例中,每个单板ATE与控制器均握手成功后,每个单板ATE可以复用第一BIN信号接口来发送握手信号来进行握手识别,复用第二BIN信号接口发送时钟信号来实现多个单板ATE之间的时钟同步。
可以看出,本申请实施例提出的芯片测试防呆方法,每个单板ATE通过复用第一BIN信号接口来发送控制信号以进行握手识别,使得每个单板ATE测试得到的BIN信号在多个单板ATE与控制器均握手成功时才能被发送到分类机,从而实现对芯片测试过程中多接口的接线方式进行防呆,避免因接线错误造成的损失。
请参阅图5,图5示本申请实施例提供的另一种芯片测试防呆方法的流程示意图,应用于如图2所示的控制器。如图5所示,该方法包括如下步骤。
S510、所述控制器分别接收来自所述多个单板ATE的握手信号,得到多个握手信号,每个所述握手信号包括第一握手ID,所述第一握手ID用于标识所述单板ATE。
本申请实施例中,控制器接收到每个单板ATE发送的握手信号后,对每个握手信号进行握手检测,以检测每个单板ATE的接线方式是否正确。
S520、所述控制器根据所述第一握手ID判断所述多个单板ATE是否与所述控制器握手成功。
可选的,所述控制器根据所述第一握手ID判断所述多个单板ATE是否与所述控制器握手成功,包括:所述控制器将多个所述第一握手ID分别与多个第二握手ID进行比较,每个第二握手ID为所述控制器存储的标识所述单板ATE的握手ID;若目标第一握手ID与目标第二握手ID相同,则确定目标单板ATE与所述控制器握手成功,否则确定所述目标单板ATE与所述控制器握手失败,所述多个第一握手ID包括所述目标第一握手ID,所述多个第二握手ID包括所述目标第二握手ID,目标单板ATE为所述目标第一握手ID和所述目标第二握手ID标识的单板ATE。
其中,所述第二握手ID可以是上位机给每个控制器中的接口配置的握手ID,也可以是控制器的flash中预先存储的每个控制器中的接口的握手ID,在此不做限制。
具体地,控制器接收到每个单板ATE发送的握手信号后,提取每个握手信号中的第一握手ID。然后将每一接口接收到的第一握手ID与该接口对应的第二握手ID进行比较,若第一握手ID与该接口对应的第二握手ID相同,则表示该接口连接了正确的单板ATE、该单板ATE与控制器握手成功,当握手通过时,控制器可作为信号流通桥中转单板ATE和分类机发送的信号。若第一握手ID与该接口对应的第二握手ID不相同,则表示该单板ATE的接线错误、该单板ATE与控制器握手失败,当握手失败时,控制器屏蔽信号中转,聪儿强制停止测试,防止继续测试引起更大损失。
S530、若所述多个单板ATE与所述控制器均握手成功,所述控制器进行芯片测试。
在本申请中,当控制器识别到每个单板ATE发送的握手信号均正确,即每个单板ATE与控制器均握手成功后,控制器可作为信号流通桥中转单板ATE和分类机发送的信号,在接下来的测试过程中对SOT信号、BIN信号和EOT信号放行,以进行芯片测试。
可选的,所述若所述多个单板ATE与所述控制器均握手成功,所述控制器进行芯片测试,包括:若所述多个单板ATE与所述控制器均握手成功,所述控制器将接收来自所述多个单板ATE的多个BIN信号向所述分类机发送。
具体地,若多个单板ATE与控制器均握手成功,控制器将接收来自分类机的SOT信号转发给每个单板ATE,启动此次测试。在ATE测试完成后,将接收来自每个ATE的BIN信号和EOT信号转发给分类机,结束此次测试。
可选的,所述方法还包括:若所述多个单板ATE中的任一单板ATE与所述控制器握手失败,所述控制器将接收来自所述多个单板ATE的多个BIN信号均设置为高电平。
其中,如多个单板ATE中的任一单板ATE与控制器握手失败,则表示操作人员在接线过程中出现接线错误,此时控制器强制拉高所有的BIN信号,即将每个单板ATE的多个BIN信号均设置为高电平。分类机在发出SOT信号后的预定时间内没有收到EOT信号和BIN信号返回时,可以停止自动化测试并进行报警,从而可以有效地避免因接线错误而造成的损失。
示例的,若存在单板ATE与所述控制器握手失败,则控制器将接收来自该单板ATE的BIN信号均设置为高电平。然后控制器将所有BIN信号转发给分类机,若分类机发现接收到BIN信号中存在无效的BIN信号,则停止自动化测试并进行报警。进一步地,操作人员可根据无效的BIN信号可确定出现接线错误的单板ATE。
需要说明的是,TTL电平接口的极性分为正极性(正逻辑)与负极性(负逻辑),正极性表示信号线上出现的电平为高电平时为有效信号,反之,负极性表示信号线上出现的电平为低电平时为有效信号,本申请中的TTL电平接口的极性为负极性。
示例的,当TTL电平接口的极性为正极性时,若单板ATE与控制器握手失败,则控制器强制拉低BIN信号,即将BIN信号设置为低电平。
可以看出,本申请实施例提供的芯片测试防呆方法,控制器分别接收来自多个单板ATE的握手信号,得到多个握手信号,每个握手信号包括第一握手ID,根据第一握手ID判断多个单板ATE是否与控制器握手成功;若多个单板ATE与控制器均握手成功,控制器进行芯片测试,通过在单板ATE与控制器之间增加握手识别,当多个单板ATE与控制器均握手成功时,控制器才作为信号流通桥中转单板ATE和分类机发送的信号,从而实现对芯片测试过程中多接口的接线方式进行防呆,避免因接线错误造成的损失。
上述主要从方法侧执行过程的角度对本申请实施例的方案进行了介绍。可以理解的是,网络设备为了实现上述功能,其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到,结合本文中所提供的实施例描述的各示例的单元及算法步骤,本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
请参阅图6,图6是本申请实施例提供的一种电子设备的结构示意图,该电子设备包括:一个或多个处理器、一个或多个存储器、一个或多个通信接口,以及一个或多个程序;所述一个或多个程序被存储在所述存储器中,并且被配置由所述一个或多个处理器执行。
在一种可能的实现方式中,该电子设备为控制器,上述程序包括用于执行以下步骤的指令:
分别接收来自所述多个单板ATE的握手信号,得到多个握手信号,每个握手信号包括第一握手ID,所述第一握手ID用于标识所述单板ATE;
根据所述第一握手ID判断所述多个单板ATE是否与所述控制器握手成功;
若所述多个单板ATE与所述控制器均握手成功,进行芯片测试。
在另一种可能的实现方式中,该电子设备为单板ATE,上述程序包括用于执行以下步骤的指令:
通过第一BIN信号接口向所述控制器发送握手信号,所述握手信号包括握手ID,所述握手ID用于标识所述单板ATE。
其中,上述方法实施例涉及的各场景的所有相关内容均可以援引到对应功能模块的功能描述,在此不再赘述。
应理解,上述存储器可以包括只读存储器和随机存取存储器,并向处理器提供指令和数据。存储器的一部分还可以包括非易失性随机存取存储器。例如,存储器还可以存储设备类型的信息。
在本申请实施例中,上述装置的处理器可以是中央处理单元(CentralProcessing Unit,CPU),该处理器还可以是其他通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
应理解,本申请实施例中涉及的“至少一个”是指一个或者多个,“多个”是指两个或两个以上。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B的情况,其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达,是指的这些项中的任意组合,包括单项(个)或复数项(个)的任意组合。例如,a,b,或c中的至少一项(个),可以表示:a,b,c,a-b,a-c,b-c,或a-b-c,其中a,b,c可以是单个,也可以是多个。
以及,除非有相反的说明,本申请实施例提及“第一”、“第二”等序数词是用于对多个对象进行区分,不用于限定多个对象的顺序、时序、优先级或者重要程度。例如,第一信息和第二信息,只是为了区分不同的信息,而并不是表示这两种信息的内容、优先级、发送顺序或者重要程度等的不同。
在实现过程中,上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成,或者用处理器中的硬件及软件单元组合执行完成。软件单元可以位于随机存储器,闪存、只读存储器,可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器,处理器执行存储器中的指令,结合其硬件完成上述方法的步骤。为避免重复,这里不再详细描述。
本申请实施例还提供一种计算机存储介质,其中,该计算机存储介质存储用于电子数据交换的计算机程序,该计算机程序使得计算机执行如上述方法实施例中记载的任一方法的部分或全部步骤。
本申请实施例还提供一种包含指令的计算机程序产品,当所述计算机程序产品在电子设备上运行时,使得所述电子设备执行如上述方法实施例中记载的任一方法的部分或全部步骤。
需要说明的是,对于前述的各方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本申请并不受所描述的动作顺序的限制,因为依据本申请,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定是本申请所必须的。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储器中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储器中,包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者TRP等)执行本申请各个实施例方法的全部或部分步骤。而前述的存储器包括:U盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,RandomAccess Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,该程序可以存储于一计算机可读存储器中,存储器可以包括:闪存盘、ROM、RAM、磁盘或光盘等。
以上对本申请实施例进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的一般技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种芯片测试防呆方法,其特征在于,应用于芯片测试系统,所述芯片测试系统包括测试机、控制器和分类机,所述测试机包括多个单板自动化测试设备ATE,所述方法包括:
所述控制器分别接收来自多个单板ATE的握手信号,得到多个握手信号,每个握手信号包括第一握手ID,所述第一握手ID用于标识所述单板ATE;
所述控制器根据所述第一握手ID判断所述多个单板ATE是否与所述控制器握手成功;
若所述多个单板ATE与所述控制器均握手成功,所述控制器进行芯片测试。
2.根据权利要求1所述的方法,其特征在于,所述控制器根据所述第一握手ID判断所述多个单板ATE是否与所述控制器握手成功,包括:
所述控制器将多个所述第一握手ID分别与多个第二握手ID进行比较,每个第二握手ID为所述控制器存储的标识所述单板ATE的握手ID;
若目标第一握手ID与目标第二握手ID相同,则确定目标单板ATE与所述控制器握手成功,否则确定所述目标单板ATE与所述控制器握手失败,所述多个第一握手ID包括所述目标第一握手ID,所述多个第二握手ID包括所述目标第二握手ID,所述目标单板ATE为所述目标第一握手ID和所述目标第二握手ID标识的单板ATE。
3.根据权利要求1或2所述的方法,其特征在于,所述若所述多个单板ATE与所述控制器均握手成功,所述控制器进行芯片测试,包括:
若所述多个单板ATE与所述控制器均握手成功,所述控制器将接收来自所述多个单板ATE的多个BIN信号向所述分类机发送。
4.根据权利要求1或2所述的方法,其特征在于,所述方法还包括:
若所述多个单板ATE中的任一单板ATE与所述控制器握手失败,所述控制器将接收来自所述多个单板ATE的多个BIN信号均设置为高电平。
5.一种芯片测试防呆方法,其特征在于,应用于芯片测试系统,所述芯片测试系统包括测试机、控制器和分类机,所述测试机包括多个单板自动化测试设备ATE,所述方法包括:
所述多个单板ATE中每个单板ATE通过第一BIN信号接口向所述控制器发送握手信号,所述握手信号包括握手ID,所述握手ID用于标识所述单板ATE。
6.根据权利要求5所述的方法,其特征在于,所述方法还包括:
所述多个单板ATE中每个单板ATE通过所述第一BIN信号接口或第二BIN信号接口向所述控制器发送BIN信号。
7.根据权利要求6所述的方法,其特征在于,所述方法还包括:
所述多个单板ATE中每个单板ATE通过所述第二BIN信号接口向所述控制器发送时钟同步信号。
8.一种芯片测试系统,其特征在于,所述芯片测试系统包括测试机、控制器和分类机,所述测试机包括多个单板自动化测试设备ATE,所述控制器用于执行如权利要求1-4任一项所述的方法的步骤,所述多个单板ATE用于执行如权利要求5-7任一项所述的方法的步骤。
9.一种电子设备,其特征在于,所述电子设备包括处理器、存储器和通信接口,所述存储器存储有一个或多个程序,并且所述一个或多个程序由所述处理器执行,所述一个或多个程序包括用于执行如权利要求1-4或如权利要求5-7任一项所述的方法中的步骤的指令。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储用于电子数据交换的计算机程序,其中,所述计算机程序使得计算机执行如权利要求1-4或如权利要求5-7任一项所述的方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110918095.5A CN113359014A (zh) | 2021-08-11 | 2021-08-11 | 芯片测试防呆方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110918095.5A CN113359014A (zh) | 2021-08-11 | 2021-08-11 | 芯片测试防呆方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113359014A true CN113359014A (zh) | 2021-09-07 |
Family
ID=77522983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110918095.5A Pending CN113359014A (zh) | 2021-08-11 | 2021-08-11 | 芯片测试防呆方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113359014A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114070765A (zh) * | 2021-11-02 | 2022-02-18 | 广东利扬芯片测试股份有限公司 | 通信接口测试电路及方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101453235A (zh) * | 2007-12-03 | 2009-06-10 | 中兴通讯股份有限公司 | 一种集成于手机的防儿童走失系统及实现方法 |
CN102967815A (zh) * | 2012-11-07 | 2013-03-13 | 北京华大信安科技有限公司 | 芯片测试方法、自动化测试机和系统 |
CN104316825A (zh) * | 2014-11-19 | 2015-01-28 | 国家电网公司 | 低压用户电能表接线稽核方法及系统 |
CN104901858A (zh) * | 2015-05-21 | 2015-09-09 | 艾德克斯电子(南京)有限公司 | 一种基于can总线的系统通信方法 |
CN106453383A (zh) * | 2016-11-07 | 2017-02-22 | 深圳拓邦股份有限公司 | 一种基于uart的主从多机通讯系统及方法 |
CN106506713A (zh) * | 2016-10-09 | 2017-03-15 | 三明学院 | 混合异构串行通信系统及动态分配设备地址方法 |
CN108169591A (zh) * | 2017-12-13 | 2018-06-15 | 深圳市英威腾电气股份有限公司 | 变频器键盘、变频器及变频器识别方法 |
CN109143038A (zh) * | 2018-09-25 | 2019-01-04 | 珠海欧比特宇航科技股份有限公司 | 一种s698-t芯片的ate测试方法及装置 |
CN110083497A (zh) * | 2019-04-23 | 2019-08-02 | 上海华岭集成电路技术股份有限公司 | 集成电路测试设备机时管理系统 |
CN111983422A (zh) * | 2020-07-14 | 2020-11-24 | 芜湖天航装备技术有限公司 | 一种ate自动测试系统用的自动识别适配器及其识别方法 |
CN112114248A (zh) * | 2020-10-14 | 2020-12-22 | 深圳安捷丽新技术有限公司 | 一种防差分时间攻击的芯片安全仿真分析方法和装置 |
-
2021
- 2021-08-11 CN CN202110918095.5A patent/CN113359014A/zh active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101453235A (zh) * | 2007-12-03 | 2009-06-10 | 中兴通讯股份有限公司 | 一种集成于手机的防儿童走失系统及实现方法 |
CN102967815A (zh) * | 2012-11-07 | 2013-03-13 | 北京华大信安科技有限公司 | 芯片测试方法、自动化测试机和系统 |
CN104316825A (zh) * | 2014-11-19 | 2015-01-28 | 国家电网公司 | 低压用户电能表接线稽核方法及系统 |
CN104901858A (zh) * | 2015-05-21 | 2015-09-09 | 艾德克斯电子(南京)有限公司 | 一种基于can总线的系统通信方法 |
CN106506713A (zh) * | 2016-10-09 | 2017-03-15 | 三明学院 | 混合异构串行通信系统及动态分配设备地址方法 |
CN106453383A (zh) * | 2016-11-07 | 2017-02-22 | 深圳拓邦股份有限公司 | 一种基于uart的主从多机通讯系统及方法 |
CN108169591A (zh) * | 2017-12-13 | 2018-06-15 | 深圳市英威腾电气股份有限公司 | 变频器键盘、变频器及变频器识别方法 |
CN109143038A (zh) * | 2018-09-25 | 2019-01-04 | 珠海欧比特宇航科技股份有限公司 | 一种s698-t芯片的ate测试方法及装置 |
CN110083497A (zh) * | 2019-04-23 | 2019-08-02 | 上海华岭集成电路技术股份有限公司 | 集成电路测试设备机时管理系统 |
CN111983422A (zh) * | 2020-07-14 | 2020-11-24 | 芜湖天航装备技术有限公司 | 一种ate自动测试系统用的自动识别适配器及其识别方法 |
CN112114248A (zh) * | 2020-10-14 | 2020-12-22 | 深圳安捷丽新技术有限公司 | 一种防差分时间攻击的芯片安全仿真分析方法和装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114070765A (zh) * | 2021-11-02 | 2022-02-18 | 广东利扬芯片测试股份有限公司 | 通信接口测试电路及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1266236B1 (en) | System and method for testing signal interconnections using built-in self test | |
TWI266196B (en) | Apparatus and method for testing motherboard having PCI express devices | |
KR100699866B1 (ko) | 로트 및 트레이 확인을 통한 반도체 소자의 연속검사 방법 | |
KR101933723B1 (ko) | 프로그램가능 프로토콜 발생기 | |
WO2018201763A1 (zh) | 连接器的测试方法、装置及存储介质 | |
CN113359014A (zh) | 芯片测试防呆方法及系统 | |
CN112444730A (zh) | 一种多Site模式测试装置防呆方法和测试机防呆方法 | |
US20150066414A1 (en) | Automatic retest method for system-level ic test equipment and ic test equipment using same | |
US7930532B2 (en) | Systems and methods for basic input output system (BIOS) management | |
EP0729101A1 (en) | Synchronization error detection of lock step operated circuits | |
CN113255271B (zh) | 一种芯片io引脚自动验证系统及方法 | |
JP4953005B2 (ja) | 半導体試験装置 | |
US20140055160A1 (en) | Apparatus and method for inspection of marking | |
MX2007005251A (es) | Programacion en paralelo de memoria flash durante prueba en-circuito. | |
US20080068036A1 (en) | Semiconductor test system capable of virtual test and semiconductor test method thereof | |
US11953550B2 (en) | Server JTAG component adaptive interconnection system and method | |
US7395454B1 (en) | Integrated circuit with integrated debugging mechanism for standard interface | |
CN115086214B (zh) | 一种套片检测系统、方法、电子设备及存储介质 | |
CN108241117B (zh) | 用于测试半导体组件之系统及方法 | |
CN112782551A (zh) | 一种芯片及芯片的测试系统 | |
US20050086561A1 (en) | Testing device | |
JPH09178807A (ja) | Ic検査用オートハンドラ | |
CN110314864A (zh) | 基于机械手的芯片测试方法和装置 | |
CN117172202B (zh) | 一种芯粒自检及芯粒间通信恢复方法、装置 | |
US11474148B2 (en) | Automatic detection circuit for integrated circuit and automatic detection method for the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210907 |
|
RJ01 | Rejection of invention patent application after publication |