CN113343619B - 一种晶体管小信号建模方法及装置 - Google Patents

一种晶体管小信号建模方法及装置 Download PDF

Info

Publication number
CN113343619B
CN113343619B CN202110512954.0A CN202110512954A CN113343619B CN 113343619 B CN113343619 B CN 113343619B CN 202110512954 A CN202110512954 A CN 202110512954A CN 113343619 B CN113343619 B CN 113343619B
Authority
CN
China
Prior art keywords
transistor
parasitic
parameter
circuit
open
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110512954.0A
Other languages
English (en)
Other versions
CN113343619A (zh
Inventor
杨天应
刘丽娟
刘石头
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Times Suxin Technology Co Ltd
Original Assignee
Shenzhen Times Suxin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Times Suxin Technology Co Ltd filed Critical Shenzhen Times Suxin Technology Co Ltd
Priority to CN202110512954.0A priority Critical patent/CN113343619B/zh
Publication of CN113343619A publication Critical patent/CN113343619A/zh
Application granted granted Critical
Publication of CN113343619B publication Critical patent/CN113343619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种晶体管小信号建模方法及装置，该方法包括：制备晶体管对应的两个测试结构，两个测试结构分别为第一开路去嵌结构、第二开路去嵌结构；将第一开路去嵌结构和第二开路去嵌结构的S参数转化为Y参数，计算得到晶体管的第一寄生参数；对晶体管进行栅极正向偏置下的开态测试，计算得到模型第二寄生参数；其次对晶体管正常偏置下的S参数进行测试，并根据第一寄生参数、第二寄生参数，计算得到晶体管的本征参数；根据所述第一寄生参数、所述第二寄生参数及所述本征参数建立所述晶体管的小信号模型。本发明实施例能够有效提取晶体管栅极和漏极全部寄生电容，从而能够有效提高建模的精确度，有利于指导器件设计及性能提升。

Description

一种晶体管小信号建模方法及装置
技术领域
本发明涉及半导体、集成电路及无线射频技术领域，尤其是涉及一种晶体管小信号建模方法及装置。
背景技术
现有的晶体管小信号建模中的去嵌结构包括开路去嵌结构和短路去嵌结构，其目的在于去除器件无源区寄生电容的寄生电感。对于诸如有场板的GaN HEMT或 GaN的MISFET器件，有源区内的栅极金属与源极之间的电容、栅极金属与源场板 FP2之间的电容都属于栅极寄生电容，属于小信号模型Cpg的一部分。场板FP2与漏极之间的电容属于漏极寄生电容Cpd的一部分。Cpg包括三部分：有源区内的栅极金属与源极之间的电容、栅极金属与源场板FP2之间的电容和无源区Pad对地电容。Cpd包括源场板FP2与漏极之间空间产生的电容和漏极Pad对地电容。
现有的晶体管小信号建模方法通常为，采用传统的开路去嵌结构去除器件栅极无源区金属Pad对地电容以及器件漏极无源区金属Pad对地电容。然而器件栅极无源区金属Pad对地电容仅为Cpg的一小部分，器件漏极无源区金属Pad对地电容仅为Cpd的一小部分，现有的晶体管小信号建模方法无法提取全部寄生电容，导致晶体管小信号建模的精度较低。
发明内容
本发明提供一种晶体管小信号建模方法及装置，以解决现有的晶体管小信号建模方法无法提取全部寄生电容，导致晶体管小信号建模的精度较低、同时不利于器件问题分析的技术问题。
本发明的第一实施例提供了一种晶体管小信号建模方法，包括：
制备晶体管对应的两个测试结构，两个所述测试结构分别为第一开路去嵌结构和第二开路去嵌结构；
将所述第一开路去嵌结构和所述第二开路去嵌结构的S参数转化为Y参数，计算得到所述晶体管的第一寄生参数，所述第一寄生参数包括栅极寄生电容Cpg1、栅极有源区内的寄生电容Cpg2、漏极寄生电容Cpd1和漏极有源区内的寄生电容Cpd2；
对所述晶体管进行栅正向偏置下的开态S参数测试，并根据所述第一寄生参数计算晶体管的第二寄生参数，所述第二寄生参数包括栅极寄生电阻Rg、源极寄生电阻Rs、漏极寄生电阻Rd、栅极寄生电感Lg、源极寄生电感Ls和漏极寄生电感Ld；
对所述晶体管进行正常偏置电压下的S参数测试，根据所述第一寄生参数和所述第二寄生参数计算所述晶体管的本征参数，所述本征参数包括栅极和漏极之间的反馈电容Cgd，晶体管栅极和源极之间的电容Cgs，晶体管漏极和源极之前的电容Cds，晶体管栅极结电阻Ri，晶体管的跨导gm,时间常数t；
根据所述第一寄生参数、所述第二寄生参数及所述本征参数建立所述晶体管的小信号模型。
进一步的，所述制备晶体管对应的两个测试结构，包括：
根据所述晶体管的结构制备所述第一开路去嵌结构，采用与所述晶体管完全相同工艺制备所述第二开路去嵌结构，且在制备时破坏所述第二开路去嵌结构的二维电子气。
进一步的，所述在制备时破坏所述第二开路去嵌结构的二维电子气，包括：
采用N离子注入工艺，将所述第二开路去嵌结构中的二维电子气破坏掉；或，
采用台面刻蚀工艺将所述第二开路去嵌结构中外延材料的势垒层AlGaN或AlGaAs去除。
进一步的，根据所述第一开路去嵌结构和所述第二开路去嵌结构的S参数转化为Y参数，计算得到所述晶体管的第一寄生参数，具体为：
将所述第一开路去嵌结构的S参数转化成Y参数，根据所述Y参数得到待测晶体管的无源区栅极寄生电容Cpg1和漏极寄生电容Cpd1；
将所述第二开路去嵌结构的S参数转化成Y参数，根据所述Y参数得到所述待测晶体管寄生电容Cpg＇、Cpd＇；
根据所述第一开路去嵌结构得到的寄生电容以及所述第二开路去嵌结构得到的寄生电容，按以下公式计算得到栅极有源区寄生电容Cpg2和漏极有源区寄生电容Cpd2：
Cpg2＝Cpg＇-Cpg1
Cpd2＝Cpd＇-Cpd1。
进一步的，所述晶体管为GaAs高电子迁移率晶体管或GaN高电子迁移率晶体管。
本发明的第二实施例提供了一种晶体管小信号建模装置，包括：
制备模块，用于制备晶体管对应的两个测试结构，两个所述测试结构分别为第一开路去嵌结构和第二开路去嵌结构；
第一计算模块，用于将所述第一开路去嵌结构和所述第二开路去嵌结构的S 参数转化为Y参数，计算得到所述晶体管的第一寄生参数，所述第一寄生参数包括栅极寄生电容Cpg1、栅极有源区内的寄生电容Cpg2、漏极寄生电容Cpd1和漏极有源区内的寄生电容Cpd2；
第二计算模块，用于对所述晶体管进行正向偏置下的开态S参数测试，并根据所述第一寄生参数计算得到所述晶体管的第二寄生参数，所述第二寄生参数包括栅极寄生电阻Rg、源极寄生电阻Rs、漏极寄生电阻Rd、栅极寄生电感Lg、源极寄生电感Ls和漏极寄生电感Ld；
第三计算模块，用于对所述晶体管进行正常偏置电压下的S参数测试，并根据所述第一寄生参数和所述第二寄生参数计算所述晶体管的本征参数，所述本征参数包括栅极和漏极之间的反馈电容Cgd，晶体管栅极和源极之间的电容Cgs，晶体管漏极和源极之前的电容Cds，晶体管栅极结电阻Ri，晶体管的跨导gm,时间常数t；
建模模块，用于根据所述第一寄生参数、第二寄生参数和所述本征参数建立所述晶体管的小信号模型。
进一步的，所述制备模块，用于：
根据所述晶体管的结构制备所述第一开路去嵌结构，采用与所述晶体管相同工艺制备所述第二开路去嵌结构，且在制备时破坏所述第二开路去嵌结构的二维电子气。
进一步的，所述在制备时破坏所述第二开路去嵌结构的二维电子气，包括：
采用N离子注入工艺，将所述第二开路去嵌结构中的二维电子气破坏掉；或，
采用台面刻蚀工艺将所述第二开路去嵌结构中外延材料的势垒层AlGaN或AlGaAs去除。
进一步的，所述第一计算模块，具体用于：
将所述第一开路去嵌结构的S参数转化成Y参数，根据所述Y参数得到待测晶体管的无源区栅极寄生电容Cpg1和漏极寄生电容Cpd1；
将所述第二开路去嵌结构的S参数转化成Y参数，根据所述Y参数得到所述待测晶体管寄生电容Cpg＇、Cpd＇；
根据所述第一开路去嵌结构得到的寄生电容以及所述第二开路去嵌结构得到的寄生电容，按以下公式计算得到栅极有源区寄生电容Cpg2和漏极有源区寄生电容Cpd2：
Cpg2＝Cpg＇-Cpg1
Cpd2＝Cpd＇-Cpd1。
进一步的，所述晶体管为GaAs高电子迁移率晶体管或GaN高电子迁移率晶体管。
本发明实施例通过制备晶体管对应的两个测试结构，并以两个测试结构进行 S参数转化，提取对应的寄生参数，能够有效提取晶体管栅极和漏极全部寄生电容；本发明实施例根据所提取的寄生参数及本征参数建立晶体管的小信号模型，能够有效提高晶体管小信号模型建模的精确度，有利于指导器件设计及性能提升。
附图说明
图1是本发明实施例提供的晶体管小信号建模方法的流程示意图；
图2是本发明实施例提供的第一开路去嵌结构的结构示意图；
图3是本发明实施例提供的第二开路去嵌结构的结构示意图；
图4是本发明实施例提供的第一开路去嵌结构等效电路图；
图5是本发明实施例提供的第二开路去嵌结构等效电路图；
图6是本发明实施例提供的第一寄生参数提取等效电路图；
图7是本发明实施例提供的栅极正向偏置开态等效电路图；
图8是本发明实施例提供的晶体管小信号模型示意图；
图9是本发明实施例提供的实测结果与模型结果第一比对示意图；
图10是本发明实施例提供的实测结果与模型结果第二比对示意图；
图11是本发明实施例提供的实测结果与模型结果第三比对示意图；
图12是本发明实施例提供的实测结果与模型结果第四比对示意图；
图13是本发明实施例提供的晶体管小信号建模装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
请参阅图1-12，在本发明的第一实施例中，提供了图1所示的一种晶体管小信号建模方法，包括：
S1、制备晶体管对应的两个测试结构，两个测试结构分别为第一开路去嵌结构和第二开路去嵌结构；
S2、将第一开路去嵌结构和第二开路去嵌结构的S参数转化为Y参数，计算得到晶体管的第一寄生参数，第一寄生参数包括栅极寄生电容Cpg1、栅极有源区内的寄生电容Cpg2、漏极寄生电容Cpd1和漏极有源区内的寄生电容Cpd2；
晶体管栅极寄生电容包括晶体管的栅极Pad寄生电容和有源区内的栅源之间的寄生电容，晶体管的栅源之间的寄生电容包括栅极金属与源极之间的电极形成的电容和栅极金属与源场板FP2之间的电容；晶体管漏极寄生电容包括漏极欧姆金属与源场板之间电容和漏极Pad对地电容。
S3、对晶体管进行栅正向偏置下的开态S参数测试，并根据第一寄生参数计算晶体管的第二寄生参数，第二寄生参数包括栅极寄生电阻Rg、源极寄生电阻 Rs、漏极寄生电阻Rd、栅极寄生电感Lg、源极寄生电感Ls和漏极寄生电感Ld；
S4、对晶体管进行正常偏置电压下的S参数测试，根据第一寄生参数和第二寄生参数计算晶体管的本征参数，本征参数包括栅极和漏极之间的反馈电容Cgd，晶体管栅极和源极之间的电容Cgs，晶体管漏极和源极之前的电容Cds，晶体管栅极结电阻Ri，晶体管的跨导gm,时间常数t；
S5、根据第一寄生参数、第二寄生参数及本征参数建立晶体管的小信号模型。
模型无源区参数请参阅图2-5，分别为本发明实施例提供的两个测试结构的结构示意图。本发明实施例以高电子迁移率晶体管为例，在工艺制备时整个开路去嵌入结构均采用建模器件有源区完全相同工艺制备，且制备时破坏第二开路去嵌结构的二维电子气。
本发明实施例通过制备晶体管对应的两个测试结构，并以两个测试结构进行 S参数转化，提取对应的寄生参数，能够有效提取晶体管源极和漏极寄生电容中的全部寄生电容；本发明实施例根据所提取的寄生参数及本征参数建立晶体管的小信号模型，从而能够有效提高晶体管小信号模型建模的精确度，从而能够根据构建的高精度模型进行仿真，有利于指导器件设计及性能提升。
作为本发明实施例的一种具体实施方式，制备晶体管对应的两个测试结构，包括：
根据晶体管的结构制备第一开路去嵌结构，采用与建模器件有源区相同工艺制备第二开路去嵌结构，且在制备时破坏第二开路去嵌结构的二维电子气。可选地，在制备时破坏第二开路去嵌结构的二维电子气，包括：采用N离子注入工艺，将第二开路去嵌结构中的二维电子气破坏掉；或采用台面刻蚀工艺将第二开路去嵌结构中外延材料的势垒层AlGaN去除。
可选地，晶体管可以GaAs高电子迁移率晶体管或GaN高电子迁移率晶体管。
以GaN高电子迁移率晶体管为例，采用N离子注入工艺，将GaN/AlGaN形成的二维电子气破坏掉；或者采用台面刻蚀工艺将外延材料的势垒层AlGaN去除，将二维电子气去除。SiN钝化层采用PECVD实现制备、栅金属及欧姆金属采用电子束蒸发及剥离工艺实现。
作为本发明实施例的一种具体实施方式，根据第一开路去嵌结构和第二开路去嵌结构的S参数转化为Y参数，计算得到晶体管的第一寄生参数，具体为：
将第一开路去嵌结构的S参数转化成Y参数，根据Y参数得到待测晶体管的无源区对地的寄生电容数值；
请参阅图4，本发明实施例通过将第一开路去嵌结构的S参数转化为Y参数，计算得到待测晶体管的无源区对地的寄生电容Cpg1、Cpd1和Cpgd1的数值，S参数转化为Y参数具体为：
Im(Y11)＝jω(Cpg1+Cpgd1)
Im(Y12)＝Im(Y21)＝-jωCpgd1
Im(Y22)＝jω(Cpd1+Cpgd1)
将第二开路去嵌结构的S参数转化成Y参数，根据Y参数得到待建模晶体管寄生电容数值；
请参阅图5，将第二开路去嵌结构的S参数转化成Y参数，计算得到待建模晶体管寄生电容Cpg′、Cpd′和Cpgd′数值，具体为：
Im(Y11)＝jω(Cpg′+Cpgd′)
Im(Y12)＝Im(Y21)＝-jωCpgd′
Im(Y22)＝jω(Cpd′+Cpgd′)
根据无源区对地的寄生电容与待建模晶体管具有相同器件的寄生电容，计算得到晶体管的第一寄生参数，请参阅图6。
Cpg2＝Cpg′-Cpg1
Cpd2＝Cpd′-Cpd1
在本发明实施例中，根据寄生电容Cpg1、Cpd1和Cpgd1与寄生电容Cpg′、Cpd′和 Cpgd′之间的关系，计算得到栅极金属与源极之间的电容和栅极金属与源场板FP2 之间的电容Cpg2；有源区内的寄生电容FP2与漏极之间的电容Cpd2。
作为本发明实施例的一种具体实施方式，对晶体管进行栅正向偏置下的开态S参数测试，并根据第一寄生参数计算晶体管的第二寄生参数，具体的，通过设置晶体管的栅极正向偏置下的开态测试条件，计算得到晶体管的第二寄生参数，包括：栅极寄生电阻、源极寄生电阻、漏极寄生电阻、栅极寄生电感、源极寄生电感和漏极寄生电感。
在对晶体管进行栅极正向偏置下的开态测试时，设定当栅极电压Vg＝2V和 Vds＝0V时，此时晶体管正向导通，得到图7所示的等效电路，通过计算得到晶体管第二寄生参数：栅极寄生电阻Rg、源极寄生电阻Rs、漏极寄生电阻Rd、栅极寄生电感Lg、源极寄生电感Ls、漏极寄生电感Ld。
其次对晶体管进行正常偏置电压下的S参数测试，并根据第一寄生参数和第二寄生参数，计算得到晶体管本征参数。晶体管的小信号模型包括第一寄生参数、第二寄生参数和本征参数。
本发明实施例在对晶体管进行正常偏置下的S参数测试，设置Vgs＝-2.7V， Vds＝50V，Ids＝50mA。将S参数经过转化，得到晶体管本征区S参数，根据该S 参数计算得到本征参数，包括：栅极和漏极之间的反馈电容Cgd，晶体管栅极和源极之间的电容Cgs，晶体管漏极和源极之前的电容Cds，晶体管栅极结电阻Ri，晶体管的跨导gm,时间常数t。
请参参阅图8，为本发明实施例提供的晶体管小信号模型示意图，该晶体管小信号模型包括寄生部分和本征部分，本征部分包括栅极和漏极之间的反馈电容 Cgd以及电阻Rgd、栅极和源极之间的电容Cgs、漏极和源极之前的电容Cds、栅极电阻Ri和跨导gm。Cgd与Rgd构成串联RC网络；电容Cgs与栅极电阻Ri构成串联RC网络；两个串联网络的Cgd与Cgs连接在一起，电阻gds、电容Cds与所述跨导gm均为并联连接，同时与Rgd并联。
寄生部分包括漏极电阻Rd、漏极电感Ld、寄生电容Cpd1、寄生电容Cpd2、栅极电阻Rg、栅极电感Lg、寄生电容Cpg1、寄生电容CPg2、源极电阻Rs和源极电感Ls。
本征部分的电阻Rgd的一端与漏极电阻Rd和漏极电感Ld串联连接；寄生电容Cpd2的一端连接在漏极电阻Rd和漏极电感Ld之间，另一端接地；寄生电容 Cpd1的一端连接在漏极电感Ld和漏极之间，另一端接地；本征电阻Ri,跨导gm,gds和Cds的另一端均与Rs相连接，源极电阻Rs与源极电感Ls构成串联RL 串联网络，源极电感Ls的另一端接地；本征部分的反馈电容Cgd与栅极电阻Rg、栅极电感Lg串联连接；寄生电容Cpg2的一端连接在栅极电阻Rg和栅极电感Lg 之间，另一端接地；寄生电容Cpg1的一端连接在寄生电感Lg和栅极之间，另一端接地。
请参阅图9-12，为本发明实施例提供的模型结果与实测结果比对图。
实施本发明实施例，具有以下有益效果：
本发明实施例通过制备晶体管对应的两个测试结构，并以该测试结构进行S 参数转化，提取对应的寄生参数，能够有效提取晶体管源极和漏极寄生电容中的全部寄生电容；本发明实施例根据所提取的寄生参数及本征参数建立晶体管的小信号模型，能够有效提高晶体管小信号模型建模的精确度，从而能够根据构建的高精度模型进行仿真，有利于指导器件设计及性能提升。
请参阅图13，本发明的第二实施例提供了一种晶体管小信号建模装置，包括：
制备模块10，用于制备晶体管对应的两个测试结构，两个测试结构分别为第一开路去嵌结构和第二开路去嵌结构；
第一计算模块20，用于将第一开路去嵌结构和第二开路去嵌结构的S参数转化为Y参数，计算得到晶体管的第一寄生参数，第一寄生参数包括栅极寄生电容 Cpg1、栅极有源区内的寄生电容Cpg2、漏极寄生电容Cpd1和漏极有源区内的寄生电容Cpd2；
晶体管栅极寄生电容包括晶体管的栅极Pad寄生电容和有源区内的栅源之间的寄生电容，晶体管的栅源之间的寄生电容包括栅极金属与源极之间的电极形成的电容和栅极金属与源场板FP2之间的电容；晶体管漏极寄生电容包括漏极欧姆金属与源场板之间电容和漏极Pad对地电容。
第二计算模块30，对对晶体管进行栅正向偏置下的开态S参数测试，并根据第一寄生参数计算晶体管的第二寄生参数，第二寄生参数包括栅极寄生电阻Rg、源极寄生电阻Rs、漏极寄生电阻Rd、栅极寄生电感Lg、源极寄生电感Ls和漏极寄生电感Ld。
第三计算模块40，用于对晶体管进行正常偏置下的S参数测试，并结合第一和第二寄生参数计算得到晶体管模型本征区参数；
建模模块50，用于对晶体管进行正常偏置电压下的S参数测试，根据第一寄生参数和第二寄生参数计算晶体管的本征参数，本征参数包括栅极和漏极之间的反馈电容Cgd，晶体管栅极和源极之间的电容Cgs，晶体管漏极和源极之前的电容Cds，晶体管栅极结电阻Ri，晶体管的跨导gm,时间常数t。
建模模块，用于根据第一寄生参数、第二寄生参数及本征参数建立晶体管的小信号模型。
模型无源区参数请参阅图2-5，分别为本发明实施例提供的两个测试结构的结构示意图。本发明实施例以高电子迁移率晶体管为例，在工艺制备时整个开路去嵌入结构均采用建模器件有源区完全相同工艺制备，且制备时破坏第二开路去嵌结构的二维电子气。
本发明实施例通过制备晶体管对应的两个测试结构，并以该测试结构进行S 参数转化，提取对应的寄生参数，能够有效提取晶体管源极和漏极寄生电容中的全部寄生电容；本发明实施例根据所提取的寄生参数及本征参数建立晶体管的小信号模型，能够有效提高晶体管小信号模型建模的精确度，从而能够根据构建的高精度模型进行仿真，有利于指导器件设计及性能提升。
作为本发明实施例的一种具体实施方式，制备模块10，用于：
根据晶体管的结构制备第一开路去嵌结构，采用与建模器件有源区相同工艺制备第二开路去嵌结构，且在制备时破坏第二开路去嵌结构的二维电子气。可选地，在制备时破坏第二开路去嵌结构的二维电子气，包括：采用N离子注入工艺，将第二开路去嵌结构中的二维电子气破坏掉；或，采用台面刻蚀工艺将第二开路去嵌结构中外延材料的势垒层AlGaN去除。
可选地，晶体管可以GaAs高电子迁移率晶体管或GaN高电子迁移率晶体管。
以GaN高电子迁移率晶体管为例，采用N离子注入工艺，将GaN/AIGaN形成的二维电子气破坏掉；或者采用台面刻蚀工艺将外延材料的势垒层AIGaN去除，将二维电子气去除。SiN钝化层采用PECVD实现制备、栅金属及欧姆金属采用电子束蒸发及剥离工艺实现。
作为本发明实施例的一种具体实施方式，第一计算模块20，具体用于：
将第一开路去嵌结构的S参数转化成Y参数，根据Y参数得到待测晶体管的无源区对地的寄生电容；
请参阅图4，本发明实施例通过将第一开路去嵌结构的S参数转化为Y参数，计算得到待测晶体管的无源区对地的寄生电容Cpg1、Cpd1和Cpgd1的数值，S参数转化为Y参数具体为：
Im(Y11)＝jω(Cpg1+Cpgd1)
Im(Y12)＝Im(Y21)＝-jωCpgd1
Im(Y22)＝jω(Cpd1+Cpgd1)
将第二开路去嵌结构的S参数转化成Y参数，根据Y参数得到待测晶体管上相同器件的寄生电容数值；
请参阅图5，将第二开路去嵌结构的S参数转化成Y参数，计算得到待建模晶体管寄生电容Cpg′、Cpd′和Cpgd′数值，具体为：
Im(Y11)＝jω(Cpg′+Cpgd′)
Im(Y12)＝Im(Y21)＝-jωCpgd′
Im(Y22)＝jω(Cpd′+Cpgd′)
根据无源区对地的寄生电容与待测晶体管上相同器件的寄生电容，计算得到晶体管的第一寄生参数，如图6所示。
Cpg2＝Cpg′-Cpg1
Cpd2＝Cpd＇-Cpd1
在本发明实施例中，根据寄生电容Cpg1、Cpd1和Cpgd1与寄生电容Cpg＇、Cpd＇和 Cpgd＇之间的关系，计算得到栅极金属与源极之间的电容和栅极金属与源场板FP2 之间的电容Cpg2；有源区内的寄生电容FP2与漏极之间的电容Cpd2。
作为本发明实施例的一种具体实施方式，第二计算模块30，具体用于：
通过设置晶体管的栅极正向偏置测试条件，根据关态测试条件进行S参数测试，计算得到晶体管的第二寄生参数。
第二寄生参数包括：极寄生电阻、源极寄生电阻、漏极寄生电阻、栅极寄生电感、源极寄生电感和漏极寄生电感。
在对晶体管进行开态测试时，设定当栅极电压Vg＝2V，Vds＝0V时，此时晶体管正向导通，得到图7所示的等效电路。计算得到第二寄生参数：栅极寄生电阻 Rg、源极寄生电阻Rs、漏极寄生电阻Rd、栅极寄生电感Lg、源极寄生电感Ls、漏极寄生电感Ld。
其次对晶体管进行正常偏置电压下的S参数测试，并根据第一寄生参数和第二寄生参数，计算得到晶体管本征参数。晶体管的小信号模型包括第一寄生参数、第二寄生参数和本征参数。
本发明实施例在对晶体管进行正常偏置下的S参数测试，设置Vgs＝-2.7V， Vds＝50V，Ids＝50mA。将S参数经过转化，得到晶体管本征区S参数，根据该S 参数计算得到本征参数，包括：栅极和漏极之间的反馈电容Cgd，晶体管栅极和源极之间的电容Cgs，晶体管漏极和源极之前的电容Cds，晶体管栅极结电阻Ri，晶体管的跨导gm,时间常数t。
请参参阅图8，为本发明实施例提供的晶体管小信号模型示意图，该晶体管小信号模型包括寄生部分和本征部分，本征部分包括栅极和漏极之间的反馈电容 Cgd以及电阻Rgd、栅极和源极之间的电容Cgs、漏极和源极之前的电容Cds、栅极电阻Ri和跨导gm。Cgd与Rgd构成串联RC网络；电容Cgs与栅极电阻Ri构成串联RC网络；两个串联网络的Cgd与Cgs连接在一起，电阻gds、电容Cds与所述跨导gm均为并联连接，同时与Rgd并联。
寄生部分包括漏极电阻Rd、漏极电感Ld、寄生电容Cpd1、寄生电容Cpd2、栅极电阻Rg、栅极电感Lg、寄生电容Cpg1、寄生电容CPg2、源极电阻Rs和源极电感Ls。
本征部分的电阻Rgd的一端与漏极电阻Rd和漏极电感Ld串联连接；寄生电容Cpd2的一端连接在漏极电阻Rd和漏极电感Ld之间，另一端接地；寄生电容 Cpd1的一端连接在漏极电感Ld和漏极之间，另一端接地；本征电阻Ri,跨导 gm,Rds和Cds的另一端均与Rs相连接，源极电阻Rs与源极电感Ls构成串联RL 串联网络，源极电感Ls的另一端接地；本征部分的反馈电容Cgd与栅极电阻Rg、栅极电感Lg串联连接；寄生电容Cpg2的一端连接在栅极电阻Rg和栅极电感Lg 之间，另一端接地；寄生电容Cpg1的一端连接在寄生电感Lg和栅极之间，另一端接地。
请参阅图9-12，为本发明实施例提供的模型结果与实测结果比对图。
实施本发明实施例，具有以下有益效果：
本发明实施例通过制备晶体管对应的两个测试结构，并以该两个测试结构进行S参数转化，能够有效提取晶体管源极和漏极寄生电容中的全部寄生电容；本发明实施例根据所提取的寄生参数及本征参数建立晶体管的小信号模型，能够有效提高晶体管小信号模型建模的精确度，从而能够根据构建的高精度模型进行仿真，有利于指导器件设计及性能提升。
以上是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (8)

1.一种晶体管小信号建模方法，其特征在于，包括：
制备晶体管对应的两个测试结构，两个所述测试结构分别为第一开路去嵌结构和第二开路去嵌结构；具体为:根据所述晶体管的结构制备所述第一开路去嵌结构，采用与所述晶体管完全相同工艺制备所述第二开路去嵌结构，且在制备时破坏所述第二开路去嵌结构的二维电子气；
将所述第一开路去嵌结构和所述第二开路去嵌结构的S参数转化为Y参数，计算得到所述晶体管的第一寄生参数，所述第一寄生参数包括栅极寄生电容Cpg1、栅极有源区内的寄生电容Cpg2、漏极寄生电容Cpd1和漏极有源区内的寄生电容Cpd2；
对所述晶体管进行栅正向偏置下的开态S参数测试，并根据所述第一寄生参数计算晶体管的第二寄生参数，所述第二寄生参数包括栅极寄生电阻Rg、源极寄生电阻Rs、漏极寄生电阻Rd、栅极寄生电感Lg、源极寄生电感Ls和漏极寄生电感Ld；
对所述晶体管进行正常偏置电压下的S参数测试，根据所述第一寄生参数和所述第二寄生参数计算所述晶体管的本征参数，所述本征参数包括栅极和漏极之间的反馈电容Cgd，晶体管栅极和源极之间的电容Cgs，晶体管漏极和源极之前的电容Cds，晶体管栅极结电阻Ri，晶体管的跨导gm,时间常数t；
根据所述第一寄生参数、所述第二寄生参数及所述本征参数建立所述晶体管的小信号模型。
2.如权利要求1所述的晶体管小信号建模方法，其特征在于，所述在制备时破坏所述第二开路去嵌结构的二维电子气，包括：
采用N离子注入工艺，将所述第二开路去嵌结构中的二维电子气破坏掉；或，
采用台面刻蚀工艺将所述第二开路去嵌结构中外延材料的势垒层AlGaN或AlGaAs去除。
3.如权利要求1所述的晶体管小信号建模方法，其特征在于，根据所述第一开路去嵌结构和所述第二开路去嵌结构的S参数转化为Y参数，计算得到所述晶体管的第一寄生参数，具体为：
将所述第一开路去嵌结构的S参数转化成Y参数，根据所述Y参数得到待测晶体管的无源区栅极寄生电容Cpg1和漏极寄生电容Cpd1；
将所述第二开路去嵌结构的S参数转化成Y参数，根据所述Y参数得到所述待测晶体管寄生电容Cpg＇、Cpd＇；
根据所述第一开路去嵌结构得到的寄生电容以及所述第二开路去嵌结构得到的寄生电容，按以下公式计算得到栅极有源区寄生电容Cpg2和漏极有源区寄生电容Cpd2：
Cpg2＝Cpg＇-Cpg1
Cpd2＝Cpd＇-Cpd1。
4.如权利要求1-3任意一项所述的晶体管小信号建模方法，其特征在于，所述晶体管为GaAs高电子迁移率晶体管或GaN高电子迁移率晶体管。
5.一种晶体管小信号建模装置，其特征在于，包括：
制备模块，用于制备晶体管对应的两个测试结构，两个所述测试结构分别为第一开路去嵌结构和第二开路去嵌结构；具体用于：根据所述晶体管的结构制备所述第一开路去嵌结构，采用与所述晶体管相同工艺制备所述第二开路去嵌结构，且在制备时破坏所述第二开路去嵌结构的二维电子气；
第一计算模块，用于将所述第一开路去嵌结构和所述第二开路去嵌结构的S参数转化为Y参数，计算得到所述晶体管的第一寄生参数，所述第一寄生参数包括栅极寄生电容Cpg1、栅极有源区内的寄生电容Cpg2、漏极寄生电容Cpd1和漏极有源区内的寄生电容Cpd2；
第二计算模块，用于对所述晶体管进行正向偏置下的开态S参数测试，并根据所述第一寄生参数计算得到所述晶体管的第二寄生参数，所述第二寄生参数包括栅极寄生电阻Rg、源极寄生电阻Rs、漏极寄生电阻Rd、栅极寄生电感Lg、源极寄生电感Ls和漏极寄生电感Ld；
第三计算模块，用于对所述晶体管进行正常偏置电压下的S参数测试，并根据所述第一寄生参数和所述第二寄生参数计算所述晶体管的本征参数，所述本征参数包括栅极和漏极之间的反馈电容Cgd，晶体管栅极和源极之间的电容Cgs，晶体管漏极和源极之前的电容Cds，晶体管栅极结电阻Ri，晶体管的跨导gm,时间常数t；
建模模块，用于根据所述第一寄生参数、第二寄生参数和所述本征参数建立所述晶体管的小信号模型。
6.如权利要求5所述的晶体管小信号建模装置，其特征在于，所述在制备时破坏所述第二开路去嵌结构的二维电子气，包括：
采用N离子注入工艺，将所述第二开路去嵌结构中的二维电子气破坏掉；或，
采用台面刻蚀工艺将所述第二开路去嵌结构中外延材料的势垒层AlGaN或AlGaAs去除。
7.如权利要求5所述的晶体管小信号建模装置，其特征在于，所述第一计算模块，具体用于：
将所述第一开路去嵌结构的S参数转化成Y参数，根据所述Y参数得到待测晶体管的无源区栅极寄生电容Cpg1和漏极寄生电容Cpd1；
将所述第二开路去嵌结构的S参数转化成Y参数，根据所述Y参数得到所述待测晶体管寄生电容Cpg＇、Cpd＇；
根据所述第一开路去嵌结构得到的寄生电容以及所述第二开路去嵌结构得到的寄生电容，按以下公式计算得到栅极有源区寄生电容Cpg2和漏极有源区寄生电容Cpd2：
Cpg2＝Cpg＇-Cpg1
Cpd2＝Cpd＇-Cpd1。
8.如权利要求5-7任意一项所述的晶体管小信号建模装置，其特征在于，所述晶体管为GaAs高电子迁移率晶体管或GaN高电子迁移率晶体管。
CN202110512954.0A 2021-05-11 2021-05-11 一种晶体管小信号建模方法及装置 Active CN113343619B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110512954.0A CN113343619B (zh) 2021-05-11 2021-05-11 一种晶体管小信号建模方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110512954.0A CN113343619B (zh) 2021-05-11 2021-05-11 一种晶体管小信号建模方法及装置

Publications (2)

Publication Number Publication Date
CN113343619A CN113343619A (zh) 2021-09-03
CN113343619B true CN113343619B (zh) 2022-02-18

Family

ID=77470751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110512954.0A Active CN113343619B (zh) 2021-05-11 2021-05-11 一种晶体管小信号建模方法及装置

Country Status (1)

Country Link
CN (1) CN113343619B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113723037B (zh) * 2021-09-06 2024-06-28 上海集成电路研发中心有限公司 用于射频mos器件建模的测试系统和建模方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107895089A (zh) * 2017-11-30 2018-04-10 江苏省海洋资源开发研究院(连云港) 一种改进的集成电路mosfet晶体管测试结构参数提取技术
CN110287582A (zh) * 2019-06-21 2019-09-27 东南大学 一种新型场效应晶体管小信号等效电路模型参数提取方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3615256B2 (ja) * 1995-02-10 2005-02-02 本田技研工業株式会社 半導体集積回路
CN102136465B (zh) * 2010-01-27 2013-04-10 中芯国际集成电路制造(上海)有限公司 微电容mos变容管和变容二极管的开路去嵌测试结构
CN102542077B (zh) * 2010-12-15 2014-07-16 中国科学院微电子研究所 AlGaN/GaN HEMT小信号模型的参数提取方法
CN110717241B (zh) * 2019-08-27 2021-07-16 西安电子科技大学 一种InP HEMT小信号等效电路模型及其参数提取方法
CN112434482A (zh) * 2020-11-30 2021-03-02 中国科学院微电子研究所 用于构建cntfet小信号模型的电路结构及参数提取方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107895089A (zh) * 2017-11-30 2018-04-10 江苏省海洋资源开发研究院(连云港) 一种改进的集成电路mosfet晶体管测试结构参数提取技术
CN110287582A (zh) * 2019-06-21 2019-09-27 东南大学 一种新型场效应晶体管小信号等效电路模型参数提取方法

Also Published As

Publication number Publication date
CN113343619A (zh) 2021-09-03

Similar Documents

Publication Publication Date Title
Lee et al. A novel approach to extracting small-signal model parameters of silicon MOSFET's
CN113343619B (zh) 一种晶体管小信号建模方法及装置
Guidry et al. Small-signal model extraction of mm-wave N-polar GaN MISHEMT exhibiting record performance: Analysis of gain and validation by 94 GHz loadpull
CN104573173A (zh) 一种晶体管小信号等效电路模型
CN112883676B (zh) 薄势垒层的场板型肖特基二极管器件模型及参数提取方法
CN108352383A (zh) Esd保护和限制器电路
Kotecha et al. Compact Modeling of High-Voltage Gallium Nitride Power Semiconductor Devices for Advanced Power Electronics Design
Nishiguchi et al. Neural network based GaN HEMT modelling for millimeter wave power amplifiers
Radhakrishna A compact transport and charge model for GaN-based high electron mobility transistors for RF applications
Colangeli et al. A multi-finger modeling approach to correctly predict the inherent stability of a custom active device
Mishra et al. Modeling and parameter extraction method for AlGaN/GaN HEMT
Huang et al. A general dimension reduction method for the dispersion modeling of semiconductor devices
Bouslama et al. V-band power amplifier MMIC on InAlN/GaN/SiC HEMTs technology
Iwamoto et al. Optimum bias conditions for linear broad-band InGaP/GaAs HBT power amplifiers
Werthorf et al. Direct nonlinear FET parameter extraction using large-signal waveform measurements
Bouslama et al. Characterization and electrical modeling including trapping effects of AIN/GaN HEMT 4× 50μm on silicon substrate
Hassan et al. Scalable small-signal modeling of AlGaN/GaN HEMT based on distributed gate resistance
Lee et al. Reliability evaluation of AlGaN/GaN HEMTs grown on SiC substrate
Lee et al. Parameter extraction technique for the small-signal equivalent circuit model of microwave silicon MOSFETs
Chen et al. A reliable low gate bias model extraction procedure for AlGaN/GaN HEMTs
Meliani et al. A Broadband GaN-MMIC power amplifier for L to X Bands
Halder et al. A hybrid modeling approach for drain-source capacitance of source field plated GaN FET devices for multi-bias application
Bouslama et al. Characterization and Electrical Modeling Including Trapping Effects of A1n/GaN HEMT 4⨯ 50μmon Silicon Substrate
Mengistu Large-signal modeling of GaN HEMTs for linear power amplifier design
Ceylan et al. Experimental analysis of in-package harmonic manipulations with a 160 w GaN HEMT power bar

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant