CN113341377B - 雷达基带模块及雷达系统 - Google Patents

Abstract

本发明提供一种雷达基带模块及雷达系统，所述雷达基带模块包括：傅里叶变换控制子模块、傅里叶变换计算子模块、恒虚警检测控制子模块、恒虚警计算子模块、数字波束形成控制子模块、数字波束形成计算子模块、控制器局域网络CAN解析子模块、存储器读写控制子模块、第一存储器、第二存储器、第三存储器。本发明提供一种雷达基带模块及雷达系统，可以用于快速检测一定距离内的周边物体的位置、速度和角度，具有更快的计算速度，更低的功耗和成本，且直接配置CAN协议接口，可以直接与汽车主控系统相连，降低了系统的复杂度。

Description

雷达基带模块及雷达系统

技术领域

本发明涉及通信技术领域，尤其涉及一种雷达基带模块及雷达系统。

背景技术

为了帮助人们判断行车情况，同时也为自动驾驶护航，高级驾驶辅助系统(Advanced Driving Assistant System, ADAS)被引入大众的视野。ADAS利用安装在车上各式各样的传感器（毫米波雷达、激光雷达、单/双目摄像头以及卫星导航），在汽车行驶过程中随时感应周围的环境，收集数据，进行静态、动态物体的辨识、侦测与追踪，并结合导航仪地图数据，进行系统的运算与分析，从而预先让驾驶者察觉到可能发生的危险，有效增加汽车驾驶的舒适性和安全性。其中车载毫米波雷达不易受到目标表面形状和颜色的影响，也不受天时天候的阻碍，具有环境适应性强，探测性能稳定的特点，是汽车安全技术的研究热点。雷达基带模块可以通过对毫米波雷达收集的模拟数据分析处理，从而得出目标位置和速度信息。

传统的车载雷达系统主要是通过数字信号处理(Digital Signal Process, DSP)或者现场可编程逻辑门阵列(Field Programmable Gate Array, FPGA)进行数据分析。

但是，FPGA和DSP作为通用器件，基本覆盖了各种标准接口，而在实际的汽车应用中，这些接口极少使用，造成了资源的浪费，并且对于同等的数据处理量而言，DSP或者FPGA具有功耗高、速度慢以及复杂度高的缺陷。

发明内容

本发明提供一种雷达基带模块及雷达系统，用以解决现有技术中雷达基带模块功耗高、速度慢以及复杂度高的技术问题。

本发明提供一种雷达基带模块，包括：傅里叶变换控制子模块、傅里叶变换计算子模块、恒虚警检测控制子模块、恒虚警计算子模块、数字波束形成控制子模块、数字波束形成计算子模块、控制器局域网络CAN解析子模块、存储器读写控制子模块、第一存储器、第二存储器、第三存储器；

傅里叶变换控制子模块的第一端与模数转换器连接，第二端与傅里叶变换计算子模块的第一端连接，第三端与傅里叶变换计算子模块的第二端连接，第四端与恒虚警检测控制子模块的第一端连接，第五端与存储器读写控制子模块的第二端连接，第六端与存储器读写控制子模块的第一端连接；

恒虚警检测控制子模块的第二端与恒虚警计算子模块的第一端连接，第三端与恒虚警计算子模块的第二端连接，第四端与数字波束形成控制子模块的第一端连接，第五端与第二存储器的第二端连接；

数字波束形成控制子模块的第二端与数字波束形成计算子模块的第一端连接，第三端与数字波束形成计算子模块的第二端连接，第四端与CAN解析子模块的第一端连接，第五端与第三存储器的第二端连接，第六端与第二存储器的第一端连接；

CAN解析子模块的第二端与CAN总线连接，第三端与第三存储器的第一端连接；

存储器读写控制子模块的第三端分别与恒虚警检测控制子模块的第六端、数字波束形成控制子模块的第七端以及CAN解析子模块的第四端连接，第四端与第一存储器的第二端连接，第五端与第一存储器的第一端连接。

可选地，m路ADC同时输入数据到傅里叶变换控制子模块，并以流水线的方法对每个数据进行加窗处理，当每个通路的数据累积到需要的点数时，傅里叶变换控制子模块对该组数据进行保存。由于用于计算傅里叶变换计算子模块一次只能计算一组数据，又为了保证四路数据采样时间相同，因此有m组寄存器用于保存采样的原始数据。按照时间顺序，m组原始数据依次进入傅里叶变换计算子模块中计算，并将结果再次存入m组寄存器中保存，全部天线数据计算完成后，计算结果存入第一存储器中，傅里叶变换控制子模块再次读入ADC数据。以上流程重复到指定速度维数据要求的长度后，其数据总量已经到达二维FFT计算的需求量，开始速度维的傅里叶变换；其中，m等于天线数目；

速度维的傅里叶变换开始，首先读入天线0的一组速度维的数据，并对数据实时加窗，满足要求的数据量后，将数据传递到傅里叶计算子模块中计算，收到傅里叶变换结果后将数据再次写回第一存储器中天线0数据的同样位置，并在写入的同时，读入天线1的数据。由于天线0写入数据和天线1的读出数据长度一致，且位于第一存储器中不同地址分区无读写冲突，为了提高系统处理速度，在傅里叶控制子模块中将写操作和读操作设计为同时完成。读出天线1数据后对天线1数据进行FFT，并在得到结果后写回第一存储器中且同时读入天线2的数据。依次对各组天线数据也进行同样的操作，并在写回最后一组天线的数据同时再次读入下一位置的天线0数据，进行下一维的傅里叶变换。循环如上操作，直到全部速度维的数据傅里叶变换完成。

可选地，雷达基带模块仅设置一个傅里叶变换计算子模块，而待处理的天线数据为多组；

傅里叶变换控制子模块采用流水结构实现多组天线数据的傅里叶变换。

可选地，傅里叶变换计算子模块采用并行迭代结构；

第0级和第1级的计算采用加法器实现，之后的每一级计算结果完成后，根据抽取规则，将上一级的计算结果输出与下一级计算输入相对应，送入蝶形单元计算阵列中。

可选地，单维快速傅里叶变换FFT全部计算完成后，按照如下顺序依次写入第一存储器中：

第i次FFT计算完成后写地址依次为i-1、i-1+速度维FFT尺寸点数、i-1+2*速度维FFT尺寸点数，……，直到写完该次FFT计算的最后一个结果；

其中i的取值范围为1~n，n等于连续调频波的数目。

可选地，FFT矩阵规格的配置参数通过CAN总线进行配置。

可选地，傅里叶变换控制子模块采用24位运算单元，数据实部和虚部各24位；

第一存储器采用实部虚部各16位存储的格式，其中高13位表示数据内容，低3位表示数据指数。

可选地，恒虚警检测控制子模块根据寄存器配置调节检测窗函数和检出系数，恒虚警计算子模块根据窗函数设置，通过片选信号选定一维窗口计算并合成二维恒虚警窗口计算，最后通过计算结果和门限值的比较，判断目标是否存在。

可选地，当待检测单元存在目标时，恒虚警检测控制子模块将对应的地址写入第二存储器。

可选地，检测窗函数的类型和检出系数通过CAN总线进行配置。

可选地，数字波束形成控制子模块通过存储器读写控制子模块读入目标点对应的多组天线的数据，并通过数据选择器（MUX）依次将每组数据送入不同的数字波束形成计算子模块。数字波束形成计算子模块用于将多组天线的峰值数据进行波束形式确定目标角度。最后通过数据选择器依次输出目标的角度，并将结果写入第三存储器。

可选地，存储读写控制子模块通过预设优先级顺序避免各个子模块访问存储器的读写冲突，预设优先级顺序由高到低依次为：傅里叶变换控制子模块、恒虚警检测控制子模块、数字波束形成控制子模块、CAN解析子模块。

可选地，系统的计算结果通过CAN总线实现与外部通信，并可以通过CAN总线解析特定报文，实现外部系统访问本系统的内部存储器和子模块配置。

本发明还提供一种雷达系统，包括上述雷达基带模块。

本发明提供一种雷达基带模块及雷达系统，可以用于快速检测一定距离内的周边物体的位置、速度和角度，具有更快的计算速度，更低的功耗和成本，且直接配置CAN协议接口，可以直接与汽车主控系统相连，降低了系统的复杂度。

附图说明

为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明提供的雷达基带模块的结构示意图；

图2是本发明提供的傅里叶变换的时序图；

图3是本发明提供的傅里叶变换控制子模块的电路结构图之一；

图4是本发明提供的傅里叶变换控制子模块的电路结构图之二；

图5是本发明提供的傅里叶变换控制子模块的电路结构图之三；

图6是本发明提供的傅里叶变换计算子模块的并行迭代结构示意图；

图7是本发明提供的傅里叶变换结果的存储格式示意图；

图8是本发明提供的窗函数的示意图；

图9是本发明提供的恒虚警计算子模块的电路结构图；

图10是本发明提供的波束形成子模块的电路结构图；

图11是本发明使用的CAN帧结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供了一种雷达基带模块（芯片），可以以更低的成本、更小的功耗替代原有的DSP/FPGA解决方案。

本发明所述的雷达基带模块，其所适用的雷达为多天线的调频连续波(FrequencyModulated Continuous Wave, FMCW)雷达。芯片前级输入为模数转换器(Analog-to-Digital Converter, ADC)连续采样的线性调频信号回波；芯片输出为目标的角度、速度和距离。

本发明所述的雷达基带模块所采用的算法为：通过对多组连续的线性调频信号进行二维傅里叶变换，将目标的距离信息转换成二维频谱图；恒虚警算法识别频谱图中的峰值，通过峰值在二维频谱图中的位置确定目标的距离和速度信息；数字波束形成算法合成多路天线所获得目标数据，从而确定目标的角度。

图1是本发明提供的雷达基带模块的结构示意图，如图1所示，本发明提供的雷达基带模块，包括：傅里叶变换控制子模块、傅里叶变换计算子模块、恒虚警检测控制子模块、恒虚警计算子模块、数字波束形成控制子模块、数字波束形成计算子模块、控制器局域网络CAN解析子模块、存储器读写控制子模块、第一存储器、第二存储器、第三存储器。

傅里叶变换控制子模块的第一端与模数转换器连接，第二端与傅里叶变换计算子模块的第一端连接，第三端与傅里叶变换计算子模块的第二端连接，第四端与恒虚警检测控制子模块的第一端连接，第五端与存储器读写控制子模块的第二端连接，第六端与存储器读写控制子模块的第一端连接。

恒虚警检测控制子模块的第二端与恒虚警计算子模块的第一端连接，第三端与恒虚警计算子模块的第二端连接，第四端与数字波束形成控制子模块的第一端连接，第五端与第二存储器的第二端连接。

数字波束形成控制子模块的第二端与数字波束形成计算子模块的第一端连接，第三端与数字波束形成计算子模块的第二端连接，第四端与CAN解析子模块的第一端连接，第五端与第三存储器的第二端连接，第六端与第二存储器的第一端连接。

CAN解析子模块的第二端与CAN总线连接，第三端与第三存储器的第一端连接。

存储器读写控制子模块的第三端分别与恒虚警检测控制子模块的第六端、数字波束形成控制子模块的第七端以及CAN解析子模块的第四端连接，第四端与第一存储器的第二端连接，第五端与第一存储器的第一端连接。

其中，傅里叶变换控制子模块用于接收并计数前端ADC传递的射频前端雷达数据，控制数据阵列组合，并选择相应的数据传递到傅里叶变换计算子模块进行计算，通过傅里叶变换计算子模块获得目标的速度和距离。傅里叶变换控制子模块还用于对傅里叶变换的结果进行存储和管理，即将傅里叶变换的结果存入第一存储器（二维快速傅里叶变换(FastFourier Transform, FFT)存储器）。

ADC传递的射频前端雷达数据为中频信号，该中频信号来自目标反射回来的FMCW回波信号的变换。

二维傅里叶变换完成后，傅里叶变换控制子模块发送使能信号到恒虚警检测控制子模块，恒虚警检测控制子模块根据窗函数计算数据在二维FFT存储器中的存储地址，并读出对应数据，恒虚警计算子模块识别包含目标信息的数据在二维FFT频谱图中的位置，判断是否为峰值，若是则计算出峰值数据在第一存储器中的地址，并将该地址存入第二存储器（恒虚警存储器）。

数字波束形成控制子模块访问第二存储器，从而获得峰值数据在第二存储器中的地址，数字波束形成控制子模块根据该地址访问不同天线在第一存储器中的峰值数据，并将该数据进行波束形成获得目标的角度。

存储器读写控制子模块控制不同模块对存储器的访问，防止读写冲突。

存储读写控制子模块通过预设优先级的方式避免多个模块访问二维FFT存储器的读写冲突，其中优先级排序由高到低依次为：傅里叶变换控制子模块、恒虚警检测控制子模块、数字波束形成控制子模块、CAN解析子模块。

控制器域网(Controller Area Network, CAN)解析子模块实现芯片与外部系统通信，将目标数据（感知信息）输出。该目标数据包括目标的速度、距离和角度。

可选地，在进行数据处理之前，首先应该对雷达基带模块进行配置，该雷达基带模块可以通过CAN总线下发配置相关信息，配置相关信息包括FFT矩阵规格的配置参数、检测窗函数的类型和检出系数等。寄存器通过解析CAN的标准帧的数据域的内容修改寄存器，实现不同规制的二维傅里叶变换矩阵规格。例如，在本实施例中，距离维FFT尺寸为256点，速度维FFT尺寸为128点，天线数目为4。

前级ADC实时进行模数转，并向雷达基带模块输入数据，ADC数目与天线数目一致。

当ADC转换的数据为含有目标信息的回波信号时，ADC在输出采样信号的同时会输出有效指示信号，表明该采样信号对应FMCW回波的有效数据区间。

当采样信号为新的周期时，ADC在输出采样信号的同时会输出同步指示信号，表明该采样信号之后的数据来自新的一组FMCW回波。

雷达基带模块（傅里叶变换控制子模块）接收到有效信号后开始计数，当累计接收到一预设数量的（例如，256点）数据时，傅里叶变换控制子模块将数据送入傅里叶变换计算子模块。

傅里叶变换计算子模块用于进行一维的FFT变换，傅里叶变换控制子模块通过计数处理、计算数据读写地址依次将需要计算的单维FFT数据送入傅里叶变换计算子模块从而实现二维FFT变换。

傅里叶变换控制子模块用于处理前级输入信号、根据矩阵规格对需要FFT变换的数据计数整理送入傅里叶变换计算子模块、控制多天线FFT变换结果的读写存储、计算实现二维FFT变换需要的存储器的存储地址。

由于存在4组天线，因此共有四组二维FFT频谱图需要计算，由于FFT计算单元采用大量乘法器，考虑芯片面积和功耗，4组天线数据依次进入傅里叶变换计算子模块。

图2是本发明提供的傅里叶变换的时序图，如图2所示，雷达基带模块仅设置一个傅里叶变换计算子模块，而待处理的天线数据为多组；

傅里叶变换控制子模块采用流水结构实现多组天线数据的傅里叶变换。

本申请实施例中，雷达基带模块仅设置一个傅里叶变换计算子模块，而待处理的天线数据为多组，傅里叶变换控制子模块采用流水结构实现多组天线数据的傅里叶变换，从而减小了芯片的面积，降低了芯片的功耗。

以4组天线为例，实现方法如下：同时采集4组天线的数据，先对天线0的数据进行距离维FFT，其他天线的数据进行等待；然后，对天线0的距离维FFT结果进行存储，同时对天线1的数据进行距离维FFT，天线2和天线3的数据进行等待；再对天线0的数据进行速度维FFT，对天线1的距离维FFT结果进行存储，同时对天线2的数据进行距离维FFT，天线3的数据进行等待，以此类推。

图3、图4和图5为傅里叶变换控制子模块的硬件实施方案，以4组天线为例，四路ADC同时输入数据到傅里叶变换控制子模块，并以流水线的方法对每个数据进行加窗处理，当每个通路的数据累积到256点时，傅里叶变换控制子模块对该组数据进行保存。由于用于计算傅里叶变换计算子模块一次只能计算一组数据，又为了保证四路数据采样时间相同，因此CH0_REG，CH1_REG，CH2_REG，CH3_REG四组寄存器用于保存采样的原始数据。按照时间顺序，四组原始数据依次进入傅里叶变换计算子模块中计算，并将结果再次存入CH0_REG，CH1_REG，CH2_REG，CH3_REG中保存，四组计算完成后，计算结果存入第一存储器中，傅里叶变换控制子模块再次读入ADC数据。以上流程重复128次后，其数据总量已经到达二维FFT计算的需求量，开始速度维的傅里叶变换。

速度维的傅里叶变换开始，首先读入天线0的一组速度维的数据，并对数据实时加窗，累计满128个数据后，将数据传递到傅里叶计算子模块中计算，收到傅里叶变换结果后将数据再次写回第一存储器中天线0数据的同样位置，并在写入的同时，读入天线1的数据。由于天线0写入数据和天线1的读出数据长度一致，且位于第一存储器中不同地址分区无读写冲突，为了提高系统处理速度，在傅里叶控制子模块中将写操作和读操作设计为同时完成。读出天线1数据后对天线1数据进行FFT，并在得到结果后写回第一存储器中且同时读入天线2的数据。依次对天线2和天线3的数据也进行同样的操作，并在写回天线3的数据同时再次读入下一位置的天线0数据，进行下一维的傅里叶变换。当循环如上操作128次，全部速度维的数据傅里叶变换完成。

就具体电路而言，ADC输入数据加窗采用汉明窗，窗函数以硬件固化在电路中，rd_adc_cnt用于对每组连续调频信号中从ADC读入的数据进行计数。根据rd_adc_cnt的计数值，对应窗函数与原始数据相乘，实现加窗算法。为了降低芯片面积和功耗，考虑在设计实现中，完成傅里叶变换计算后不再需要原始数据，因此MUX可根据系统所处的不同状态选择通路，使得CH{n}_REG既用于存储加窗后的数据，也可以用于存储FFT后的数据。CH{n}_REG输出的数据通过译码器（Decoder，简称“DC”）输出至下一级，若输出的是加窗后的数据，数据输入至ADDR_REV中对数据进行序数重排，并最终输出到傅里叶变换计算子模块中计算。若输出的是FFT计算完成的数据，该数据输出至存储器读写控制子模块进行存储。由于两次FFT计算的方向不一致，因此在第一存储器存储时采用了跳续存储，对于同一组连续调频信号的数据，按照顺序每个128位地址写入一个数据，从而保证下一个模块可以按照递增一的顺序读出数据。实现方法即为图中所示，将地址分为高7bit和低7bit，高7bit每写入一个数据加一，低7bit每完成一组连续调频信号数据写入加一。

待距离维数据全部处理完成后，按照速度维输入数据顺序从第一存储器中依次读出数据，并与加窗函数通过乘法器运算实现加窗，待满128个数据读入完成后经过序数重排模块（ADDR_REV）后送入傅里叶变换计算子模块进行FFT计算。当收到计算完成信号后，傅里叶变换控制子模块将数据保存在寄存器中，按照地址顺序依次写入第一次存储器。

图6是本发明提供的傅里叶变换计算子模块的并行迭代结构示意图，如图6所示，傅里叶变换计算子模块采用并行迭代结构，实现一维FFT变换，第0级和第1级的计算，采用加法器直接实现，之后的每一级计算结果完成后，根据抽取规则，将上一级的计算结果输出与下一级计算输入相对应，送入蝶形单元计算阵列中，单维FFT全部计算完成后，将数据依次写入第二存储器。

需要注意的是：本发明实施例中地址的写入顺序按照预设顺序进行。例如，第一次256点FFT计算完成后写地址依次为0、0+速度维FFT尺寸点数、0+2×速度维FFT尺寸点数，……，直到写完该次FFT计算的最后一个结果；第二次256点FFT计算完成后写地址依次为1、1+速度维FFT尺寸点数、1+2×速度维FFT尺寸点数，……，直到写完该次FFT计算的最后一个结果，并依此类推，第n次FFT计算完成后写地址依次为n-1、n-1+速度维FFT尺寸点数、n-1+2*速度维FFT尺寸点数；其中，n等于连续调频波的数目，也就是速度维FFT尺寸点数。

当收到第二组连续的线性调频信号有效起始信号后，开始计算第二次256点FFT计算，并依次重复。

当累计接收到128组256点数据时，雷达基带芯片二维FFT频谱图需要的原始数据已经收集完成，且由于距离维FFT采用了流水架构，和收据收集同步完成。

因此，从第一存储器中取出距离维FFT结果，依次计算速度维FFT。

由于距离维FFT存储时的顺序设定，计算速度维时只需要按顺序依次取出128点数据即可。

本申请实施例中，傅里叶变换计算子模块采用并行迭代结构，地址的写入顺序按照上述顺序进行，从而提高了计算速度，并缩小芯片的面积。

由于FFT计算存在增益，为了提高计算速度和存储效率，图7是本发明提供的傅里叶变换结果的存储格式示意图，如图7所示，本发明实施例进行FFT计算时采用了24位运算单元，即数据实部和虚部各24位，存储时采用了实部虚部各16位存储的格式，其中，高（MSB）13位表示数据内容，低（LSB）3位表示数据指数。

本申请实施例中，FFT计算时采用了24位运算单元，存储时采用了实部虚部各16位存储的格式，从而减小了存储器面积，降低了芯片面积和功耗。

FFT计算完成后，发送使能信号至恒虚警检测控制子模块。

恒虚警检测控制子模块用于根据窗函数计算需要取出数据的地址和结果存储，恒虚警检测计算模块用于计算检测目标和窗口之间是否符合检出条件。

检测窗函数的类型和检出系数通过CAN总线进行配置，恒虚警检测控制子模块根据寄存器配置可调节检测窗函数和检出系数，寄存器通过解析CAN的标准帧的数据域的内容修改寄存器，实现不同窗函数和检出系数的配置。

本申请实施例中，集成CAN解析子模块，从而实现汽车系统可以直接配置雷达基带模块，无需额外的CPU。

图8是本发明提供的窗函数的示意图，如图8所示，窗函数包含待检测单元，保护单元和窗口单元。

恒虚警检测计算子模块根据选择的窗函数实时计算需要取出四组天线的数据的地址并求平均值。

当待检测单元数值绝对值大于窗口单元均值乘以检出系数之积，则待检测单元存在目标，反之不存在。

当待检测单元存在目标时，恒虚警检测控制子模块将该地址写入恒虚警存储器。

全部检测完成后，恒虚警检测控制子模块发送使能信号到数字波束形成控制子模块。

图9是本发明恒虚警计算子模块的结构示意图，对于所设计的恒虚警检测，计算子模块必须同时可以运行以上6种窗函数模式。恒虚警计算子模块根据窗函数设置，通过片选信号选定一维窗口计算并合成二维恒虚警窗口计算，最后通过计算结果和门限值的比较，判断目标是否存在。

例如，其中最小的窗口为3*3，对应的采用3个一维恒虚警窗口计算单元复用的方法来实现二维恒虚警窗口计算。其中第一个一维 恒虚警窗口计算单元初始读取地址取第二行的起始地址，并且将输入信号代入计算；第二个一维虚警窗口计算模块初始读取地址取第一行的起始地址，第二个一维虚警窗口计算模块的输入信号即为检测单元的值。此时计算出的窗口的值包含了一行为零的窗口。当开始换行时，启用第三个一维CFAR模块，初始读取地址为零，并且将输入信号代入计算。

对于5*5的窗口，采用5个一维CFAR模块复用。其中第一个一维CFAR模块初始读取地址为矩阵第三行的起始地址，并且将输入信号代入窗口计算；第二个一维CFAR模块初始读取地址为矩阵第二行的起始地址，并且对应不同的模式选择不同的保护单元长度；第三个一维CFAR模块初始读取地址为矩阵第一行的起始地址，其输入信号即为检测单元。当开始换行时，再逐个启用后面两个一维CFAR模块，起始地址都为零。数字波束形成计算子模块包括多个计算单元，例如，共设计了8个计算单元，每个计算单元可单独完成波束形成，求出目标角度。

收到恒虚警检测控制子模块发送的使能信号后，第一个时钟周期，数字波束形成控制子模块取出恒虚警存储器地址0中数据，也就是第一个峰值数据在二维FFT存储器中的地址。

第二个时钟周期，根据该地址访问二维FFT存储器，读出四组天线对应的峰值数据的原始值，同时，数字波束形成控制子模块取出恒虚警存储器地址1中数据，也就是第二个峰值数据在二维FFT存储器中的地址。

第三个时钟周期，将四组天线对应的第一个峰值数据的原始值送入数字波束形成计算子模块的计算单元1，同时，根据恒虚警存储器地址1的数据访问二维FFT存储器，读出四组天线对应的第二个峰值数据的原始值。

第四个时钟周期，将四组天线对应的第二个峰值数据的原始值送入数字波束形成计算子模块的计算单元2。

计算单元3、计算单元4，……，计算单元8的使用时序与前面一致，都是采用流水的形式计算数据。

本申请实施例中，多种窗函数可以适应实际驾驶中的不同场景（天气、湿度等），保证不同场景的雷达检出结果。

波束形成计算单元根据四组天线对应的0到180度分别设置不同的权重（-ω、0、 ω、2ω），其中ω根据角度值的变换而改变。假定四组天线对应的峰值数据向量分别为

，波束形成计算公式为A=

，能够满足

的

所对应的角度，即表示该目标所在 方向。

可选地，本发明实施例中，四组天线对应的峰值数据和天线权重相乘采用CORDIC算法代替乘法器，可以进一步提高运算速度。

当计算单元完成一组计算时，将最初读入的恒虚警存储器的数值和计算结果一同写入第三存储器（波束形成结果存储器），该存储器中的内容也可以和目标的角度、距离、速度一一对应。

具体的电路结构如图10所示，数字波束形成控制子模块通过存储器读写控制子模块读入目标点对应的天线0、天线1、天线2、天线3的数据，并通过数据选择器（MUX）依次将每组数据送入不同的数字波束形成计算子模块。

例如，数字波束形成计算子模块通过CORDIC算法实现峰值数据与四组天线角度的 权重（-ω、0、ω、2ω）相乘，（ω为变值，每一个角度都有一个与之对应的ω值），并将同一个 角度所对应的乘积结果相加，即实现波束形成计算公式为A=

通过比较器确定所有乘积之和中的最大值，也就是找 到能够满足

的

，该

所对应的角度就 是目标角度。最后通过数据选择器依次输出目标的角度，并将结果写入第三存储器。

数字波束形成计算完成后，通过CAN总线与外部通信。

首先，雷达基带模块广播报文，说明一次目标检测完成。

之后，雷达基带模块开始等待，同时计时器启动计数。当雷达基带模块中的CAN解析子模块收到传输许可是且计时器不为0，根据传输许可的要求传递数据结果，并开启下一轮的目标检测；若计时器倒计时为0时，仍未收到传输许可，雷达基带模块也会开启下一轮的目标检测。

需要注意的是：上文提到的广播报文和传输许可均通过CAN的标准帧传递，标准帧结构如图11所示，仅在DATA域写入特定字符顺序触发相应机制；除此外，传输许可帧内DATA域的不同写入字符顺序，通过CAN解析子模块后，可分别访问傅里叶变换存储器、恒虚警存储器和数字波束形成存储器，实现芯片调试的功能。

另外，本发明实施例中的第一存储器、第二存储器和第三存储器也可以合并成一个存储器。第一存储器、第二存储器和第三存储器均为随机存取存储器(Random AccessMemory, RAM)。

可选地，本发明实施例还提供一种雷达系统，包括上述任一实施例所述的雷达基带模块。

具体地，本发明实施例提供的上述雷达系统中的雷达基带模块的结构及工作原理可参考上述实施例，且能够达到相同的技术效果，在此不再对相同的部分及有益效果进行具体赘述。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (12)

1.一种雷达基带模块，其特征在于，包括：傅里叶变换控制子模块、傅里叶变换计算子模块、恒虚警检测控制子模块、恒虚警计算子模块、数字波束形成控制子模块、数字波束形成计算子模块、控制器局域网络CAN解析子模块、存储器读写控制子模块、第一存储器、第二存储器、第三存储器；

傅里叶变换控制子模块的第一端与模数转换器连接，第二端与傅里叶变换计算子模块的第一端连接，第三端与傅里叶变换计算子模块的第二端连接，第四端与恒虚警检测控制子模块的第一端连接，第五端与存储器读写控制子模块的第二端连接，第六端与存储器读写控制子模块的第一端连接；

恒虚警检测控制子模块的第二端与恒虚警计算子模块的第一端连接，第三端与恒虚警计算子模块的第二端连接，第四端与数字波束形成控制子模块的第一端连接，第五端与第二存储器的第二端连接；

数字波束形成控制子模块的第二端与数字波束形成计算子模块的第一端连接，第三端与数字波束形成计算子模块的第二端连接，第四端与CAN解析子模块的第一端连接，第五端与第三存储器的第二端连接，第六端与第二存储器的第一端连接；

CAN解析子模块的第二端与CAN总线连接，第三端与第三存储器的第一端连接；

存储器读写控制子模块的第三端分别与恒虚警检测控制子模块的第六端、数字波束形成控制子模块的第七端以及CAN解析子模块的第四端连接，第四端与第一存储器的第二端连接，第五端与第一存储器的第一端连接。

2.根据权利要求1所述的雷达基带模块，其特征在于，雷达基带模块仅设置一个傅里叶变换计算子模块，而待处理的天线数据为多组；

傅里叶变换控制子模块采用流水结构实现多组天线数据的傅里叶变换。

3.根据权利要求1所述的雷达基带模块，其特征在于，傅里叶变换计算子模块采用并行迭代结构；

第0级和第1级的计算采用加法器实现，之后的每一级计算结果完成后，根据抽取规则，将上一级的计算结果输出与下一级计算输入相对应，送入蝶形单元计算阵列中。

4.根据权利要求1所述的雷达基带模块，其特征在于，单维快速傅里叶变换FFT全部计算完成后，按照如下顺序依次写入第一存储器中：

第i次FFT计算完成后写地址依次为i-1、i-1+速度维FFT尺寸点数、i-1+2*速度维FFT尺寸点数，……，直到写完该次FFT计算的最后一个结果；

其中，i的取值范围为1~n，n等于连续调频波的数目。

5.根据权利要求3所述的雷达基带模块，其特征在于，FFT矩阵规格的配置参数通过CAN总线进行配置。

6.根据权利要求1所述的雷达基带模块，其特征在于，傅里叶变换控制子模块采用24位运算单元，数据实部和虚部各24位；

第一存储器采用实部虚部各16位存储的格式，其中高13位表示数据内容，低3位表示数据指数。

7.根据权利要求1所述的雷达基带模块，其特征在于，恒虚警检测控制子模块根据寄存器配置调节检测窗函数和检出系数，恒虚警计算子模块根据窗函数设置，通过片选信号选定一维窗口计算并合成二维恒虚警窗口计算，最后通过计算结果和门限值的比较，判断目标是否存在。

8.根据权利要求6所述的雷达基带模块，其特征在于，当待检测单元存在目标时，恒虚警检测控制子模块将对应的地址写入第二存储器。

9.根据权利要求6所述的雷达基带模块，其特征在于，检测窗函数的类型和检出系数通过CAN总线进行配置。

10.根据权利要求1所述的雷达基带模块，其特征在于，数字波束形成控制子模块通过存储器读写控制子模块读入目标点对应的多组天线的数据，并通过数据选择器依次将每组数据送入不同的数字波束形成计算子模块；

数字波束形成计算子模块用于将多组天线的峰值数据进行波束形式确定目标角度，最后通过数据选择器依次输出目标的角度，并将结果写入第三存储器。

11.根据权利要求1所述的雷达基带模块，其特征在于，存储读写控制子模块通过预设优先级顺序避免各个子模块访问存储器的读写冲突，预设优先级顺序由高到低依次为：傅里叶变换控制子模块、恒虚警检测控制子模块、数字波束形成控制子模块、CAN解析子模块。

12.一种雷达系统，其特征在于，包括权利要求1至11任一项所述的雷达基带模块。

Images