CN113328741B - 基于施密特触发电路的p型半堆叠式亚阈值标准单元 - Google Patents

基于施密特触发电路的p型半堆叠式亚阈值标准单元 Download PDF

Info

Publication number
CN113328741B
CN113328741B CN202110515215.7A CN202110515215A CN113328741B CN 113328741 B CN113328741 B CN 113328741B CN 202110515215 A CN202110515215 A CN 202110515215A CN 113328741 B CN113328741 B CN 113328741B
Authority
CN
China
Prior art keywords
nmos
pmos
pull
network
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110515215.7A
Other languages
English (en)
Other versions
CN113328741A (zh
Inventor
杨润萍
殷金曙
杜世民
韩金亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
College of Science and Technology of Ningbo University
Original Assignee
College of Science and Technology of Ningbo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by College of Science and Technology of Ningbo University filed Critical College of Science and Technology of Ningbo University
Priority to CN202110515215.7A priority Critical patent/CN113328741B/zh
Publication of CN113328741A publication Critical patent/CN113328741A/zh
Application granted granted Critical
Publication of CN113328741B publication Critical patent/CN113328741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种基于施密特触发电路的P型半堆叠式亚阈值标准单元，包括上拉网络、下拉网络、栅极反馈PMOS堆叠模块和并联NMOS模块组，上拉网络由n个PMOS管串联构成，具有n‑1个堆叠结点，下拉网络由n个NMOS管并联构成，栅极反馈PMOS堆叠模块由n‑1个PMOS管构成，并联NMOS模块组由n‑1个并联NMOS模块构成；优点是当栅极反馈PMOS堆叠模块和并联NMOS模块组同时导通时，对n‑1个堆叠结点处电容放电，减少了上拉网络的漏电流，同时由于上拉网络、栅极反馈PMOS堆叠模块和并联NMOS模块组构成的施密特触发电路的迟滞特性，改善了电路的VTC曲线并增加了上拉网络的开关阈值，提升了稳定性与可靠性。

Description

基于施密特触发电路的P型半堆叠式亚阈值标准单元
技术领域
本发明涉及一种标准单元，尤其是涉及一种基于施密特触发电路的P型半堆叠式亚阈值标准单元。
背景技术
近年来，随着工艺尺寸的不断缩小与集成电路的迅速发展，芯片的耗能过高问题逐渐成为制约移动终端市场发展重要因素。亚阈值电路是低功耗技术的重要发展方向，随着电源电压的降低，电路的动态功耗呈平方下降，然而电路的延时呈指数级上升。同时，亚阈值漏电流也随着电源电压的下降呈指数下降。当电源电压下降到一种极限的情况时，即电源电压等于或小于晶体管的阈值电压时，则整个电路工作在晶体管亚阈值区域。在一些特定领域如物联网、可穿戴、无线传感网络、射频识别(Radio Frequency Identification，RFID)和生物芯片等领域，亚阈值芯片有着广泛的应用与前景。
通常大规模集成电路设计采用基于标准单元库的半定制设计，标准单元消耗的功耗约占据芯片总功耗的70％以上，因此标准单元的优劣直接影响芯片的性能。标准单元通常包括反相器、与非门、或非门、异或门和触发器等逻辑门，通过大规模组合逻辑门电路可以实现复杂的电路功能。普通的标准单元库是由工艺厂商提供的，其在超阈值区的性能优良。然而应用于亚阈值区，其性能严重下降，如稳定性与可靠性不高、电路延时加剧和漏电流增加等，甚至造成电路时序混乱，逻辑错误等。当前，设计者通常采用纳米级效应如反向窄宽度效应(Inverse Narrow Width Effect，INWE)与反向窄沟道效应(Reverse ShortChannel Effect，RSCE)来优化逻辑门尺寸，改善电路漏电流与延时。但是逻辑门的电路结构并未改变，其稳定性与可靠性并未得到提升。
发明内容
本发明所要解决的技术问题是提供一种在亚阈值区既具有较低的漏电流和延时，又具有较高的稳定性和可靠性的基于施密特触发电路的P型半堆叠式亚阈值标准单元。
本发明解决上述技术问题所采用的技术方案为：一种基于施密特触发电路的P型半堆叠式亚阈值标准单元，包括上拉网络、下拉网络、栅极反馈PMOS堆叠模块和并联NMOS模块组；所述的上拉网络由n个PMOS管串联构成，n为大于等于2的整数，第1个PMOS管的源极连接到电源VDD，第m个PMOS管的漏极和第m+1个PMOS管的源极连接且其连接端为所述的上拉网络的第m个堆叠节点Um，m＝1，2，…，n-1，第n个PMOS管的漏极为所述的上拉网络的输出端，第k个PMOS管的栅极为所述的上拉网络的第k个输入端，k＝1，2，…，n；所述的下拉网络由n个NMOS管并联构成，n个NMOS管的漏极连接且其连接端为所述的下拉网络的输出端，n个NMOS管的源极均接地，第k个NMOS管的栅极为所述的下拉网络的第k个输入端；所述的上拉网络的第k个输入端和所述的下拉网络的第k个输入端连接且其连接端为所述的P型半堆叠式亚阈值标准单元的第k个输入端，用于接入第k个输入信号Ink，所述的下拉网络的输出端和所述的上拉网络的输出端连接且其连接端为所述的P型半堆叠式亚阈值标准单元的输出端；所述的栅极反馈PMOS堆叠模块由n-1个PMOS管构成，第m个PMOS管的栅极为所述的栅极反馈PMOS堆叠模块的第m个反馈端Pm，所述的栅极反馈PMOS堆叠模块具有n-1个栅极反馈端，所述的栅极反馈PMOS堆叠模块的n-1个栅极反馈端均与所述的P型半堆叠式亚阈值标准单元的输出端连接，第m个PMOS管的漏极为所述的栅极反馈PMOS堆叠模块的第m个输入端，所述的栅极反馈PMOS堆叠模块的第m个输入端与所述的上拉网络的第m个堆叠节点连接，第m个PMOS管的源极为所述的栅极反馈PMOS堆叠模块的第m个输出端Sm；所述的并联NMOS模块组由n-1个结构不同的并联NMOS模块构成，其中第m个并联NMOS模块由m个NMOS管构成，第m个并联NMOS模块中，m个NMOS管的漏极连接且其连接端为第m个并联NMOS模块的输入端Qm，m个NMOS管的源极均接地，第j个NMOS管的栅极接入第j个输入信号Inj，j＝1，2，…，m，第m个并联NMOS模块的输入端Qm和所述的栅极反馈PMOS堆叠模块的第m个输出端Sm连接，所述的上拉网络、所述的栅极反馈PMOS堆叠模块和所述的并联NMOS模块组构成的施密特触发电路。
所述的P型半堆叠式亚阈值标准单元的输出端连接有反相器，所述的反相器包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，所述的第一PMOS管的源极接入电源，所述的第一PMOS管的栅极、所述的第二PMOS管的栅极、所述的第一NMOS管的栅极和所述的第二NMOS管的栅极连接且其连接端为所述的反相器的输入端，所述的反相器的输入端和所述的P型半堆叠式亚阈值标准单元的输出端连接，所述的第一PMOS管的漏极、所述的第二PMOS管的源极和所述的第三PMOS管的源极连接，所述的第三PMOS管的漏极接地，所述的第二PMOS管的漏极、所述的第一NMOS管的漏极、所述的第三PMOS管的栅极和所述的第三NMOS管的栅极连接且其连接端为所述的反相器的输出端，所述的第一NMOS管的源极、所述的第二NMOS管的漏极和所述的第三NMOS管的源极连接，所述的第三NMOS管的漏极接入电源，所述的第二NMOS管的源极接地。该电路中，当反相器的输出端输出为0时，第三PMOS管导通，对第一PMOS管和第二PMOS管的堆叠结点处电容放电，使上拉网络的漏电流减小并提升上拉网络的低阈值开关，当反相器输出为1时，第三NMOS管导通，对第一NMOS管和第二NMOS管的堆叠结点处电容充电，使下拉网络的漏电流减小并提升上拉网络的高开关阈值，反相器由于迟滞效应同时提升了高开关阈值与低开关阈值，增强了电路的稳定性与可靠性。
与现有技术相比，本发明的优点在于通过上拉网络、下拉网络、栅极反馈PMOS堆叠模块和并联NMOS模块组构成P型半堆叠式亚阈值标准单元，其中上拉网络、栅极反馈PMOS堆叠模块和并联NMOS模块组构成施密特触发电路，对于具有n个输入端的P型半堆叠式亚阈值标准单元，当栅极反馈PMOS堆叠模块和并联NMOS模块组同时导通时，对上拉网络的n-1个堆叠结点处电容放电，减少了上拉网络的漏电流，同时由于施密特触发电路的迟滞特性，改善了电路的VTC曲线并增加了上拉网络的开关阈值，提升了P型半堆叠式亚阈值标准单元的稳定性与可靠性，由此本发明的P型半堆叠式标准单元能在电路在亚阈值区既具有较低的漏电流和延时，又具有较高的稳定性和可靠性，通过仿真分析可得，本发明的P型半堆叠式标准单元在稳定性、可靠性、延时、功耗与功耗延时积均优于其它现有技术。
附图说明
图1为本发明的基于施密特触发电路的P型半堆叠式亚阈值标准单元的结构框图；
图2为本发明的基于施密特触发电路的P型半堆叠式亚阈值标准单元的上拉网络的电路图；
图3为本发明的基于施密特触发电路的P型半堆叠式亚阈值标准单元的下拉网络的电路图；
图4为本发明的基于施密特触发电路的P型半堆叠式亚阈值标准单元的第m个并联NMOS模块的电路图；
图5为本发明的基于施密特触发电路的P型半堆叠式亚阈值标准单元的反相器的电路图；
图6为本发明实施例一的基于施密特触发电路的P型半堆叠式亚阈值标准单元为两输入或非门时的电路图；
图7为本发明实施例二的基于施密特触发电路的P型半堆叠式亚阈值标准单元为两输入或门时的电路图；
图8为本发明实施例三的基于施密特触发电路的P型半堆叠式亚阈值标准单元为三输入或非门时的电路图；
图9为本发明实施例四的基于施密特触发电路的P型半堆叠式亚阈值标准单元为三输入或门时的电路图；
图10为本发明实施例一至实施例四的基于施密特触发电路的P型半堆叠式亚阈值标准单元与现有技术的噪声容限对比图(电源电压为0.6V)；
图11为本发明实施例一和实施例三的基于施密特触发电路的P型半堆叠式亚阈值标准单元与现有技术的功耗对比图；
图12为本发明实施例一和实施例三的基于施密特触发电路的P型半堆叠式亚阈值标准单元与现有技术的延时对比图；
图13为本发明实施例一和实施例三的基于施密特触发电路的P型半堆叠式亚阈值标准单元与现有技术的功耗延时积对比图；
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例一：如图1至图4所示，一种基于施密特触发电路的P型半堆叠式亚阈值标准单元，包括上拉网络、下拉网络、栅极反馈PMOS堆叠模块和并联NMOS模块组；上拉网络由n个PMOS管串联构成，n为大于等于2的整数，第1个PMOS管的源极连接到电源VDD，第m个PMOS管的漏极和第m+1个PMOS管的源极连接且其连接端为上拉网络的第m个堆叠节点Um，m＝1，2，…，n-1，第n个PMOS管的漏极为上拉网络的输出端，第k个PMOS管的栅极为上拉网络的第k个输入端，k＝1，2，…，n；下拉网络由n个NMOS管并联构成，n个NMOS管的漏极连接且其连接端为下拉网络的输出端，n个NMOS管的源极均接地，第k个NMOS管的栅极为下拉网络的第k个输入端；上拉网络的第k个输入端和下拉网络的第k个输入端连接且其连接端为P型半堆叠式亚阈值标准单元的第k个输入端，用于接入第k个输入信号Ink，下拉网络的输出端和上拉网络的输出端连接且其连接端为P型半堆叠式亚阈值标准单元的输出端OUT；栅极反馈PMOS堆叠模块由n-1个PMOS管构成，第m个PMOS管的栅极为栅极反馈PMOS堆叠模块的第m个反馈端Pm，栅极反馈PMOS堆叠模块具有n-1个栅极反馈端，栅极反馈PMOS堆叠模块的n-1个栅极反馈端均与P型半堆叠式亚阈值标准单元的输出端连接，第m个PMOS管的漏极为栅极反馈PMOS堆叠模块的第m个输入端，栅极反馈PMOS堆叠模块的第m个输入端与上拉网络的第m个堆叠节点连接，第m个PMOS管的源极为栅极反馈PMOS堆叠模块的第m个输出端Sm；并联NMOS模块组由n-1个结构不同的并联NMOS模块构成，其中第m个并联NMOS模块由m个NMOS管构成，第m个并联NMOS模块中，m个NMOS管的漏极连接且其连接端为第m个并联NMOS模块的输入端Qm，m个NMOS管的源极均接地，第j个NMOS管的栅极接入第j个输入信号Inj，j＝1，2，…，m，第m个并联NMOS模块的输入端Qm和栅极反馈PMOS堆叠模块的第m个输出端Sm连接，上拉网络、栅极反馈PMOS堆叠模块和并联NMOS模块组构成的施密特触发电路。
本实施例中，n的取值为2，上拉网络由2个PMOS管M1和M2串联构成，下拉网络由2个NMOS管M3和M4并联构成，栅极反馈PMOS堆叠模块由1个PMOS管M5构成，并联NMOS模块组1个并联NMOS模块构成，其中该并联NMOS模块由1个NMOS管M6构成，此时P型半堆叠式亚阈值标准单元为两输入或非门，具体电路如图6所示。
本实施例的两输入或非门中，PMOS管M1、PMOS管M2、PMOS管M5、NMOS管M6构成P型半堆叠式结构，该P型半堆叠式结构与施密特触发电路具有相同功能，实质上就是一个施密特触发电路，当输入In1In2＝10，11时，PMOS管M5与NMOS管M6同时导通，将堆叠结点U1处的电容放电，使PMOS管M2的漏源电压接近零且栅源电压大于零。由亚阈值电流公式可知，减少上拉网络的漏电流，并有效提高开关阈值电压。当输入In1In2＝01时，由堆叠效应可知降低了电路的漏电流。利用INWE与RSCE效应，上拉网络、栅极反馈PMOS模块和m个NMOS并联模块的晶体管均采用最小尺寸设计，其尺寸均为60×150nm。亚阈值区，小宽度器件尺寸具有较大的驱动电流，有效地减少了电路延时。由于NMOS管M6的存在，在电路正常运行时PMOS管M1、PMOS管M5和NMOS管M6无法同时导通。同时，由于施密特触发电路的迟滞特性，两输入或非门的低触发电压增大，电路的迟滞宽度增大，稳定性与可靠性得到了提高。
实施例二：本实施例与实施例一基本相同，区别仅在于：本实施例中，P型半堆叠式亚阈值标准单元的输出端OUT连接有反相器，如图5所示，反相器包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS管N1、第二NMOS管N2和第三NMOS管N3，第一PMOS管P1的源极接入电源，第一PMOS管P1的栅极、第二PMOS管P2的栅极、第一NMOS管N1的栅极和第二NMOS管N2的栅极连接且其连接端为反相器的输入端，反相器的输入端和P型半堆叠式亚阈值标准单元的输出端连接，第一PMOS管P1的漏极、第二PMOS管P2的源极和第三PMOS管P3的源极连接，第三PMOS管P3的漏极接地，第二PMOS管P2的漏极、第一NMOS管N1的漏极、第三PMOS管P3的栅极和第三NMOS管N3的栅极连接且其连接端为反相器的输出端，第一NMOS管N1的源极、第二NMOS管N2的漏极和第三NMOS管N3的源极连接，第三NMOS管N3的漏极接入电源，第二NMOS管N2的源极接地。此时P型半堆叠式亚阈值标准单元为两输入或门，具体电路如图7所示。
本实施例的两输入或门通过在实施例一的两输入或非门的输出端添加一个反相器而实现，该反相器也为一个施密特触发电路，两输入或非门的输出信号作为反相器的输入信号。当两输入或非门的输出端信号为0时，第一PMOS管P1、第二PMOS管P2和第三PMOS管P3导通，对结点X1处的电容放电，使得第二PMOS管P2的漏源电压接近零且栅源电压大于零，从而减少了上拉网络的漏电流。当两输入或非门输出端信号为1时，第一NMOS管N1、第二NMOS管N2和第三NMOS管N3导通，对结点Y1充电，使得第一NMOS管N1的漏源电压接近零且栅源电压小于零，从而减少了下拉网络的漏电流。同理，上拉网络的晶体管尺寸为60×150nm，双宽度最小尺寸设计。两输入或门的低触发电压与高触发电压同时增大，电路的稳定性与可靠性增强。
实施例三：本实施例与实施例一基本相同，区别仅在于本实施例中，n的取值为3，上拉网络由3个PMOS管M7、M8和M9串联构成，下拉网络由3个NMOS管M10、M11和M12并联构成，栅极反馈PMOS堆叠模块由2个PMOS管M13和M14构成，并联NMOS模块组2个并联NMOS模块构成，其中第1个并联NMOS模块由1个NMOS管M15构成，第2个并联NMOS模块由2个NMOS管M16和M17构成，此时P型半堆叠式亚阈值标准单元为三输入或非门，具体电路如图8所示。
本实施例的三输入或非门中，PMOS管M7、M8和M9、PMOS管M13和M14、NMOS管M15、NMOS管M16和M17构成，P型半堆叠式结构，该P型半堆叠式结构与施密特触发电路具有相同功能，实质上就是一个施密特触发电路，上拉网络具有与施密特触发电路结构功能一致的双重反馈，当输入信号In1In2In3＝100、101、110、111时，M13与M15同时导通时，对堆叠结点U1处电容放电，使得M8的栅源电压提高，漏源电压接近零；当输入信号In1In2In3＝010、011、110、111时，M14与M16或M17同时导通，对堆叠结点U2处电容放电，使得M9与M8栅源电压提高，漏源电压接近零，从而减少上拉网络的漏电流。其中M15、M16和M17为辅助电路设计，当M7、M8与反馈管M13、M14同时导通时，此时电路中辅助晶体管M15、M16和M17处于关断状态，避免了直流通路的产生。上拉网络的晶体管尺寸为60×150nm，双宽度最小尺寸设计。
实施例四：本实施例与实施例三基本相同，区别仅在于：本实施例中，P型半堆叠式亚阈值标准单元的输出端OUT连接有反相器，如图5所示，反相器包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS管N1、第二NMOS管N2和第三NMOS管N3，第一PMOS管P1的源极接入电源，第一PMOS管P1的栅极、第二PMOS管P2的栅极、第一NMOS管N1的栅极和第二NMOS管N2的栅极连接且其连接端为反相器的输入端，反相器的输入端和P型半堆叠式亚阈值标准单元的输出端连接，第一PMOS管P1的漏极、第二PMOS管P2的源极和第三PMOS管P3的源极连接，第三PMOS管P3的漏极接地，第二PMOS管P2的漏极、第一NMOS管N1的漏极、第三PMOS管P3的栅极和第三NMOS管N3的栅极连接且其连接端为反相器的输出端，第一NMOS管N1的源极、第二NMOS管N2的漏极和第三NMOS管N3的源极连接，第三NMOS管N3的漏极接入电源，第二NMOS管N2的源极接地。此时P型半堆叠式亚阈值标准单元为三输入或门，具体电路如图9所示。
本实施例的三输入或门通过在实施例三的三输入或非门的输出端添加一个反相器而实现，该反相器也为一个施密特触发电路，两输入或非门的输出信号作为反相器的输入信号。当三输入或非门的输出端信号为0时，第一PMOS管P1、第二PMOS管P2和第三PMOS管P3导通，对结点X1处的电容放电，使得第二PMOS管P2的漏源电压接近零且栅源电压大于零，从而减少了上拉网络的漏电流。当三输入或非门输出端信号为1时，第一NMOS管N1、第二NMOS管N2和第三NMOS管N3导通，对结点Y1充电，使得第一NMOS管N1的漏源电压接近零且栅源电压小于零，从而减少了下拉网络的漏电流。同理，上拉网络的晶体管尺寸为60×150nm，双宽度最小尺寸设计。三输入或门的低触发电压与高触发电压同时增大，电路的稳定性与可靠性增强。
在TSMC 65nm工艺下，使用HSPICE软件对本发明实施例的电路进行仿真验证。输入信号为包含所有跳变情况的随机数，电源电压Vdd为0.3-0.6V，延时为输入电压电平50％到输出电压电平50％的时间。功耗延时积(Power Delay Product，PDP)为电路的平均功耗与最大延时的乘积，输出负载为FO4的反相器。在同等的测试环境下将本发明与同类现有技术在功耗、延时、PDP和噪声容限方面进行比较。以Cov表示TSMC 65nm工艺库单元电路。
本发明实施例一至实施例四的基于施密特触发电路的P型半堆叠式亚阈值标准单元与现有技术的噪声容限对比图(电源电压为0.6V)如图10所示。分析图10可知，本发明的P型半堆叠式亚阈值标准单元的噪声容限值占据电源电压的18.5％-24.8％，TSMC65nm工艺库单元电路噪声容限占比达到16.3％-21.8％，文献[1](SHARMAP,JAIN P,DAS B P.Anoptimal device sizing for a performance-driven and area-efficientsubthreshold cell library for IoT applications[J].Microelectronics Journal,2019,92:104613.doi:10.1016/j.mejo.2019.104613.)的设计方法噪声容限占比达到17％-22.6％。与TSMC标准单元相比，本发明的P型半堆叠式亚阈值标准单元噪声容限提升11.5％-15.3％。本发明的P型半堆叠式亚阈值标准单元能有效地提升噪声容限，在低电压下能保持良好的稳定性与可靠性。
本发明实施例一和实施例三的基于施密特触发电路的P型半堆叠式亚阈值标准单元与现有技术的功耗对比图如图11所示。分析图11可知：与文献[1]相比可知，在0.3-0.6V电压范围内，本发明的两输入或非门具有最小的功耗。与文献[1]的两输入或非门相比，在0.45V电压下，本发明的两输入或非门的功耗可减少7.17％，在电压低于0.45V时，功耗减少比例逐渐减小；与文献[1]的三输入或非门相比，在0.45V电压下，本发明的三输入或非门的功耗可减少21.3％，在电压低于0.45V时，功耗减少比例仍能保持18％以上。由此可知与文献[1]相比，本发明的P型半堆叠式亚阈值标准单元能有效地减少电路的漏电流，进而减少电路的总功耗。
本发明实施例一和实施例三的基于施密特触发电路的P型半堆叠式亚阈值标准单元与现有技术的延时对比图如图12所示。分析图12可知：由于在亚阈值区电路的延时迅速恶化，在电压从0.6V降低到0.3V时，电路的延时降低了约3个数量级，本发明的两输入或非门的延时最小。与文献[1]和TSMC65nm标准单元电路相比，本发明在电路设计与版图设计中利用INWE与RSCE效应优化晶体管尺寸，提升电路的上拉网络开关阈值，并采用最小宽度设计增大晶体管驱动电流，电路的延时得到改善。当电源电压从0.6V降低到0.3V时，由于半堆叠式结构的迟滞效应，本发明三输入或非门与文献[1]的延时比例逐渐缩小。
本发明实施例一和实施例三的基于施密特触发电路的P型半堆叠式亚阈值标准单元与现有技术的功耗延时积对比图如图13所示。分析图13可知：随着电源电压的降低，电路的延时迅速恶化，PDP呈现上升的趋势。由于三输入或非门的延时恶化最大，在0.3V-0.6V电压变化范围内具有最大的PDP。本发明的两输入或非门与文献[1]两输入或非门相比，PDP的增加始终保持在小幅度范围，但是可靠性与稳定性得到提升。这表明本发明的P型半堆叠式亚阈值标准单元在亚阈值区的速度和功耗方面进行了更好的优化。

Claims (2)

1.一种基于施密特触发电路的P型半堆叠式亚阈值标准单元，其特征在于包括上拉网络、下拉网络、栅极反馈PMOS堆叠模块和并联NMOS模块组；
所述的上拉网络由n个PMOS管串联构成，n为大于等于2的整数，第1个PMOS管的源极连接到电源VDD，第m个PMOS管的漏极和第m+1个PMOS管的源极连接且其连接端为所述的上拉网络的第m个堆叠节点Um，m＝1，2，…，n-1，第n个PMOS管的漏极为所述的上拉网络的输出端，第k个PMOS管的栅极为所述的上拉网络的第k个输入端，k＝1，2，…，n；
所述的下拉网络由n个NMOS管并联构成，n个NMOS管的漏极连接且其连接端为所述的下拉网络的输出端，n个NMOS管的源极均接地，第k个NMOS管的栅极为所述的下拉网络的第k个输入端；
所述的上拉网络的第k个输入端和所述的下拉网络的第k个输入端连接且其连接端为所述的P型半堆叠式亚阈值标准单元的第k个输入端，用于接入第k个输入信号Ink，所述的下拉网络的输出端和所述的上拉网络的输出端连接且其连接端为所述的P型半堆叠式亚阈值标准单元的输出端；
所述的栅极反馈PMOS堆叠模块由n-1个PMOS管构成，第m个PMOS管的栅极为所述的栅极反馈PMOS堆叠模块的第m个反馈端Pm，所述的栅极反馈PMOS堆叠模块具有n-1个栅极反馈端，所述的栅极反馈PMOS堆叠模块的n-1个栅极反馈端均与所述的P型半堆叠式亚阈值标准单元的输出端连接，第m个PMOS管的漏极为所述的栅极反馈PMOS堆叠模块的第m个输入端，所述的栅极反馈PMOS堆叠模块的第m个输入端与所述的上拉网络的第m个堆叠节点连接，第m个PMOS管的源极为所述的栅极反馈PMOS堆叠模块的第m个输出端Sm；
所述的并联NMOS模块组由n-1个结构不同的并联NMOS模块构成，其中第m个并联NMOS模块由m个NMOS管构成，第m个并联NMOS模块中，m个NMOS管的漏极连接且其连接端为第m个并联NMOS模块的输入端Qm，m个NMOS管的源极均接地，第j个NMOS管的栅极接入第j个输入信号Inj，j＝1，2，…，m，第m个并联NMOS模块的输入端Qm和所述的栅极反馈PMOS堆叠模块的第m个输出端Sm连接；
所述的上拉网络、所述的栅极反馈PMOS堆叠模块和所述的并联NMOS模块组构成的施密特触发电路。
2.根据权利要求1所述的一种基于施密特触发电路的P型堆叠式亚阈值标准单元，其特征在于所述的P型半堆叠式亚阈值标准单元的输出端连接有反相器，所述的反相器包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，所述的第一PMOS管的源极接入电源，所述的第一PMOS管的栅极、所述的第二PMOS管的栅极、所述的第一NMOS管的栅极和所述的第二NMOS管的栅极连接且其连接端为所述的反相器的输入端，所述的反相器的输入端和所述的P型半堆叠式亚阈值标准单元的输出端连接，所述的第一PMOS管的漏极、所述的第二PMOS管的源极和所述的第三PMOS管的源极连接，所述的第三PMOS管的漏极接地，所述的第二PMOS管的漏极、所述的第一NMOS管的漏极、所述的第三PMOS管的栅极和所述的第三NMOS管的栅极连接且其连接端为所述的反相器的输出端，所述的第一NMOS管的源极、所述的第二NMOS管的漏极和所述的第三NMOS管的源极连接，所述的第三NMOS管的漏极接入电源，所述的第二NMOS管的源极接地。
CN202110515215.7A 2021-05-12 2021-05-12 基于施密特触发电路的p型半堆叠式亚阈值标准单元 Active CN113328741B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110515215.7A CN113328741B (zh) 2021-05-12 2021-05-12 基于施密特触发电路的p型半堆叠式亚阈值标准单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110515215.7A CN113328741B (zh) 2021-05-12 2021-05-12 基于施密特触发电路的p型半堆叠式亚阈值标准单元

Publications (2)

Publication Number Publication Date
CN113328741A CN113328741A (zh) 2021-08-31
CN113328741B true CN113328741B (zh) 2022-03-29

Family

ID=77415373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110515215.7A Active CN113328741B (zh) 2021-05-12 2021-05-12 基于施密特触发电路的p型半堆叠式亚阈值标准单元

Country Status (1)

Country Link
CN (1) CN113328741B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19900859A1 (de) * 1998-01-13 1999-07-15 Lg Semicon Co Ltd CMOS-Schaltung geringer Leistung
US6518796B1 (en) * 2000-06-30 2003-02-11 Intel Corporation Dynamic CMOS circuits with individually adjustable noise immunity
US7167032B1 (en) * 2004-03-31 2007-01-23 Lattice Semiconductor Corporation Self-adjusting Schmitt trigger
EP3537413A1 (en) * 2018-03-09 2019-09-11 Karlsruher Institut für Technologie Reliable low-power memory-based puf architecture

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914449B2 (en) * 2001-04-02 2005-07-05 Xilinx, Inc. Structure for reducing leakage current in submicron IC devices
JP3983032B2 (ja) * 2001-11-09 2007-09-26 沖電気工業株式会社 半導体記憶装置
TWI230507B (en) * 2003-11-18 2005-04-01 Admtek Inc High voltage compatible output buffer consisted of low voltage devices
US7268590B2 (en) * 2005-12-15 2007-09-11 International Business Machines Corporation Method and apparatus for implementing subthreshold leakage reduction in LSDL
US9077245B2 (en) * 2011-09-16 2015-07-07 North Carolina State University AC powered logic circuits and systems including same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19900859A1 (de) * 1998-01-13 1999-07-15 Lg Semicon Co Ltd CMOS-Schaltung geringer Leistung
US6518796B1 (en) * 2000-06-30 2003-02-11 Intel Corporation Dynamic CMOS circuits with individually adjustable noise immunity
US7167032B1 (en) * 2004-03-31 2007-01-23 Lattice Semiconductor Corporation Self-adjusting Schmitt trigger
EP3537413A1 (en) * 2018-03-09 2019-09-11 Karlsruher Institut für Technologie Reliable low-power memory-based puf architecture

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Niklas Lotze.A 62 mV 0.13 m CMOS Standard-Cell-Based A 62 mV 0.13 m CMOS Standard-Cell-Based.《IEEE JOURNAL OF SOLID-STATE CIRCUITS》.2012, *
优化施密特触发门的可靠性和性能;mihal tache;《The journal of Engineering》;20180814;全文 *

Also Published As

Publication number Publication date
CN113328741A (zh) 2021-08-31

Similar Documents

Publication Publication Date Title
US6900690B2 (en) Low-power high-performance integrated circuit and related methods
KR100405747B1 (ko) 반도체 집적회로
US6677797B2 (en) Semiconductor integrated circuit
JPH10117140A (ja) 電荷再循環差動論理回路及びこれを用いる方法
US9531361B2 (en) Power efficient multiplexer
US9985631B2 (en) Digital circuits having improved transistors, and methods therefor
Mushtaq et al. Performance analysis for reliable nanoscaled FinFET logic circuits
Sachdeva et al. Statistical stability characterization of schmitt trigger based 10-t sram cell design
Raychowdhury et al. A feasibility study of subthreshold SRAM across technology generations
CN113328741B (zh) 基于施密特触发电路的p型半堆叠式亚阈值标准单元
CN113395067B (zh) 基于mos管堆叠扩展结构的逻辑门电路
Mishra et al. Design and mathematical analysis of a 7t sram cell with enhanced read snm using pmos as an access transistor
Reddy et al. Energy optimization of 6T SRAM cell using low-voltage and high-performance inverter structures
Mishra et al. Design of SRAM cell using Voltage Lowering and Stacking Techniques for Low Power Applications
CN220775804U (zh) 一种适用于高速应用的新型电流模式逻辑锁存器
Yadav et al. Performance comparison of ONOFIC and LECTOR based approaches for Leakage Power Reduction
AU2021106624A4 (en) Novel Design Approach for Performance Improvement of Low Power Static Random Access Memory
Priyanka et al. High Performance and Low Power VLSI CMOS Circuit Design Using ONOFIC Approach
Sharma et al. Modified on-off logic technique for low leakage CMOS circuits
Pelloie Using SOI to achieve low-power consumption in digital
Lu et al. A Pull-Up Adaptive Sense Amplifier Based on Dual-Gate IGZO TFTs
Chavan et al. High performance and low power ONOFIC approach for VLSI CMOS circuits design
Amarchinta et al. Robust and high performance subthreshold standard cell design
Athreya et al. Analysis and Implementation of Subthreshold Adiabatic Logic Design for Ultralow-Power Applications
Bhaskar et al. Optimization in PFSCL Design Using Floating-Gate MOSFET

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 315331 No. 521, Wenwei Road, Baisha road street, Cixi City, Ningbo City, Zhejiang Province

Patentee after: COLLEGE OF SCIENCE & TECHNOLOGY NINGBO University

Address before: 315212 No. 505 Yuxiu Road, Zhuangshi Street, Zhenhai District, Ningbo City, Zhejiang Province

Patentee before: COLLEGE OF SCIENCE & TECHNOLOGY NINGBO University