CN113327926B - 动态随机存取存储器及其制作方法 - Google Patents
动态随机存取存储器及其制作方法 Download PDFInfo
- Publication number
- CN113327926B CN113327926B CN202110587180.8A CN202110587180A CN113327926B CN 113327926 B CN113327926 B CN 113327926B CN 202110587180 A CN202110587180 A CN 202110587180A CN 113327926 B CN113327926 B CN 113327926B
- Authority
- CN
- China
- Prior art keywords
- sidewall
- active regions
- layer
- trench
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 150000004767 nitrides Chemical class 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 59
- 238000005530 etching Methods 0.000 claims description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 46
- 229920005591 polysilicon Polymers 0.000 claims description 46
- 238000005520 cutting process Methods 0.000 claims description 15
- 229920000642 polymer Polymers 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 7
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 6
- 239000006227 byproduct Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 229960002050 hydrofluoric acid Drugs 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- AIFMYMZGQVTROK-UHFFFAOYSA-N silicon tetrabromide Chemical compound Br[Si](Br)(Br)Br AIFMYMZGQVTROK-UHFFFAOYSA-N 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种动态随机存取存储器，包括一衬底，复数个第一有源区域设置在该衬底上，沿着一第一方向端部对端部排列并且沿着一第二方向互相平行，其中该第一方向垂直于该第二方向。复数个第二有源区域设置在该第一有源区域之间并且沿着该第一方向端部对端部排列，其中该第二有源区域各自包括邻近该第二有源区域与该第一有源区域之间的一第一沟槽的一第一侧壁以及邻近该第一有源区域的端部之间的一第二沟槽的一第二侧壁，其中于沿着该第二方向的一剖面图中，该第一侧壁的一第一倾角大于该第二侧壁的一第二倾角。
Description
技术领域
本发明涉及一种半导体结构及其制作方法。更具体而言，本发明涉及一种动态随机存取存储器(DRAM)及其制作方法。
背景技术
动态随机存取存储器(DRAM)是一种易失性存储器。DRAM装置通常包括一个由存储器单元阵列组成的存储器区域，和一个由控制电路组成的外围区域。外围区域中的控制电路可以通过穿越存储器区域的复数列字线(word lines)和复数行位线(bit lines)对存储器区域中的每个存储器单元进行寻址，并与每个存储器单元电连接，以执行数据的读、写或擦除。在先进的半导体制造中，通过采用埋入字线或埋入位线的架构，可以大幅缩小DRAM器件的芯片尺寸，通过这种架构，存储器单元的有源区域可以以密集的间距排列，以获得更高的单元密度。然而，为了实现上述架构，DRAM的制造工艺已越来越复杂。
发明内容
本发明的目的之一在于提供一种动态随机存取存储器(DRAM)及其制作方法。
本发明一方面提供了一种动态随机存取存储器，包括一衬底，复数个第一有源区域设置在该衬底上，沿着一第一方向端部对端部排列并且沿着一第二方向互相平行，其中该第一方向垂直于该第二方向。复数个第二有源区域设置在该第一有源区域之间并且沿着该第一方向端部对端部排列，其中该第二有源区域各自包括邻近该第二有源区域与该第一有源区域之间的一第一沟槽的一第一侧壁以及邻近该第一有源区域的端部之间的一第二沟槽的一第二侧壁，其中于沿着该第二方向的一剖面图中，该第一侧壁的一第一倾角大于该第二侧壁的一第二倾角。
本发明另一方面提供了一种动态随机存取存储器，包括一衬底，复数个第一有源区域设置在该衬底上，其中该第一有源区域沿着第一方向延伸并且沿着该第一方向端部对端部排列。复数个第二有源区域设置在该第一有源区域之间并且沿着该第一方向端部对端部排列，其中该第一有源区域与该第二有源区域沿着一第二方向交错设置，该第一方向垂直于该第二方向，于一顶视图中，该第一有源区域的一轮廓粗糙度不同于该第二有源区域的一轮廓粗糙度。
本发明又另一方面提供了一种动态随机存取存储器的制作方法，包括以下步骤。提供一衬底，然后依序于该衬底上形成一氧化物层、一多晶硅层、一氮化物层。进行一自对准反相图案化工艺，以于该氮化物层上形成复数个轴心结构以及复数个非轴心结构。以该轴心结构及该非轴心结构为蚀刻遮罩对该氮化物层进行蚀刻，以形成复数个第一氮化物图案以及复数个第二氮化物图案，其中剩余的该非轴心结构覆盖在该第二氮化物图案上。以该第一氮化物图案、该第二氮化物图案，以及剩余的该非轴心结构为蚀刻遮罩对该多晶硅层进行蚀刻，以形成复数个第一多晶硅图案以及复数个第二多晶硅图案以及一侧壁聚合物层覆盖在该第一多晶硅图案的侧壁及该第二多晶硅图案的侧壁上。以该第一多晶硅图案、该第二多晶硅图案，以及该侧壁聚合物层为蚀刻遮罩对该氧化物层进行蚀刻，以形成复数个第一氧化物图案以及复数个第二氧化物图案。
附图说明
所附图式提供对于此实施例更深入的了解，并纳入此说明书成为其中一部分。这些图式与描述，用来说明一些实施例的原理。须注意的是所有图式均为示意图，以说明和制图方便为目的，相对尺寸及比例都经过调整。相同的符号在不同的实施例中代表相对应或类似的特征。
图1至图10为根据本发明一实施例之动态随机存取存储器的制作方法步骤示意图，其中:
图1示出了在制作方法的一起始步骤中，用于制作动态随机存取存储器的一衬底的顶部平面图和截面图；
图2示出了在衬底上形成一氧化物层、一多晶硅层、一氮化物层，以及多个轴心结构的步骤的顶视图和剖面图；
图3示出了在轴心结构上形成氧化物衬层的步骤的顶视图和剖面图；
图4示出了在氧化物衬层上形成一填充层的步骤的顶视图和剖面图；
图5示出了回蚀刻填充层直到暴露出位于轴心结构的顶面上的氧化物衬层的步骤的顶视图和剖面图；
图6示出了移除位于轴心结构的顶面及侧壁上的氧化物衬层的步骤的顶视图和剖面图；
图7示出了进行氮化物蚀刻工艺以及鳍状结构切割工艺以图案化氮化物层的步骤的顶视图和剖面图；
图8示出了进行蚀刻工艺以蚀刻并图案化多晶硅层的步骤的顶视图和剖面图；
图9示出了进行蚀刻工艺以蚀刻并图案化氧化物层的步骤的顶视图和剖面图；以及
图10示出了进行蚀刻工艺以蚀刻并图案化衬底以及进行蚀刻工艺以移除剩余的氧化物层的步骤的顶视图和剖面图。
图11示出了图10所示动态随机存取存储器的另一剖面图。
其中，附图标记说明如下：
10 衬底
10a 第一有源区域
10b 第二有源区域
10c 扩大部分
12 氧化物层
14 多晶硅层
16 氮化物层
20 轴心材料层
22 氧化物衬层
24 填充层
32 侧壁聚合物层
100 阵列图案
120 阵列图案
140 阵列图案
160 阵列图案
12a 第一氧化物图案
12b 第二氧化物图案
12c 扩大部分
14a 第一多晶硅图案
14b 第二多晶硅图案
14c 侧壁部分
16a 第一氮化物图案
16b 第二氮化物图案
16c 侧壁部分
AA 切线
BB 切线
D1 深度
D2 深度
D3 深度
E1 回蚀刻工艺
E2 蚀刻工艺
E3 蚀刻工艺
E4 等离子体灰化工艺
E5 鳍状结构切割工艺
E6 蚀刻工艺
E7 蚀刻工艺
MD 轴心结构
NMD 非轴心结构
R1 切割区域
S1 第一侧壁
S2 第二侧壁
S3 第三侧壁
S4 第四侧壁
S5 第五侧壁
T1 第一沟槽
T2 第二沟槽
T3 第三沟槽
W2 宽度
W3 宽度
Y 第一方向
X 第二方向
Z 第三方向
θ1 第一倾角
θ2 第二倾角
θ3 第三倾角
θ4 第四倾角
θ5 第五倾角
具体实施方式
为使熟习本发明所属技术领域之一般技艺者能更进一步了解本发明，下文特列举本发明之较佳实施例，并配合所附图式，详细说明本发明的构成内容及所欲达成之功效。须知悉的是，以下所举实施例可以在不脱离本揭露的精神下，将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。
图1至图10为根据本发明一实施例之动态随机存取存储器(DRAM)的制作方法步骤示意图。图1至图10的左半部所绘示为动态随机存取存储器于不同制作步骤时的顶视图。图1至图10的右半部所绘示为沿着顶视图中AA切线切过部分动态随机存取存储器的剖面图。图1示出了第一方向Y、第二方向X，以及第三方向Z以便于理解动态随机存取存储器的特征之间的相关位置。根据本发明一实施例，第一方向Y和第二方向X相互垂直，第三方向Z垂直于由第一方向Y和第二方向X定义的平面。切线AA大致上平行于第二方向X。
请参考图1。动态随机存取存储器的制作方法首先包括提供一衬底10，例如是硅衬底、外延衬底、硅锗衬底、碳化硅衬底，或者绝缘上覆硅衬底(silicon-on-insulator,SOI)，但不限于此。
请参考图2。接者依序于衬底10上形成氧化物层12、多晶硅层14，以及氮化物层16，然后于氮化物层16上形成多个轴心结构MD。根据本发明一实施例，制作轴心结构MD的方法可包括于该氮化物层16上形成一轴心材料层20，然后进行图案化工艺以去除轴心材料层20多余的部分，获得轴心结构MD。根据本发明一实施例，轴心材料层20可包括有机介电材料(organic dielectric layer,ODL)，但不限于此。
请参考图3。接着于氮化物层16上形成氧化物衬层22，并使氧化物衬层22共型的覆盖轴心结构MD的顶面和侧壁。应注意的是，氧化物衬层22的厚度需适当控制以于轴心结构MD之间留下空隙。
请参考图4。接着于氧化物衬层22上全面性的形成填充层24并使填充层24填满轴心结构MD之间的空隙。根据本发明一实施例，填充层24与轴心材料层20可包括相同材料，例如有机介电材料(organic dielectric layer,ODL)。
请参考图5。接着进行回蚀刻工艺E1(例如是干蚀刻工艺)，以移除部分填充层24直到显露出位于轴心结构MD的顶面上的氧化物衬层22。根据本发明一实施例，填充在轴心结构MD之间的空隙的填充层24可被凹陷至低于轴心结构MD的顶面上的氧化物衬层22，例如被凹陷至大致上与轴心结构MD的顶面齐平的高度。
请参考图6。接着进行蚀刻工艺E2(例如是干蚀刻工艺)，以移除位于轴心结构MD的顶面及侧壁上的氧化物衬层22直到显露出轴心结构MD以及氮化物层16的表面，从而形成位于轴心结构MD之间并且与轴心结构MD交替排列的非轴心结构NMD。如图6所示，非轴心结构NMD各自包括由氧化物衬层22构成的下部以及由填充层24构成的上部。图2到图6所示制造步骤可被称为自对准反相图案化工艺(self-aligned reverse patterning,SARP)。根据本发明一实施例，轴心结构MD和非轴心结构NMD的高度可大致上相同。
请参考图7。接着进行蚀刻工艺E3(例如是干蚀刻工艺)，利用轴心结构MD和非轴心结构NMD作为蚀刻遮罩对氮化物层16进行蚀刻，以将轴心结构MD和非轴心结构NMD的图案转移到氮化物层16中，获得图案化的氮化物层16。后续，可进行等离子体灰化工艺E4移除剩余的轴心结构MD和非轴心结构NMD，然后进行鳍状结构切割工艺E5以移除图案化的氮化物层16预定的部分，获得复数个第一氮化物图案16a以及复数个第二氮化物图案16b以及阵列图案160。根据本发明一实施例，蚀刻工艺E3和鳍状结构切割工艺E5可利用二氟甲烷(CH2F2)、三氟甲烷(CHF3)，及/或四氟甲烷(CF4)搭配其他适合的气体来蚀刻氮化物层16。等离子体灰化工艺E4可利用氧等离子体来移除剩余的轴心结构MD和非轴心结构NMD。
如图7所示，阵列图案160可包括对应于轴心结构MD图案的第一氮化物图案16a以及对应于非轴心结构NMD图案的第二氮化物图案16b。第一氮化物图案16a的长度沿着第一方向Y延伸并且以端部对端部的方式沿着第一方向Y排列。第二氮化物图案16b位于第一氮化物图案16a之间，且长度沿着第一方向Y延伸并且以端部对端部的方式沿着第一方向Y排列。第一氮化物图案16a以及第二氮化物图案16b沿着第二方向X交错设置。值得注意的是，第二氮化物图案16b各自包括邻近第一氮化物图案16a的端部之间的切割区域R1的两个侧壁部分16c，且这两个侧壁部分16c沿着第二方向不对齐。
也值得注意的是，等离子体灰化工艺E4和鳍状结构切割工艺E5之后，仍有部分的氧化物衬层22剩余在第二氮化物图案16b上。
请参考图8。接着进行蚀刻工艺E6(例如是干蚀刻工艺)，利用第一氮化物图案16a和第二氮化物图案16b作为蚀刻遮罩对多晶硅层14进行蚀刻，以将阵列图案160转移到多晶硅层14中，获得阵列图案140。阵列图案140包括对应于第一氮化物图案16a的第一多晶硅图案14a以及对应于第二氮化物图案16b的第二多晶硅图案14b。第二多晶硅图案14b各自包括邻近第一多晶硅图案14a的端部之间的切割区域R1的两个侧壁部分14c，且这两个侧壁部分14c沿着第二方向不对齐。
根据本发明一实施例，在蚀刻工艺E6期间，剩余在第二氮化物图案16b上的氧化物衬层22会对第二氮化物图案16b提供额外的蚀刻阻挡效果。因此，蚀刻工艺E6后，剩余在第二多晶硅图案14b上的第二氮化物图案16b的厚度会大于剩余在第一多晶硅图案14a上的第一氮化物图案16a的厚度。
根据本发明一实施例，蚀刻工艺E6可利用溴化氢(HBr)或溴化氢结合其他合适的气体来蚀刻多晶硅层14，并且会在蚀刻工艺E6的蚀刻期间于蚀刻腔(etching chamber)室中产生蚀刻副产物30，例如溴化硅(SiBrx)或聚合物类的副产物。部分蚀刻副产物30会沉积在第一多晶硅图案14a和第二多晶硅图案14b的侧壁上，形成侧壁聚合物层32。
根据本发明一实施例，由于剩余在第二氮化物图案16b上的氧化物衬层22以及切割区域R1有较多的多晶硅层14需被移除，及/或蚀刻工艺E6的负载效应(loading effect)等因素，切割区域R1相较于阵列图案140的其他区域会具有较高的蚀刻副产物30浓度，因此会有较多的蚀刻副产物30沉积在第二多晶硅图案14b邻近切割区域R1的侧壁部分14c上，使得侧壁部分14c上的侧壁聚合物层32的厚度会大于第二多晶硅图案14b其他部分的侧壁上的侧壁聚合物层32的厚度以及第一多晶硅图案14a侧壁上的侧壁聚合物层32的厚度。
请参考图9。接着进行蚀刻工艺E7(例如是干蚀刻工艺)，利用第一多晶硅图案14a、第二多晶硅图案14b，以及位于第一多晶硅图案14a和第二多晶硅图案14b侧壁上的侧壁聚合物层32作为蚀刻遮罩对氧化物层12进行蚀刻，以将阵列图案140转移到氧化物层12中，获得阵列图案120。阵列图案120包括对应于第一多晶硅图案14a的第一氧化物图案12a以及对应于第二多晶硅图案14b的第二氧化物图案12b。根据本发明一实施例，蚀刻工艺E7可利用二氟甲烷(CH2F2)、三氟甲烷(CHF3)，及/或四氟甲烷(CF4)搭配其他适合的气体来蚀刻氧化物层12，但不限于此。
根据本发明一实施例，在蚀刻工艺E7期间，第一氮化物图案16a和第二氮化物图案16b会提供额外的蚀刻阻挡效果，因此蚀刻工艺E7后，剩余在第二氧化物图案12b上的第二多晶硅图案14b的厚度会大于剩余在第一氧化物图案12a上的第一多晶硅图案14a的厚度。
值得注意的是，由于侧壁聚合物层32于蚀刻工艺E7提供的蚀刻阻挡效果，使得第二氧化物图案12b各自会包括邻近第一氧化物图案12a的端部之间的切割区域R1的两个扩大部分12c，且这两个扩大部分12c沿着第二方向不对齐。如图9左半部的顶视图所示，第二氧化物图案12b沿着第二方向X的宽度在这两个扩大部分12c具有最大关键尺寸(criticaldimension,CD)。
请参考图10。接着进行蚀刻工艺E8(例如是干蚀刻工艺)，利用第一氧化物图案12a和第二氮化物图案16b作为蚀刻遮罩对衬底10进行蚀刻，移除部分显露出来的衬底10而于衬底10中形成沟槽(例如第一沟槽T1、第二沟槽T2，第三沟槽T3)，藉此将阵列图案120转移至衬底10中，获得阵列图案100。蚀刻工艺E8之后，可进行蚀刻工艺E9以移除衬底10上剩余的第一氧化物图案12a和第二氧化物图案12b。根据本发明一实施例，蚀刻工艺E8可利用溴化氢(HBr)或溴化氢结合其他合适的气体来蚀刻衬底10。蚀刻工艺E9可利用氟酸(dHF)来移除剩余的第一氧化物图案12a和第二氧化物图案12b。如图10所示，阵列图案100包括对应于第一氧化物图案12a且继承第一氧化物图案12a轮廓的复数个第一有源区域10a以及对应于第二氧化物图案12b且继承第二氧化物图案12b轮廓的复数个第二有源区域10b。
请继续参考图10。本发明提供的动态随机存取存储器，包括衬底10，复数个第一有源区域10a设置在衬底10上并且沿着第一方向Y端部对端部排列，复数个第二有源区域10b设置在第一有源区域10a之间并且沿着第一方向Y端部对端部排列。第一有源区域10a和第二有源区域10b沿着第二方向X交错且交替排列，并且由第一沟槽T1分隔开。第一有源区域10a的端部之间由第二沟槽T2分隔开。第二有源区域10b的端部之间由第三沟槽T3分隔开。根据本发明一实施例，可藉由控制鳍状结构切割工艺E5的切割位置，使第一有源区域10a和第二有源区域10b沿着第一方向Y可具有大致上相同的长度。
根据本发明一实施例，第二有源区域10b各自可包括邻近第一沟槽T1的第一侧壁S1以及邻近第二沟槽T2的第二侧壁S2(第二侧壁S2即扩大部分10c的侧壁)。第二侧壁S2的第二倾角θ2(第二侧壁S2与由第一方向Y和第二方向X定义的平面之间的角度)小于第一侧壁S1的第一倾角θ1(第一侧壁S1与由第一方向Y和第二方向X定义的平面之间的角度)。换句话说，第二侧壁S2可比第一侧壁S1更倾斜。
根据本发明一实施例，第一有源区域10a与第二有源区域10b具有不同的轮廓粗糙度。更详细的说，第二有源区域10b各自可包括分别对应于第一有源区域10a的端部之间的第二沟槽T2并且向第二沟槽T2凸出的两个扩大部分10c。如图10左半部的顶视图所示，第二有源区域10b的这两个扩大部分10c沿着第一方向Y不对齐，而且第二有源区域10b沿着第二方向X的宽度在这两个扩大部分12c具有最大关键尺寸(critical dimension,CD)。
根据本发明一实施例，第一有源区域10a各自可包括邻近第一沟槽T1且相对于第二有源区域10b的第一侧壁S1的第三侧壁S3。第三侧壁S3的第三倾角θ3(第三侧壁S3与由第一方向Y和第二方向X定义的平面之间的角度)与第一侧壁S1的第一倾角θ1可大致上相同。
根据本发明一实施例，第一有源区域10a各自可包括邻近第三沟槽T3的第四侧壁S4。第四侧壁S4的第四倾角θ4(第四侧壁S4与由第一方向Y和第二方向X定义的平面之间的角度)可大致上等于或小于第三侧壁S3的第三倾角θ3。换句话说，第二侧壁S2可比第四侧壁S4更倾斜，且第四侧壁S4可比第三侧壁S3更倾斜。
根据本发明一实施例，由于第一侧壁S1、第二侧壁S2、第三侧壁S3、第四侧壁S4不同的倾斜程度，也由于切割区域R1较大的间隙，使得第一沟槽T1的深度D1可小于第二沟槽T2的深度D2，第三沟槽T3的深度D3可大致上等于第二沟槽T2的深度D2。另外，在一实施例中，在距离衬底10表面相同的深度时，第二沟槽T2的宽度W2可小于第三沟槽T3的宽度W3。
图11示出了图10所示动态随机存取存储器沿着图10左半部顶视图的切线BB的另一剖面图。第二有源区域10b位于第三沟槽T3两侧的端部具有第五侧壁S5。第五侧壁S5的第五倾角θ5(第五侧壁S5与由第一方向Y和第二方向X定义的平面之间的角度可大致上等于或大于第四侧壁S4的第四倾角θ4(参考图10)。在一些实施例中，第五倾角θ5可大于第四倾角θ4。在一些实施例中，第五倾角θ5可大致上等于第三倾角θ3(参考图10)。
综合以上，本发明利用轴心结构MD进行自对准反相图案化工艺(SARP)，并且利用氮化物层16、多晶硅层14和氧化物层12来将图案依序往下转移至衬底10中，可在衬底10中制作出具有间距(pitch)为轴心结构MD的间距的一半的动态随机存取存储器的有源区的阵列图案100。更重要的是，本发明可在不需缩减有源区之间的沟槽宽度因此不影响有源区之间的电性隔离的情况下，于阵列图案100的第二有源区域10b的扩大部分10c获得最大关键尺寸(critical dimension,CD)。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (20)
1.一种动态随机存取存储器，其特征在于，包括:
一衬底；
复数个第一有源区域设置在该衬底上，沿着一第一方向端部对端部排列并且沿着一第二方向互相平行，其中该第一方向垂直于该第二方向；以及
复数个第二有源区域设置在该第一有源区域之间并且沿着该第一方向端部对端部排列，该第一有源区域和该第二有源区域沿着第二方向交错且交替排列，其中该第二有源区域各自包括邻近该第二有源区域与该第一有源区域之间的一第一沟槽的一第一侧壁以及邻近该第一有源区域的端部之间的一第二沟槽的一第二侧壁，其中于沿着该第二方向的一剖面图中，该第一侧壁的一第一倾角大于该第二侧壁的一第二倾角。
2.如权利要求1所述的动态随机存取存储器，其特征在于，在一顶视图中，包括该第二侧壁的该第二有源区域的一扩大部分往该第一有源区域和该第二有源区域之间的该第二沟槽凸出。
3.如权利要求1所述的动态随机存取存储器，其特征在于，该第一有源区域包括邻近该第一沟槽的一第三侧壁，其中在该剖面图中，该第三侧壁包括一第三倾角，该第三倾角与该第二有源区域的该第一侧壁的该第一倾角相同。
4.如权利要求3所述的动态随机存取存储器，其特征在于，该第一有源区域各自包括邻近该第二有源区域的端部之间的一第三沟槽的一第四侧壁，其中在该剖面图中，该第一有源区域的该第四侧壁的一第四倾角小于该第一有源区域的该第三侧壁的该第三倾角。
5.如权利要求4所述的动态随机存取存储器，其特征在于，在该剖面图中，该第二有源区域的该第二侧壁的该第二倾角小于该第一有源区域的该第四侧壁的该第四倾角。
6.如权利要求4所述的动态随机存取存储器，其特征在于，在该剖面图中，该第二沟槽的一宽度小于该第三沟槽的一宽度。
7.如权利要求4所述的动态随机存取存储器，其特征在于，该第三沟槽两侧的该第二有源区域的端部各自包括一第五侧壁，其中在沿着该第一方向的另一剖面图中，该第五侧壁的一第五倾角与该第三侧壁的该第三倾角相同。
8.如权利要求1所述的动态随机存取存储器，其特征在于，该第一有源区域与该第二有源区域沿着该第二方向交错设置。
9.如权利要求1所述的动态随机存取存储器，其特征在于，该第一有源区域与该第二有源区域沿着该第一方向具有相同的长度。
10.如权利要求1所述的动态随机存取存储器，其特征在于，该第一沟槽的一深度小于该第二沟槽的一深度。
11.一种动态随机存取存储器，其特征在于，包括:
一衬底；
复数个第一有源区域设置在该衬底上，其中该第一有源区域沿着第一方向延伸并且沿着该第一方向端部对端部排列；以及
复数个第二有源区域设置在该第一有源区域之间并且沿着该第一方向端部对端部排列，其中该第一有源区域与该第二有源区域沿着一第二方向交错设置，并且由沟槽分割开，该第一方向垂直于该第二方向，
于一顶视图中，该第一有源区域的一轮廓粗糙度不同于该第二有源区域的一轮廓粗糙度。
12.如权利要求11所述的动态随机存取存储器，其特征在于，该第二有源区域各自包括分别对应于该第一有源区域的端部之间的一沟槽的两个扩大部分。
13.如权利要求12所述的动态随机存取存储器，其特征在于，该第二有源区域于该两个扩大部分具有一最大关键尺寸。
14.如权利要求12所述的动态随机存取存储器，其特征在于，该两个扩大部分沿着该第二方向不对齐。
15.一种动态随机存取存储器的制作方法，其特征在于，包括:
提供一衬底；
依序于该衬底上形成一氧化物层、一多晶硅层、一氮化物层；
进行一自对准反相图案化工艺，以于该氮化物层上形成复数个轴心结构以及复数个非轴心结构；
以该轴心结构及该非轴心结构为蚀刻遮罩对该氮化物层进行蚀刻，以形成复数个第一氮化物图案以及复数个第二氮化物图案，其中剩余的该非轴心结构覆盖在该第二氮化物图案上；
以该第一氮化物图案、该第二氮化物图案，以及剩余的该非轴心结构为蚀刻遮罩对该多晶硅层进行蚀刻，以形成复数个第一多晶硅图案以及复数个第二多晶硅图案以及一侧壁聚合物层覆盖在该第一多晶硅图案的侧壁及该第二多晶硅图案的侧壁上；以及
以该第一多晶硅图案、该第二多晶硅图案，以及该侧壁聚合物层为蚀刻遮罩对该氧化物层进行蚀刻，以形成复数个第一氧化物图案以及复数个第二氧化物图案。
16.如权利要求15所述的动态随机存取存储器的制作方法，其特征在于，位于该第二多晶硅图案的侧壁上的该侧壁聚合物层的一厚度大于位于该第一多晶硅图案的侧壁上的该侧壁聚合物层的一厚度。
17.如权利要求15所述的动态随机存取存储器的制作方法，其特征在于，另包括以该第一氧化物图案以及该第二氧化物图案为蚀刻遮罩对该衬底进行蚀刻，以形成复数个第一有源区域以及复数个第二有源区域。
18.如权利要求17所述的动态随机存取存储器的制作方法，其特征在于，该第二有源区域各自包括邻近该第二有源区域与该第一有源区域之间的一第一沟槽的一第一侧壁以及邻近该第一有源区域的端部之间的一第二沟槽的一第二侧壁，其中该第二侧壁比该第一侧壁倾斜。
19.如权利要求15所述的动态随机存取存储器的制作方法，其特征在于，该自对准反相图案化工艺包括:
形成该轴心结构于该氮化物层上；
形成一氧化物衬层于该氮化物层上并且共型的覆盖该轴心结构；
形成一填充层于该氧化物衬层上并且填满该轴心结构之间的空隙；
移除部分该填充层直到显露出位于该轴心结构的顶面上的该氧化物衬层；以及
移除位于该轴心结构的顶面及侧壁上的该氧化物衬层。
20.如权利要求15所述的动态随机存取存储器的制作方法，其特征在于，蚀刻该多晶硅层之前，另包括进行一鳍状结构切割工艺分割该第一氮化物图案以及该第二氮化物图案。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110587180.8A CN113327926B (zh) | 2021-05-27 | 2021-05-27 | 动态随机存取存储器及其制作方法 |
| US17/386,575 US20220384191A1 (en) | 2021-05-27 | 2021-07-28 | Dynamic random access memory and method for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110587180.8A CN113327926B (zh) | 2021-05-27 | 2021-05-27 | 动态随机存取存储器及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113327926A CN113327926A (zh) | 2021-08-31 |
| CN113327926B true CN113327926B (zh) | 2023-07-04 |
Family
ID=77421784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110587180.8A Active CN113327926B (zh) | 2021-05-27 | 2021-05-27 | 动态随机存取存储器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113327926B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6153902A (en) * | 1999-08-16 | 2000-11-28 | International Business Machines Corporation | Vertical DRAM cell with wordline self-aligned to storage trench |
| CN1362736A (zh) * | 2000-09-20 | 2002-08-07 | 硅存储技术公司 | 半导体存储器阵列的自对准方法和由此制造的存储器阵列 |
| CN101996950A (zh) * | 2009-08-11 | 2011-03-30 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN106206585A (zh) * | 2015-05-04 | 2016-12-07 | 华邦电子股份有限公司 | 自对准埋入式字线隔离结构及其形成方法 |
| CN109256383A (zh) * | 2017-07-14 | 2019-01-22 | 华邦电子股份有限公司 | 存储元件及其制造方法 |
| CN112309983A (zh) * | 2019-07-23 | 2021-02-02 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
| CN215342595U (zh) * | 2021-05-27 | 2021-12-28 | 福建省晋华集成电路有限公司 | 动态随机存取存储器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6706592B2 (en) * | 2002-05-14 | 2004-03-16 | Silicon Storage Technology, Inc. | Self aligned method of forming a semiconductor array of non-volatile memory cells |
-
2021
- 2021-05-27 CN CN202110587180.8A patent/CN113327926B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6153902A (en) * | 1999-08-16 | 2000-11-28 | International Business Machines Corporation | Vertical DRAM cell with wordline self-aligned to storage trench |
| CN1362736A (zh) * | 2000-09-20 | 2002-08-07 | 硅存储技术公司 | 半导体存储器阵列的自对准方法和由此制造的存储器阵列 |
| CN101996950A (zh) * | 2009-08-11 | 2011-03-30 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN106206585A (zh) * | 2015-05-04 | 2016-12-07 | 华邦电子股份有限公司 | 自对准埋入式字线隔离结构及其形成方法 |
| CN109256383A (zh) * | 2017-07-14 | 2019-01-22 | 华邦电子股份有限公司 | 存储元件及其制造方法 |
| CN112309983A (zh) * | 2019-07-23 | 2021-02-02 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
| CN215342595U (zh) * | 2021-05-27 | 2021-12-28 | 福建省晋华集成电路有限公司 | 动态随机存取存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113327926A (zh) | 2021-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7303271B2 (ja) | メモリデバイスおよびメモリデバイスの形成方法 | |
| CN101154597B (zh) | 鳍状晶体管的制造方法 | |
| USRE44473E1 (en) | Method for fabricating semiconductor device with vertical channel transistor | |
| KR102636958B1 (ko) | 3차원 메모리 디바이스 및 그 제조 방법 | |
| KR100618819B1 (ko) | 오버레이 마진이 개선된 반도체 소자 및 그 제조방법 | |
| JP2006303022A (ja) | 半導体装置の製造方法 | |
| US6436751B1 (en) | Fabrication method and structure of a flash memory | |
| CN102468304A (zh) | 存储装置及其制造方法 | |
| CN109768049B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN102034755B (zh) | 半导体器件及其制造方法 | |
| CN215342595U (zh) | 动态随机存取存储器 | |
| US20100252875A1 (en) | Structure and fabricating process of non-volatile memory | |
| US7709367B2 (en) | Method for fabricating storage node contact in semiconductor device | |
| CN113327926B (zh) | 动态随机存取存储器及其制作方法 | |
| US7145195B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| US7713820B2 (en) | Method for manufacturing non-volatile memory | |
| US11862513B2 (en) | Manufacturing method of semiconductor structure | |
| KR100598092B1 (ko) | 플래시 메모리 및 그 형성 방법 | |
| US6562682B1 (en) | Method for forming gate | |
| CN111276444B (zh) | 3d nand的台阶结构的形成方法以及3d nand存储器及其制造方法 | |
| US20220384191A1 (en) | Dynamic random access memory and method for forming the same | |
| KR100558005B1 (ko) | 적어도 하나의 스토리지 노드를 갖는 반도체 장치들 및 그제조 방법들 | |
| CN216818342U (zh) | 三维存储器件 | |
| JP2010272703A (ja) | 不揮発性メモリの構造および製造プロセス | |
| KR101048957B1 (ko) | 낸드 플래쉬 메모리 소자 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |