CN113315935A - 一种基于fpga的cmos图像传感器数据采集装置及方法 - Google Patents

一种基于fpga的cmos图像传感器数据采集装置及方法 Download PDF

Info

Publication number
CN113315935A
CN113315935A CN202110550514.4A CN202110550514A CN113315935A CN 113315935 A CN113315935 A CN 113315935A CN 202110550514 A CN202110550514 A CN 202110550514A CN 113315935 A CN113315935 A CN 113315935A
Authority
CN
China
Prior art keywords
image sensor
fpga
image data
data
cmos image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110550514.4A
Other languages
English (en)
Other versions
CN113315935B (zh
Inventor
姚俊
舒怀亮
任海军
蔺亚鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Optics and Electronics of CAS
Original Assignee
Institute of Optics and Electronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Optics and Electronics of CAS filed Critical Institute of Optics and Electronics of CAS
Priority to CN202110550514.4A priority Critical patent/CN113315935B/zh
Publication of CN113315935A publication Critical patent/CN113315935A/zh
Application granted granted Critical
Publication of CN113315935B publication Critical patent/CN113315935B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/22—Adaptations for optical transmission
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供了一种基于FPGA的CMOS图像传感器数据采集装置及方法，属于CMOS图像传感器图像采集技术领域。该装置包括FPGA芯片、CMOS图像传感器，其中，通过FPGA对CMOS图像传感器进行寄存器配置，并在CMOS图像传感器的时钟下接收图像数据，调整图像数据的相位，实现位对齐。相位调整后的数据通过iserdese2模块，实现字节对齐。通过寻找4路图像数据的同步码，实现4路图像数据通道的对齐。根据Streaming模式的状态机解析图像数据、帧和行信息。将解析出的有效图像数据和图像基本参数利用FPGA的GTP收发器通过光纤传输至上位机，上位机进行显示或存储。

Description

一种基于FPGA的CMOS图像传感器数据采集装置及方法
技术领域
本发明涉及CMOS图像传感器图像采集技术领域，特别涉及一种基于FPGA的CMOS图像传感器数据采集装置及方法。
背景技术
近年来，随着城市现代化的不断发展，对超大视场范围、超高清实时监控提出了更高的要求，基于传统的通用型相机难以满足对监控覆盖面积、图像清晰程度和图像传输低延时的性能指标。而大视场阵列相机通过多镜头多焦段实现了大面积区域的有效覆盖，并将多个相机采集的图像进行多焦段融合拼接实现高分辨率图像的输出显示。由于现有的阵列相机图像传感器封装尺寸相较于成像区域尺寸较大，图像传感器拼接成像系统复杂、一致性差，导致焦面拼接难度大，图像质量不稳定等问题。因此对于阵列相机中的单个相机需体积小、功耗低和数据传输实时性高，以保证阵列相机的系统集成度和性能要求。
随着集成电路设计技术和工艺水平的长足发展，CMOS图像传感器的一些性能指标已经接近甚至超过CCD图像传感器，而在集成度、工艺复杂度、功耗、成本和开发周期等方面，CMOS图像传感器具有明显优势。CMOS图像传感器可实现高分辨率图像数据输出，且CMOS图像传感器具有多路高速图像数据同时输出的特性，能有效提高传输速率。FPGA具有较强的灵活性可根据外设接口需求进行灵活配置，其系统的并行运行特性可满足数据高速、高带宽实时处理的要求，因此基于FPGA的CMOS图像传感器数据采集及传输，可有效提高图像数据采集系统的集成度和数据传输实时性。阵列相机由多个图像传感器数据采集装置组成，因此体积小、功耗低和实时传输的CMOS图像传感器系统对于阵列相机系统性能的提升起到决定性作用。
发明内容
本发明的目的是提供一种基于FPGA的CMOS图像传感器数据采集装置及方法，它能以低功耗、小体积实现CMOS图像传感器图像数据的实时传输。
本发明目的是通过以下技术方案来实现：
本发明提供了一种基于FPGA的CMOS图像传感器数据采集装置。
该装置包括FPGA芯片、CMOS图像传感器、用于CMOS图像传感器的晶振、CMOS工作时序电路、用于FPGA的晶振、FPGA工作时序电路、电源管理电路与光纤传输模块，其中，CMOS图像传感器、用于CMOS图像传感器的晶振和CMOS工作时序电路布置在第一PCB上，FPGA、用于FPGA的晶振、FPGA工作时序电路、电源管理电路与光纤传输模块布置在第二PCB上，第一PCB与第二PCB之间通过柔性PCB结构进行连接，FPGA在CMOS图像传感器的时钟下同时对来自CMOS图像传感器的图像数据进行多路串行接收，且该光纤传输模块被配置为通过光纤对所述图像数据进行传输，在发送每帧图像数据前发送对应于该帧图像数据的基本参数信息，每帧图像数据包含帧头、帧尾，每帧图像数据传输以包为基本传输单元，每一包数据包含包头、包尾和有效数据信息。
其中，FPGA在CMOS图像传感器的时钟下同时对来自CMOS图像传感器的图像数据进行4路串行接收。
其中，所述基本参数信息包括传输图像的分辨率、帧率、图像数据格式和图像像素位宽。
其中，当有图像数据进行传输时，包头、包尾、帧头和帧尾信息中包含时钟矫正序列和K字符；当无图像数据进行传输时，每间隔固定时间发送时钟矫正序列和K字符。
本发明还提供了一种基于FPGA的CMOS图像传感器数据采集方法。
所述方法包括：
步骤一：在FPGA的系统时钟下，利用IIC协议对CMOS图像传感器的寄存器进行配置，其中FPGA作为主机，CMOS图像传感器作为从机，首先对CMOS图像传感器写寄存器地址，然后对所写的寄存器地址写入寄存器值，再针对所写的寄存器地址读取寄存器值；将针对寄存器地址写入的寄存器值与针对该寄存器地址读取的寄存器值进行比较，若写入和读取的寄存器值相同，则表明该寄存器地址配置操作正确，然后对下一个寄存器地址进行相同配置流程的配置，以此类推，直到所有寄存器地址都配置完成，此时输出配置完成标志信号。
步骤二：FPGA在CMOS图像传感器的时钟下同时对图像数据进行多路串行接收，将接收到的串行数据通过idelaye2模块，通过动态调整tap值，调整各路串行数据的相位，实现位对齐；将相位调整后的数据再通过iserdese2模块，启用bitslip功能对数据进行解串，实现字节对齐；通过寻找多路串行数据的同步码，实现多路串行数据通道的对齐；
步骤三：将接收到的有效图像数据通过光纤传输至上位机显示或存储，其中，利用FPGA的GTP收发器通过光纤对图像数据进行传输，在发送每帧图像数据前发送对应于该帧图像数据的基本参数信息，每帧图像数据包含帧头、帧尾，采用自定义光纤协议，每帧图像数据传输以包为基本传输单元，每一包数据包含包头、包尾和有效数据信息。
其中，在步骤二中，FPGA在CMOS图像传感器的时钟下同时对图像数据进行4路串行接收，通过寻找4路串行数据的同步码，实现4路串行数据通道的对齐，其中，当CMOS图像传感器寄存器配置使得CMOS图像传感器工作在HiSPi协议的Streaming模式时，根据Streaming模式的状态机进行图像数据流解析接收，图像数据流中只存在行有效数据同步码和行无效数据同步码，而无行结束同步码和帧结束同步码，因此在接收图像数据时需对每行所接收到的像素个数进行计数，当计数值达到CMOS图像传感器寄存器配置分辨率值时，结束一行图像数据的接收。
其中所述基本参数信息包括传输图像的分辨率、帧率、图像数据格式和图像像素位宽。
其中，当有图像数据进行传输时，包头、包尾、帧头和帧尾信息中包含时钟矫正序列和K字符；当无图像数据进行传输时，每间隔固定时间发送时钟矫正序列和K字符，确保光纤链路稳定。
与现有技术相比，本发明的显著增益效果是：
1、CMOS图像传感器的PCB与FPGA的PCB之间通过柔性PCB结构进行连接，系统柔韧性强；FPGA与CMOS图像传感器之间可折叠、体积小，系统集成度高，功耗较低，系统整体功耗约为2.5W；
2、通过CMOS与FPGA之间的多通道并行数据传输和FPGA与上位机之间的光纤传输，能够实现图像数据实时传输显示，图像传输速率快，成像分辨率高，控制灵活；
3、采用自定义光纤协议，协议相关数据占图像数据比例小，图像数据传输效率高。
附图说明
图1是本发明实施例提供的一种基于FPGA的CMOS图像传感器数据采集装置的数据采集架构图。
图2是本发明实施例提供的基于FPGA的CMOS图像传感器数据采集方法流程图。
图3是本发明实施例提供的HiSPi协议Streaming模式的图像数据解析状态机。
具体实施方式
下面将参照附图来描述本发明的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。
本发明提供了一种基于FPGA的CMOS图像传感器数据采集装置，该装置包括FPGA芯片、CMOS图像传感器、光电转换模块、用于CMOS图像传感器的晶振、CMOS工作时序电路、用于FPGA的晶振、FPGA工作时序电路、电源管理电路与光纤传输模块，FPGA芯片为XilinxXC7A35；CMOS图像传感器为安森美MT9F002；光电转换模块为FINISAR的FTE8516；其中，CMOS图像传感器、用于CMOS图像传感器的晶振和CMOS工作时序电路布置在第一PCB上，FPGA、用于FPGA的晶振、FPGA工作时序电路、电源管理电路与光纤传输模块布置在第二PCB上，第一PCB与第二PCB之间通过柔性PCB结构进行连接共同形成刚柔结合PCB板结构，FPGA在CMOS图像传感器的时钟下同时对来自CMOS图像传感器的图像数据进行多路串行接收，且该光纤传输模块被配置为通过光纤对所述图像数据进行传输，在发送每帧图像数据前发送对应于该帧图像数据的基本参数信息，每帧图像数据包含帧头、帧尾，每帧图像数据传输以包为基本传输单元，每一包数据包含包头、包尾和有效数据信息。
其中，FPGA在CMOS图像传感器的时钟下同时对来自CMOS图像传感器的图像数据进行4路串行接收。
其中，所述基本参数信息包括传输图像的分辨率、帧率、图像数据格式和图像像素位宽等。
其中，当有图像数据进行传输时，包头、包尾、帧头和帧尾信息中包含时钟矫正序列和K字符；当无图像数据进行传输时，每间隔固定时间发送时钟矫正序列和K字符，确保光纤链路稳定。
所述采集装置的数据采集架构图如图1所示，CMOS图像传感器与FPGA之间通过柔性PCB进行连接，可实现CMOS图像传感器位置的任意放置，FPGA与CMOS图像传感器之间通过IIC协议接口进行配置寄存器，通过HiSPi协议接口接收图像数据，FPGA与上位机之间通过光纤进行连接，利用自定义光纤协议进行收发图像数据。自定义光纤协议以包为基本传输单元，一包数据中包含包头、包尾和有效数据信息；一帧图像数据传输时，帧头、帧尾信息包含在包数据中。当有图像数据进行传输时，包头、包尾、帧头和帧尾信息中包含时钟矫正序列和K字符；当无图像数据进行传输时，每间隔固定时间发送时钟矫正序列和K字符，确保光纤链路稳定。
本发明还提供了一种基于FPGA的CMOS图像传感器数据采集方法。
图2为基于FPGA的CMOS图像传感器数据采集方法流程图。
首先FPGA在系统时钟下利用IIC协议对CMOS图像传感器进行寄存器配置，其中FPGA作为主机，CMOS图像传感器作为从机，先对CMOS图像传感器写寄存器地址，然后对所写的寄存器地址写入寄存器参数，当完成一个寄存器地址参数配置时，读取该寄存器地址的参数。将写入该寄存器地址的参数与读出的参数进行比较，若写入和读出的寄存器参数值相同，则表明该地址寄存器配置操作正确，然后对下一个寄存器地址进行相同配置流程的配置。以此类推，直到所有寄存器地址都配置完成，此时输出寄存器配置完成标志信号。
当寄存器配置完成标志信号为高电平时，FPGA在CMOS图像传感器的时钟下读取图像数据，将读取到的4路图像数据通过idelaye2模块调整图像数据的相位，实现位对齐；将相位调整后的数据再通过iserdese2模块，启用bitslip功能对数据进行解串，实现字节对齐。通过寻找4路图像数据的同步码，实现4路图像数据通道的对齐。当CMOS图像传感器寄存器配置使得CMOS图像传感器工作在HiSPi协议的Streaming模式时，根据HiSPi协议Streaming模式的图像数据解析状态机进行解析图像数据。
HiSPi协议Streaming模式的图像数据解析状态机如图3所示。系统初始状态时，状态机处于空闲状态；当CMOS图像传感器寄存器配置完成时，跳转到寻找无效数据同步码状态；当找到无效数据同步码时，系统状态机跳转到寻找有效数据同步码状态；当找到有效数据同步码时，系统状态机跳转到接收一行数据状态，帧信号和行信号拉高，系统开始接收图像数据，像素个数计数器开始计数，当计数值达到寄存器配置的图像分辨率时，结束一行图像数据的接收，行信号拉低，系统状态机跳转到检测同步码状态；若检测到的同步码为有效数据同步码时，系统状态机跳转到有效数据同步码状态，开始准备接收下一行图像数据；若检测到的同步码为无效数据同步码时，帧信号和行信号拉低，结束一帧图像的接收，系统状态机跳转到无效数据同步码状态，开始准备接收下一帧图像数据。
将接收到的有效图像数据通过光纤传输至上位机显示或存储，其中，利用FPGA的GTP收发器通过光纤对图像数据进行传输，当系统接收到帧信号被拉高时，系统将接收到的图像数据缓存于FIFO中，并通过光纤传输图像数据的基本参数，基本参数包括传输图像的分辨率、帧率、图像数据格式、图像像素位宽等信息，当基本参数传输完成时，再传输完整的一帧图像数据。光纤协议采用自定义光纤协议，以包为基本传输单元，一包数据中包含包头、包尾和有效数据信息；一帧图像数据传输时，帧头、帧尾信息包含在包数据中。当有图像数据进行传输时，包头、包尾、帧头和帧尾信息中包含时钟矫正序列和K字符；当无图像数据进行传输时，每间隔固定时间发送时钟矫正序列和K字符，确保光纤链路稳定。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (8)

1.一种基于FPGA的CMOS图像传感器数据采集装置，该装置包括FPGA芯片、CMOS图像传感器、用于CMOS图像传感器的晶振、CMOS工作时序电路、用于FPGA的晶振、FPGA工作时序电路、电源管理电路与光纤传输模块，其特征在于：
CMOS图像传感器、用于CMOS图像传感器的晶振和CMOS工作时序电路布置在第一PCB上，FPGA、用于FPGA的晶振、FPGA工作时序电路、电源管理电路与光纤传输模块布置在第二PCB上，第一PCB与第二PCB之间通过柔性PCB结构进行连接，FPGA在CMOS图像传感器的时钟下同时对来自CMOS图像传感器的图像数据进行多路串行接收，且该光纤传输模块被配置为通过光纤对所述图像数据进行传输，并且在发送每帧图像数据前发送对应于该帧图像数据的基本参数信息，每帧图像数据包含帧头、帧尾，每帧图像数据传输以包为基本传输单元，每一包数据包含包头、包尾和有效数据信息。
2.根据权利要求1所述的一种基于FPGA的CMOS图像传感器数据采集装置，其特征在于：
FPGA在CMOS图像传感器的时钟下同时对来自CMOS图像传感器的图像数据进行4路串行接收。
3.根据权利要求1所述的一种基于FPGA的CMOS图像传感器数据采集装置，其特征在于：
所述基本参数信息包括传输图像的分辨率、帧率、图像数据格式和图像像素位宽。
4.根据权利要求1所述的一种基于FPGA的CMOS图像传感器数据采集装置，其特征在于：
当有图像数据进行传输时，包头、包尾、帧头和帧尾信息中包含时钟矫正序列和K字符；当无图像数据进行传输时，每间隔固定时间发送时钟矫正序列和K字符。
5.一种基于FPGA的CMOS图像传感器数据采集方法，其特征在于，所述方法包括：
步骤一：在FPGA的系统时钟下，利用IIC协议对CMOS图像传感器的寄存器进行配置，其中FPGA作为主机，CMOS图像传感器作为从机，首先对CMOS图像传感器写寄存器地址，然后对所写的寄存器地址写入寄存器值，再针对所写的寄存器地址读取寄存器值；将针对寄存器地址写入的寄存器值与针对该寄存器地址读取的寄存器值进行比较，若写入和读取的寄存器值相同，则表明该寄存器地址配置操作正确，然后对下一个寄存器地址进行相同配置流程的配置，以此类推，直到所有寄存器地址都配置完成，此时输出配置完成标志信号；
步骤二：FPGA在CMOS图像传感器的时钟下同时对图像数据进行多路串行接收，将接收到的串行数据通过idelaye2模块，通过动态调整tap值，调整各路串行数据的相位，实现位对齐；将相位调整后的数据再通过iserdese2模块，启用bitslip功能对数据进行解串，实现字节对齐；通过寻找多路串行数据的同步码，实现多路串行数据通道的对齐；
步骤三：将接收到的有效图像数据通过光纤传输至上位机显示或存储，其中，利用FPGA的GTP收发器通过光纤对图像数据进行传输，在发送每帧图像数据前发送对应于该帧图像数据的基本参数信息，每帧图像数据包含帧头、帧尾，每帧图像数据传输以包为基本传输单元，每一包数据包含包头、包尾和有效数据信息。
6.根据权利要求5所述的一种基于FPGA的CMOS图像传感器数据采集方法，其特征在于：
步骤二中，FPGA在CMOS图像传感器的时钟下同时对图像数据进行4路串行接收，通过寻找4路串行数据的同步码，实现4路串行数据通道的对齐，其中，当CMOS图像传感器的寄存器配置使得CMOS图像传感器工作在HiSPi协议的Streaming模式时，根据Streaming模式的状态机进行图像数据流解析接收，图像数据流中只存在行有效数据同步码和行无效数据同步码，而无行结束同步码和帧结束同步码，因此在接收图像数据时需对每行所接收到的像素个数进行计数，当计数值达到CMOS图像传感器寄存器配置分辨率值时，结束一行图像数据的接收。
7.根据权利要求5所述的一种基于FPGA的CMOS图像传感器数据采集方法，其特征在于：
所述基本参数信息包括传输图像的分辨率、帧率、图像数据格式和图像像素位宽。
8.根据权利要求5所述的一种基于FPGA的CMOS图像传感器数据采集方法，其特征在于：
步骤三中，当有图像数据进行传输时，包头、包尾、帧头和帧尾信息中包含时钟矫正序列和K字符；当无图像数据进行传输时，每间隔固定时间发送时钟矫正序列和K字符。
CN202110550514.4A 2021-05-20 2021-05-20 一种基于fpga的cmos图像传感器数据采集装置及方法 Active CN113315935B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110550514.4A CN113315935B (zh) 2021-05-20 2021-05-20 一种基于fpga的cmos图像传感器数据采集装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110550514.4A CN113315935B (zh) 2021-05-20 2021-05-20 一种基于fpga的cmos图像传感器数据采集装置及方法

Publications (2)

Publication Number Publication Date
CN113315935A true CN113315935A (zh) 2021-08-27
CN113315935B CN113315935B (zh) 2023-07-04

Family

ID=77373819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110550514.4A Active CN113315935B (zh) 2021-05-20 2021-05-20 一种基于fpga的cmos图像传感器数据采集装置及方法

Country Status (1)

Country Link
CN (1) CN113315935B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115767041A (zh) * 2022-11-14 2023-03-07 中国科学院长春光学精密机械与物理研究所 一种高速光纤接口可双向推扫的多谱段空间遥感成像装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103888751A (zh) * 2014-03-12 2014-06-25 天津理工大学 一种基于dsp的嵌入式全景立体球视觉图像采集系统
CN103929626A (zh) * 2014-05-06 2014-07-16 南京吉隆光纤通信股份有限公司 一种高速图像采集及回放系统
US20170074640A1 (en) * 2015-09-14 2017-03-16 Thorlabs, Inc. Apparatus and methods for one or more wavelength swept lasers and the detection of signals thereof
CN106686323A (zh) * 2016-11-08 2017-05-17 中国科学院西安光学精密机械研究所 一种高速cmos相机成像方法及系统
CN108712625A (zh) * 2018-08-07 2018-10-26 成都希格玛光电科技有限公司 多通道实时高清图像传输系统及传输方法
CN109600560A (zh) * 2018-12-04 2019-04-09 中国航空工业集团公司洛阳电光设备研究所 Cmos图像传感器输出高速串行lvds信号校准方法及装置
CN111526317A (zh) * 2020-04-20 2020-08-11 武汉卓目科技有限公司 一种低延时图像采集方法、装置及系统
CN112689072A (zh) * 2020-12-23 2021-04-20 合肥安迅精密技术有限公司 一种相机系统

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103888751A (zh) * 2014-03-12 2014-06-25 天津理工大学 一种基于dsp的嵌入式全景立体球视觉图像采集系统
CN103929626A (zh) * 2014-05-06 2014-07-16 南京吉隆光纤通信股份有限公司 一种高速图像采集及回放系统
US20170074640A1 (en) * 2015-09-14 2017-03-16 Thorlabs, Inc. Apparatus and methods for one or more wavelength swept lasers and the detection of signals thereof
CN106686323A (zh) * 2016-11-08 2017-05-17 中国科学院西安光学精密机械研究所 一种高速cmos相机成像方法及系统
CN108712625A (zh) * 2018-08-07 2018-10-26 成都希格玛光电科技有限公司 多通道实时高清图像传输系统及传输方法
CN109600560A (zh) * 2018-12-04 2019-04-09 中国航空工业集团公司洛阳电光设备研究所 Cmos图像传感器输出高速串行lvds信号校准方法及装置
CN111526317A (zh) * 2020-04-20 2020-08-11 武汉卓目科技有限公司 一种低延时图像采集方法、装置及系统
CN112689072A (zh) * 2020-12-23 2021-04-20 合肥安迅精密技术有限公司 一种相机系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
杨建新: "数字视频总线在综合航电系统中的应用研究", 《航空计算技术》 *
梁超等: "基于FPGA的CMOS成像电路设计", 《国外电子测量技术》 *
赵志刚等: "CMOS图像传感器LUPA-4000具有开窗读出功能成像系统的实现", 《传感技术学报》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115767041A (zh) * 2022-11-14 2023-03-07 中国科学院长春光学精密机械与物理研究所 一种高速光纤接口可双向推扫的多谱段空间遥感成像装置

Also Published As

Publication number Publication date
CN113315935B (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
CN107249101A (zh) 一种高分辨率图像采集与处理装置
CN101662671B (zh) 基于fpga的多台数字相机图像传输方法
CN109089029B (zh) 一种基于FPGA的Gige Vision接口图像传输系统与方法
CN107087132B (zh) 接收器及信号传输方法
CN105516624A (zh) 一种基于多核dsp的多通道图像采集处理系统
CN210781101U (zh) 数据采集装置及数据采集系统
CN108012053A (zh) 一种基于CoaXPress接口的高速图像传输系统
CN104427302A (zh) 一种超高清视频图像的多信道传输子系统及传输方法
CN113315935B (zh) 一种基于fpga的cmos图像传感器数据采集装置及方法
CN102881159B (zh) 一种嵌入式双dsp信息数据处理装置和方法
CN1678086A (zh) 一种基于pci的高速码流播放和接收装置
CN104660989B (zh) 一种基于FPGA的光纤转全配置型Camera link实时图像光端机
CN112584092A (zh) 数据采集装置及数据采集系统
CN113099133A (zh) 串行解串器链路传输高带宽相机数据的方法
CN101778219A (zh) 多个摄像头远距离同步工作装置和方法
CN104796653B (zh) 基于fpga实现的在lpdt模式下传输mipi信号的方法和装置
CN105120235A (zh) 基于usb3.0接口的工业图像采集系统及其图像采集处理方法
CN206611519U (zh) 一种高速实时图像采集传输系统
CN103705260A (zh) 一种基于光纤通信的数字医学成像设备的数据传输系统
CN203574782U (zh) 基于相机接口标准的多路视频图像采集与传输装置
CN105208314B (zh) 一种多功能的高速相机信号转换接收平台
CN203632764U (zh) Camera link数据转换器
CN105430297A (zh) 多视频格式向iidc协议视频格式转换的自动控制系统
CN115065795A (zh) 基于国产FPGA的cameralink接口的输入输出接口系统
CN103595926B (zh) 一种分布式图像边缘融合处理系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant