CN113315527A - 用于信道编码中的解码操作的解码装置和解码方法 - Google Patents

用于信道编码中的解码操作的解码装置和解码方法 Download PDF

Info

Publication number
CN113315527A
CN113315527A CN202011443492.3A CN202011443492A CN113315527A CN 113315527 A CN113315527 A CN 113315527A CN 202011443492 A CN202011443492 A CN 202011443492A CN 113315527 A CN113315527 A CN 113315527A
Authority
CN
China
Prior art keywords
source
bits
source bits
bit
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011443492.3A
Other languages
English (en)
Inventor
崔然俊
金世亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113315527A publication Critical patent/CN113315527A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2978—Particular arrangement of the component decoders
    • H03M13/2984—Particular arrangement of the component decoders using less component decoders than component codes, e.g. multiplexed decoders and scheduling thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/43—Majority logic or threshold decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/617—Polynomial operations, e.g. operations related to generator polynomials or parity-check polynomials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Error Detection And Correction (AREA)

Abstract

本公开涉及一种用于信道编码中的解码操作的解码装置和解码方法。所述解码方法包括：通过执行第一解码操作和第二解码操作从码字顺序地确定一系列源比特。例如，一系列N个源比特可以被划分为包括X个源比特的第一比特组以及包括Y个源比特的第二比特组。在第一解码操作中顺序地确定前X个源比特，并在第二解码操作中顺序地确定其余Y个源比特。第一解码操作包括对从L个比特序列计算出的至少2L个可靠性值进行排序，其中，L是大于0的整数。第二解码操作包括基于至少2L个可靠性值确定L个比特序列中的每一个比特序列中的源比特。

Description

用于信道编码中的解码操作的解码装置和解码方法
相关申请的交叉引用
本申请要求于2020年2月26日在韩国知识产权局提交的韩国专利申请No.10-2020-0023841的权益，所述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本发明构思涉及信道编码，更具体地，涉及用于码字解码操作的装置和方法。
背景技术
通信系统提供了在无线设备之间(诸如，在基站与用户设备(UE)之间)传输信息的能力。在这样的通信系统中，可以由发送设备和接收设备执行信道编码技术，其中，发送设备对信号进行编码以进行发送，而接收设备对接收到的信号进行解码。例如，发送设备可以使用信道编码技术将诸如比特流的信息编码为码字，然后可以向另一无线设备发送码字。接收设备可以接收所发送的信号，并且可以使用信道编码技术来解码码字并检测和/或校正接收到的信号中的任何错误。因此，码字用于在无线设备之间提供更稳健的通信并减少通信系统中的错误。
在一些示例中，信道编码将冗余比特添加到比特流，来增加信号的可靠性以防在传输期间的任何信息丢失。例如，发送设备可以将要发送的数据(有效载荷)与冗余比特一起编码为比有效载荷长的码字。在发送之后，接收设备可以对接收到的码字进行解码。因此，如果信道中存在噪声或干扰导致任何模糊或部分信息丢失，接收设备可以由于信道编码(例如，由于编码方案的冗余)而获得编码数据(有效载荷)。在一些示例中，发送设备和接收设备可以高速且尽可能有效地执行这样的编码和解码操作，以增加信道吞吐量并减少编码和解码操作的成本(例如，时延、功耗等)。
随着无线通信系统的演进(例如，随着第五代新无线电(5G NR)技术的发展)，期望提高信道编码的性能和效率。因此，在本领域中需要更高性能地执行信道编码操作以提高通信系统的性能并减少无线设备的需求。
发明内容
本发明构思提供一种解码装置和一种解码方法，它们可以在信道编码中同时提供高性能和高效率。
根据本发明构思的一方面，提供一种用于从码字顺序地确定一系列源比特的解码方法。所述方法包括：第一解码操作，用于顺序地确定所述一系列源比特中的前X个源比特；以及第二解码操作，用于顺序地确定所述一系列源比特中的其余Y个源比特。所述第一解码操作包括：对从L个比特序列计算出的至少2L个可靠性值进行排序，其中，L是大于0的整数。所述第二解码操作包括：基于所述至少2L个可靠性值来确定所述L个比特序列中的每一个比特序列中的源比特。
根据本发明构思的另一方面，提供一种用于极性解码的装置，所述装置被配置为从基于极性码被编码的码字顺序地确定一系列源比特。所述装置包括：可靠性计算器，所述可靠性计算器被配置为从L个比特序列计算至少2L个可靠性值，其中，L为大于0的整数；第一处理电路，所述第一处理电路被配置为对所述至少2L个可靠性值进行排序，并且生成分别与L个较高可靠性值相对应的第一L个新比特序列；第二处理电路，所述第二处理电路被配置为基于所述至少2L个可靠性值确定所述L个比特序列中的每一个比特序列中的源比特，并生成第二L个新比特序列；以及选择电路，所述选择电路被配置为基于所述一系列源比特中包括的源比特的索引来选择所述第一处理电路和所述第二处理电路之一。
根据本发明构思的另一方面，提供一种从基于极性码被编码的码字获得一系列源比特的极性解码方法。所述方法包括第一解码操作，在所述第一解码操作中，基于连续消除列表(SCL)解码方案从所述码字顺序地确定第一比特组中包括的源比特。所述方法还包括第二解码操作，在所述第二解码操作中，基于连续消除(SC)解码方案从所述码字顺序地确定第二比特组中包括的源比特。所述第一比特组包括最先确定的源比特，并且所述第二比特组包括最后确定的源比特。
根据本发明构思的另一方面，提供一种用于从码字顺序地确定一系列源比特的解码方法。所述方法包括：确定多个可靠性值，其中，所述可靠性值是基于多个比特序列确定的。所述方法还包括：对所述可靠性值进行排序，以及基于排序后的可靠性值对第一集合的源比特进行解码。所述方法还包括：确定所述多个比特序列中的每一个比特序列中的源比特，并且基于所确定的所述多个比特序列中的每一个比特序列中的源比特对第二集合的源比特进行解码，其中，源数据块包括所述第二集合的源比特以及所述第一集合的源比特。
附图说明
通过下面结合附图的详细描述，本发明构思的实施例将被更加清楚地理解，在附图中：
图1是根据示例实施例的包括发送器和接收器的通信系统的框图；
图2是根据示例实施例的解码方法的示例的流程图；
图3是使用根据示例实施例的解码方法形成的源数据的示例的示图；
图4A是根据示例实施例的解码方法的示例的流程图；
图4B是使用根据示例实施例的解码方法形成的解码树的示例的示图；
图5A是根据示例实施例的解码方法的示例的流程图；
图5B是使用根据示例实施例的解码方法形成的解码树的示例的示图；
图6A是根据示例实施例的解码方法的示例的流程图；
图6B是使用根据示例实施例的解码方法形成的解码树的示例的示图；
图7A是根据示例实施例的解码方法的示例的流程图；
图7B是使用根据示例实施例的解码方法形成的解码树的示例的示图；
图8是根据示例实施例的解码方法的示例的流程图；
图9是根据示例实施例的解码方法的示例的流程图；
图10是根据示例实施例的解码器的示例的框图；
图11是根据示例实施例的选择电路的示例的框图；
图12是根据示例实施例的解码方法的示例的流程图；以及
图13是根据示例实施例的数据处理器的框图。
具体实施方式
已经开发了各种解码处理以用于第五代新无线电(5G NR)通信。在某些情况下，不太复杂(例如，计算强度较小)的信道编码技术可以与较低的可靠性相关联，而较复杂的信道编码技术会需要较高的计算强度，但可以与提高的可靠性(例如，在接收器处的解码错误较少)相关联。
本公开总体上涉及一种改进的解码方法。具体地，本公开的实施例涉及能够在保持可靠的解码性能的同时对数据进行更有效的或更少计算强度的解码的信道编码技术。
本公开的实施例通过列表(list)解码方案和判决(decision)解码方案顺序地确定码字的源比特。在一些情况下，与列表解码方案相比，判决解码方案可以具有更低的复杂度以及更高的成本效益(例如，但是判决解码方案会与相对较高的块错误率相关联)。然而，在顺序地确定接收到的码字的源比特的过程中，解码可靠性可以逐渐提高。例如，随着所确定的源比特的数量增加，候选项的可靠性值之间的偏差会在随后的确定过程中增大，并且具有高可靠性值的候选项可以被确定为源比特。基于在解码可靠性提高的解码过程的后期使用判决解码方案，本文中描述的技术可以允许有效地平衡通过列表解码方案和判决解码方案二者顺序地确定码字的源比特。因此，不太复杂的判决解码方案可以被实现为解码过程后期更高成本效益的方案，而不会明显降低解码可靠性。
例如，接收设备可以对接收到的码字进行解码，以顺序地确定N个源比特。可以在两个比特组中确定N个源比特。第一比特组可以包括通过列表解码方案确定的X个源比特，并且第二比特组可以包括通过判决解码方案确定的Y个源比特(例如，其中X+Y＝N)。在一些情况下，可以基于数量N和N中包括的信息比特的数量(例如，N可以包括K个信息比特以及若干冗余比特，使得K＜N)，来确定每个比特组中的比特数量(例如，X个源比特的数量和Y个源比特的数量)。
因此，可以通过列表解码方案对包括X个源比特的第一比特组进行解码。列表解码方案可以指在保持多个比特序列作为候选项的同时顺序地确定X个源比特的解码方案。在一些示例中，列表解码方案可以包括连续消除列表(SCL)解码方案或简化的连续消除列表(SSCL)解码方案。可以通过判决解码方案对包括Y个源比特的第二比特组进行解码。判决解码方案可以指基于要确定的比特的可靠性值确定源比特并将所确定的源比特添加到现有比特序列的方案。在一些示例中，判决解码方案可以包括连续消除(SC)解码方案。然而，如上所述，由于解码可靠性随着所确定的源比特的索引增大(例如，随着针对码字确定的源比特的数量增加)而变高，因此使用判决解码方案确定的包括Y个源比特的第二比特组的解码可靠性不会明显降低。
图1是根据示例实施例的包括发送器10和接收器20的通信系统100的框图。如图1所示，发送器10和接收器20可以通过信道30彼此通信。
通信系统100可以是定义发送器10与接收器20之间的通信协议的任意通信系统。在一些实施例中，信道30可以是使用无线电资源的无线信道，并且通信系统100可以是无线通信系统。例如，通信系统100可以是使用以下项的无线通信系统：蜂窝网络(例如，第五代无线(5G)新无线电(NR)系统、长期演进(LTE)系统、高级LTE系统、码分多址(CDMA)系统和全球移动通信(GSM)系统)、无线个人局域网(WPAN)系统或其他任意无线通信系统。在一些实施例中，信道30可以是使用电信号和/或光信号的有线信道，并且通信系统100可以是有线通信系统。在下文中，将主要参照无线通信系统(特别是可以是使用蜂窝网络的无线通信系统的5G NR系统)来描述通信系统100，但是示例实施例不限于此。
当通信系统100是使用蜂窝网络的无线通信系统时，发送器10和接收器20均可以是基站(BS)或用户设备(UE)。当发送器10是BS并且接收器20是UE时，可以在信道30中形成下行链路。相反，当发送器10是UE并且接收器20是BS时，可以在信道30中形成上行链路。另外地或作为另外的选择，当发送器10和接收器20均是UE时，可以在信道30中形成侧链路(sidelink)。
BS通常可以指被配置为与UE和/或另一BS进行通信的固定站。BS可以与UE和/或另一BS通信，并且可以与UE和/或另一BS交换数据和控制信息。例如，BS可以被称为节点B(Node B)、演进型Node B(eNB)、下一代Node B(gNB)、扇区(sector)、站(site)、基站收发器系统(BTS)、接入点(AP)、中继节点、远程无线电头(RRH)、无线电单元(RU)或小小区(smallcell)。如本文所使用的，BS或小区可以被解释为由CDMA的基站控制器(BSC)、WCDMA的Node-B、LTE的eNB、5G的gNB、或扇区(站)覆盖的部分区域或功能，并且可以覆盖各种覆盖区域，诸如，巨型小区(megacell)、宏小区(macrocell)、微小区(microcell)、微微小区(picocell)、毫微微小区(femtocell)、中继节点、RRH、RU和小小区通信范围。UE可以是固定的或移动的，并且可以指能够与BS通信并向BS发送数据和/或控制信息以及从BS接收数据和/或控制信息的任何设备。例如，UE可以被称为终端、终端设备、移动站(MS)、移动终端(MT)、用户终端(UT)、用户站(SS)、无线设备或手持设备。
UE与BS之间的无线通信网络可以共享可用网络资源并支持多个用户的通信。例如，在无线通信网络中，可以使用诸如码分多址(CDMA)、频分多址(FDMA)、时分多址(TDMA)、正交频分多址(OFDMA)、单载波频分多址(SC-FDMA)、OFDM-FDMA、OFDM-TDMA和OFDM-CDMA的各种多址方法来发送信息。
发送器10可以通过信道30发送信号，并且接收器20可以通过信道30接收信号。通信系统100可以定义信道编码。因此，发送器10可以通过信道30发送编码信号，并且接收器20可以对通过信道30接收的信号进行解码。例如，通信系统100可以基于极性码、里德-所罗门(Reed-Solomon)码、卷积码等来定义信道编码。
如图1所示，发送器10可以包括编码器15，并且接收器20可以包括解码器25，以启用用于从发送器10经由信道30到接收器20的通信的信道编码方案。如图1所示，发送器10的编码器15可以对源数据SRC进行编码并生成码字CDW，而接收器20可以对码字CDW'进行解码并生成源数据SRC'。由于在信道30中引起的噪声和干扰，由发送器10生成的码字CDW可能不同于由接收器20接收到的码字CDW'。然而，解码器25可以生成与发送器10的源数据SRC高可靠性地匹配的源数据SRC'。例如，解码器25可以根据本文描述的技术确定源数据SRC'的源比特。源比特可以指源数据SRC'的单位，其中，每个源比特可以具有单个二进制值0或1。因此，接收器20可以通过确定源比特来生成源数据SRC'。可以生成源数据SRC'以匹配源数据SRC，从而有效地实现发送器10与接收器20之间的通信。编码器15和/或解码器25可以包括通过逻辑合成设计的逻辑块，并且可以包括具有一系列指令的软件和被配置为执行软件的至少一个核。在一些实施例中，发送器10还可以包括解码器，并且接收器20还可以包括编码器。
在通信系统100中，为了获得高吞吐量，可以使用发送器10和接收器20在短时间内以高可靠性处理大量数据。例如，5G NR通信系统可以定义可以使用发送器10和接收器20的场景，诸如，超可靠低时延通信(URLLC)和增强型移动宽带(eMBB)。因此，发送器10的编码器15和接收器20的解码器25可以用于以高可靠性高速处理数据。特别地，当发送器10和/或接收器20是无线通信系统中的UE的一部分时，可能需要发送器10和/或接收器20具有高性能和高效率(例如，小覆盖区域和低功耗)。
如以下参照附图所描述的，接收器20的解码器25可以基于两种不同的解码方案对码字CDW'进行解码，从而同时实现高可靠性和降低的复杂度。例如，解码操作通常可以指将编码消息(例如，接收到的码字CDW')转换成可理解的源数据SRC'的操作。可以用来执行解码操作的不同方案或方法可以与不同的计算操作相关联，并且因此可以与不同级别的可靠性(例如，准确性)相关联。根据所描述的用于有效地使用两种不同编码方案的技术，接收器20可以支持高吞吐量(例如，通过更快的、降低复杂度的解码方案)并且具有提高的效率(例如，通过提高可靠性的解码方案)。
图2是根据示例实施例的解码方法的示例的流程图。如图2所示，解码方法可以包括操作S20和S40。在一些实施例中，图2的解码方法可以由图1的解码器25执行。在下文中，将参照图1描述图2。
在一些实施例中，图1的源数据SRC'可以包括一系列源比特，并且解码器25可以通过顺序地确定一系列源比特来对码字CDW'进行解码。如本文所使用的，可以假设源数据SRC'包括N个源比特(N是大于1的整数)。解码器25可以将一系列源比特划分为至少两个比特组，并且基于不同的解码方案来确定所划分的每个比特组的源比特。
参照图2，在操作S20中，可以执行基于第一解码方案顺序地确定前X个源比特的操作。例如，解码器25可以基于第一解码方案，顺序确定源数据SRC'中包括的N个源比特之中的前X个源比特(N＞X)。在一些实施例中，第一解码方案的复杂度可以高于下面将描述的第二解码方案的复杂度。因此，在操作S20中执行的解码过程可以提供高可靠性，但是解码过程会花费相对长的时间并且消耗很高的功率。如本文所使用的，操作S20可以被称为第一解码操作，并且下面将参照图4A至图6A描述操作S20的示例。
在操作S40中，可以执行基于第二解码方案顺序地确定其余Y个源比特的操作。例如，解码器25可以基于第二解码方案，顺序地确定源数据SRC'中包括的N个源比特之中的除了在操作S20中确定的X个源比特之外的其余Y个源比特(N＝X+Y)。在一些实施例中，第二解码方案的复杂度可以低于第一解码方案的复杂度。然而，如下面参照图3所描述的，可靠性可以随着源比特被顺序地确定而提高。因此，在操作S40中执行的解码过程可以在花费相对短的时间并且消耗很低的功率的同时，提供不会明显降低的可靠性。因此，与基于第一解码方案确定N个源比特的过程相比，图2的解码方法可以在保持高可靠性的同时花费更短的时间并消耗更少的功率。如本文所使用的，操作S40可以被称为第二解码操作，并且下面将参照图5A和图7A描述操作S40的示例。
图3示出了根据示例实施例的使用解码方法生成的源数据的示例。如以上参照图1和图2所描述的，可以通过对码字CDW'进行解码来生成图3的源数据SRC'，并且源数据SRC'可以包括解码过程中顺序地确定的源比特。在图3的示例中，图2的第一解码方案可以对应于列表解码方案，并且第二解码方案可以对应于判决解码方案。在下文中，将参照图1和图2描述图3。
源数据SRC'可以包括N个源比特。例如，第一源比特u1至第N源比特uN。N个源比特可以包括K个信息比特以及(N-K)个冗余比特(0＜K＜N)。信息比特可以指指示有用信息的比特。如图3所示，可以将码率定义为K/N。
在一些实施例中，源数据SRC'可以包括K个信息比特和(N-K)个冻结比特(frozenbit)。例如，图1的通信系统100可以采用能够以相对低的编码/解码复杂度实现香农(Shannon)容量的极性码作为信道编码。极性码可以使用信道极化通过好比特信道发送信息比特并且通过坏比特信道发送冻结比特，在信道极化中，在发送侧观察到的比特信道(或子信道)被极化为好比特信道和坏比特信道。发送器10和接收器20可以共同知道源数据SRC'的冻结比特的值和位置(即，索引)。接收器20的解码器25可以基于冻结比特的值和索引对码字CDW'进行解码。
极性编码是一种基于块编码方法的信道编码形式。在极性编码中，要被编码的每个数据块具有设定比特数。在发送器10和接收器20处执行对该块的操纵。例如，对每个数据块执行信道合并(Channel Combining)和信道分裂(Channel Splitting)。首先，信道合并将符号的组合分配和/或映射到信道。然后，信道分裂执行转换操作，将符号组合转换为解码器中使用的时域矢量。解码操作和编码操作估计时域比特流。这在接收器20处将比特块和信道转换为极化比特流(例如，源比特)。极性码已经显示了实现加性高斯白噪声(AWGN)信道的能力，并且对于有限长度码实现与使用具有循环冗余校验(CRC)的SCL解码器25的低密度奇偶校验码(LDPC)相当的性能。因为每个比特被连续解码，所以SCL解码器25可能具有很高的时延。在一些情况下，可以在极性码中使用神经网络解码器25。
可以顺序地确定N个源比特(即，第一源比特u1至第N源比特uN)。如图3所示，在顺序地确定第一源比特u1至第N源比特uN的过程中，可靠性可以逐渐提高。例如，随着所确定的源比特的数量增加，候选项的可靠性值之间的偏差可以在随后的确定过程中增大，并且具有高可靠性值的候选项可以被确定为源比特。
源数据SRC'可以包括第一比特组BG1和第二比特组BG2。第一比特组BG1可以包括X个源比特(例如，第一源比特u1至第X源比特uX)，该X个源比特包括作为最先确定的源比特的第一源比特u1，第二比特组BG2可以包括Y个源比特(例如，第(X+1)源比特uX+1至第N源比特uN(N＝X+Y))，该Y个源比特包括作为最后确定的源比特的第N源比特uN。在一些实施例中，可以基于不同的解码方案来确定第一比特组BG1和第二比特组BG2。例如，如图3所示，可以基于列表解码方案来确定第一比特组BG1。可以基于判决解码方案来确定第二比特组BG2。
列表解码方案可以指在保持多个比特序列作为候选项的同时顺序地确定源比特的解码方案。例如，如下面参照4A和图4B所描述的，当图1的通信系统100采用极性码时，可以基于SCL解码方案来确定第一比特组BG1的源比特。如以下参照图6A和图6B所描述的，可以基于SSCL解码方案来确定第一比特组BG1的源比特。如本文中所使用的，SCL解码和SSCL解码方案可以被统称为SCL解码方案，并且SSCL解码方案可以被称为SCL解码方案的示例。与下面将要描述的判决解码方案相比，列表解码方案可以具有较高的复杂度，提供较高的可靠性(例如，更低的块错误率(BLER))，并且成本效益较低。
判决解码方案可以指基于要确定的比特的可靠性值确定源比特并将所确定的源比特添加到现有比特序列的方案。例如，当图1的通信系统100采用极性码时，可以基于SC解码方案来确定第二比特组BG2的源比特，如下面参照图5A和图7A所描述的。与上述列表解码方案相比，判决解码方案可以具有较低的复杂度，提供较低的可靠性(例如，较高的块错误率)，并且成本效益较高。然而，如上所述，由于可靠性随着所确定的源比特的索引增大而提高，所以使用判决解码方案确定的第二比特组BG2的可靠性(可以称为解码可靠性)不会明显降低。
在下文中，将主要参照极性码来描述信道编码，但是示例实施例不限于此。例如，示例实施例可以应用于列表解码方案和判决解码方案都可以被应用的任何信道编码方案(例如，Reed-Solomon码和卷积码)。
图4A是根据示例实施例的解码方法的示例的流程图。图4B是使用根据示例实施例的解码方法形成的解码树的示例的示图。具体地，图4A的流程图示出了图2的操作S20的示例，并且图4B示出了由于图4A的操作S20a形成的解码树的示例。如以上参照图2所描述的，可以在图4A的操作S20a中执行基于第一解码方案顺序地确定前X个源比特的操作。在一些实施例中，图4A的操作S20a可以由图1的解码器25来执行。在下文中，将参照图1和图3描述图4A和图4B。
参照图4A，在操作S20a中，可以基于作为图2的第一解码方案的示例的SCL解码方案顺序地确定第一比特组BG1中包括的X个源比特。在图4A的示例中，SCL解码方案可以将L个比特序列或更少的比特序列保持为候选项(L是大于1的整数)，并且在图4B的解码树中可以假设L为4(L＝4)。如图4A所示，操作S20a可以包括多个操作(例如，S22a、S24a和S26a)。
在操作S22a中，可以执行计算2L个可靠性值的操作。例如，如图4B所示，解码器25可以基于SCL解码方案来确定第一源比特u1至第三源比特u3，然后尝试确定第四源比特u4。解码器25可以顺序地确定第一源比特u1至第三源比特u3，使得第一源比特u1被确定，然后第二源比特u2被确定，然后第三源比特u3被确定(例如，使得u1、u2和u3中的每一者按顺序被确定)。第一源比特u1可以具有值“0”作为冻结比特，而第二源比特u2至第四源比特u4可以是信息比特。解码器25可以从作为候选项的包括第一源比特u1至第三源比特u3的四个比特序列(即，{0,0,0}、{0,0,1}、{0,1,0}和{0,1,1})，计算第一可靠性值R1至第八可靠性值R8。当第四源比特u4在四个比特序列中的每一个比特序列中具有值“0”或“1”时，第一可靠性值R1至第八可靠性值R8中的每一者可以指示可靠性。可靠性值可以被称为路径度量(PM)并且可以使用任意方法来计算。例如，解码器25可以基于对数似然比(LLR)来计算可靠性值。
在操作S24a中，可以执行对2L个可靠性值进行排序的操作。在一些实施例中，解码器25可以对在操作S22a中计算出的2L个可靠性值进行排序，以生成L个比特序列作为新候选项。例如，解码器25可以对图4B的第一可靠性值R1至第八可靠性值R8进行排序，以生成4个比特序列。
在操作S26a中，可以执行生成L个比特序列的操作。在一些实施例中，解码器25可以从与2L个可靠性值之中的L个较高可靠性值相对应的源比特的值以及与源比特的值相对应的比特序列，生成L个新比特序列。例如，如图4B所示，可以从第一可靠性值R1至第八可靠性值R8之中选择4个较高可靠性值(即，第一可靠性值R1、第二可靠性值R2、第五可靠性值R5和第八可靠性值R8)。因此，可以生成4个新比特序列(即，{0,0,0,0}、{0,0,0,1}、{0,1,0,0}和{0,1,1,1})作为候选项。
如上所述，操作S20a可以通过在保持L个候选项的同时确定源比特来提供高可靠性。另外地或作为另外的选择，操作S20a可以包括对2L个可靠性值进行排序以选择L个较高可靠性值的操作S24a。可靠性值的排序的复杂度可以根据排序方法由下面提供的等式1计算出，其中，K是信息比特的数量，L是候选项的数量。
[等式1]
Cserial＝K·2L·log22L
Cradix＝K·L·(2L-1)
Figure BDA0002823394680000121
如等式1所示，对可靠性值进行排序的操作会增加基于SCL解码方案的解码方法的复杂度。然而，如以下参照图5A和图5B所描述的，基于SC解码方案的解码方法可以省略对2L个可靠性值进行排序的操作。
图5A是根据示例实施例的解码方法的示例的流程图。图5B是使用根据示例实施例的解码方法形成的解码树的示例的示图。具体地，图5A的流程图示出了图2的操作S40的示例，图5B示出了由于图5A的操作S40a形成的解码树的示例。如以上参照图2所描述的，可以在图5A的操作S40a中执行基于第二解码方案顺序地确定其余Y个源比特的操作。在一些实施例中，图5A的操作S40a可以由图1的解码器25来执行。在下文中，将参照图1和图3来描述图5A和图5B。图5A和图5B的描述将省略与图4A和图4B相同的描述。
参照图5A，在操作S40a中，可以基于作为图2的第二解码方案的示例的SC解码方案来顺序地确定第二比特组BG2中包括的Y个源比特。在图5A的示例中，SC解码方案可以根据与L个比特序列的每一个比特序列对应的可靠性值来执行判决，所述L个比特序列是基于在图2的操作S20中采用的列表解码方案(例如，图4A的SCL解码方案)生成的。另外地或作为另外的选择，SC解码方案可以将L个比特序列保持为候选项。在图5B的解码树中，可以假设L为4(L＝4)。如图5A所示，操作S40a可以包括多个操作(例如，S42a、S44a和S46a)。
在操作S42a中，可以执行计算2L个可靠性值的操作。例如，如图5B所示，解码器25可以基于第一解码方案(例如，SCL解码方案)确定第(X-3)源比特uX-3至第(X-1)源比特uX-1，然后尝试基于第二解码方案(例如，SC解码方案)确定第X源比特uX。类似于图4B的解码树，第(X-3)源比特uX-3可以具有值“0”作为冻结比特，而第(X-2)源比特uX-2至第X源比特uX可以是信息比特。解码器25可以从作为候选项的包括第(X-3)源比特uX-3至第(X-1)源比特uX-1的4个比特序列(即，{...,0,0,0}、{...,0,0,1}、{...,0,1,0}和{...,0,1,1})，计算第一可靠性值R1至第八可靠性值R8。
在操作S44a中，可以执行确定L个比特序列中的每一个比特序列中的源比特的操作。在一些实施例中，解码器25可以将与L对可靠性值中的每对可靠性值(分别对应于“0”和“1”)之中的高可靠性值相对应的值确定为源比特。例如，如图5B所示，解码器25可以在四对可靠性值中的每对可靠性值中进行可靠性值比较，并且确定相对高的可靠性值。因此，可以从第一可靠性值R1至第八可靠性值R8之中确定四个可靠性值(即，第一可靠性值R1、第四可靠性值R4、第六可靠性值R6和第七可靠性值R7)。
在操作S46a中，可以执行生成L个比特序列的操作。在一些实施例中，解码器25可以确定与L对可靠性值中的每对可靠性值中的高可靠性值相对应的源比特的值，并且生成L个比特序列。例如，如图5B所示，基于在操作S44a中确定的第一可靠性值R1、第四可靠性值R4、第六可靠性值R6和第七可靠性值R7，可以生成四个新比特序列(即，{...,0,0,0,0}、{...,0,0,1,1}、{...,0,1,0,1}和{...,0,1,1,0})作为候选项。结果，在操作S40a中，为了基于2L个可靠性值生成L个比特序列，所增加的复杂度可以与L成比例，并且与L成比例的复杂度对应于比由等式1表示的排序操作的复杂度低得多的复杂度。
图6A是根据示例实施例的解码方法的示例的流程图。图6B是使用根据示例实施例的解码方法形成的解码树的示例的示图。具体地，图6A的流程图示出了图2的操作S20的示例，图6B示出了由于图6A的操作S20b形成的解码树的示例。如以上参照图2所描述的，可以在图6A的操作S20b中执行基于第一解码方案顺序地确定前X个源比特的操作。在一些实施例中，图6A的操作S20b可以由图1的解码器25来执行。在下文中，将参照图1和图3描述图6A和图6B。
参照图6A，在操作S20b中，可以基于作为图2的第一解码方案的示例的SSCL解码方案来顺序地确定第一比特组BG1中包括的X个源比特。在SSCL解码方案中，解码树的节点可以分为：源比特是冻结比特的Rate-0节点、最后一个源比特是信息比特的重复(REP)节点、第一源比特是冻结比特的单奇偶校验(SPC)节点、以及源比特是信息比特的Rate-1节点，并且可以根据节点类型不同地执行后续操作。在图6A的示例中，SSCL解码方案可以将L个比特序列或更少的比特序列保持为候选项，并且同时确定至少两个源比特。在图6B的解码树中，可以假设L为2(L＝2)。如图6A所示，操作S20b可以包括多个操作(例如，S22b、S24b和S26b)。
在操作S22b中，可以执行计算4L个可靠性值的操作。例如，如图6B所示，解码器25可以基于SSCL解码方案确定第一源比特u1和第二源比特u2，然后尝试确定第三源比特u3和第四源比特u4。第一源比特u1可以具有值“0”作为冻结比特，而第二源比特u2至第四源比特u4可以是信息比特。解码器25可以从与第一源比特u1和第二源比特u2相对应的两个比特序列(即，{0,0}和{0,1})来计算第一可靠性值R1至第八可靠性值R8。
在操作S24b中，可以执行对4L个可靠性值进行排序的操作。在一些实施例中，解码器25可以对在操作S22b中计算出的4L个可靠性值进行排序，以生成L个比特序列作为新候选项。例如，解码器25可以将图6B的第一可靠性值R1至第八可靠性值R8进行排序，以生成2个比特序列。
在操作S26b中，可以执行生成L个比特序列的操作。在一些实施例中，解码器25可以从与4L个可靠性值之中的L个较高可靠性值相对应的源比特的值以及与源比特的值相对应的比特序列，生成L个新比特序列。例如，如图6B所示，可以从第一可靠性值R1至第八可靠性值R8中选择两个较高的可靠性值(即，第一可靠性值R1和第六可靠性值R6)。因此，可以生成两个新比特序列(即，{0,0,0,0}和{0,1,0,1})作为候选项。
如上所述，SSCL解码方案可以同时确定两个源比特。另外地或作为另外的选择，SSCL解码方案可以包括对4L个可靠性值进行排序的操作S24b。因此，类似于以上参照图4A所描述的，对可靠性值进行排序的操作会增加基于SSCL解码方案的解码方法的复杂度。此外，如下面参照图7A和图7B所描述的，基于SC解码方案的解码方法可以省略对4L个可靠性值的排序(例如，操作S24b)。
图7A是根据示例实施例的解码方法的示例的流程图。图7B是使用根据示例实施例的解码方法形成的解码树的示例的示图。具体地，图7A的流程图示出了图2的操作S40的示例，图7B示出了由于图7A的操作S40b形成的解码树的示例。如以上参照图2所描述的，可以在图7A的操作S40b中执行基于第二解码方案顺序地确定其余Y个源比特的操作。在一些实施例中，图7A的操作S40b可以由图1的解码器25来执行。在下文中，将参照图1和图3描述图7A和图7B。图7A和图7B的描述将省略与图6A和图6B相同的描述。
参照图7A，在操作S40b中，可以基于作为图2的第二解码方案的示例的SC解码方案顺序地确定第二比特组BG2中包括的Y个源比特。在图7A的示例中，SC解码方案可以根据与L个比特序列中的各个比特序列对应的可靠性值来执行判决，所述L个比特序列是基于在图2的操作S20中采用的列表解码方案(例如，图6A的SSCL解码方案)生成的。另外地或作为另外的选择，SC解码方案可以将L个比特序列保持为候选项。由于操作S40b形成的解码树可以包括分别与SSCL解码方案的Rate-0节点、REP节点、SPC节点和Rate-1节点相对应的简化的Rate-0(SRate-0)节点、简化的REP(SREP)节点、简化的SPC(SSPC)节点和简化的Rate-1(SRate-1)节点。在图7B的解码树中，可以假设L为2(L＝2)。如图7A所示，操作S40b可以包括多个操作(例如，S42b、S44b和S46b)。
在操作S42b中，可以执行计算4L个可靠性值的操作。例如，如图7B所示，解码器25可以基于第一解码方案(例如，SSCL解码方案)确定第(X-2)源比特uX-2和第(X-1)源比特uX-1，然后尝试基于SC解码方案确定第X源比特uX和第(X+1)源比特uX+1。类似于图5B的解码树，第(X-2)源比特uX-2可以具有值“0”作为冻结比特，而第(X-1)源比特uX-1至第(X+1)源比特uX+1可以是信息比特。解码器25可以从与第(X-2)源比特uX-2和第(X-1)源比特uX-1相对应的两个比特序列(即，{...,0,0}和{...,0,1})，计算第一可靠性值R1至第八可靠性值R8。
在操作S44b中，可以执行确定L个比特序列的每一个比特序列中的至少两个源比特的操作。在一些实施例中，解码器25可以将包括至少两个比特的比特流(例如，与分别对应于“00”、“01”、“10”和“11”的一组可靠性值中的高可靠性值相对应的比特流)确定为源比特的值。例如，如图7B所示，解码器25可以从包括第一可靠性值R1至第四可靠性值R4的组中确定具有最高值的第一可靠性值R1，并且从包括第五靠性值R5至第八可靠性值R8的组中确定具有最高值的第六可靠性值R6。
在操作S46b中，可以执行生成L个比特序列的操作。在一些实施例中，解码器25可以确定与每组可靠性值当中的最高可靠性值相对应的源比特的值，并生成L个比特序列。例如，如图7B所示，可以基于在操作S44b中确定的第一可靠性值R1和第六可靠性值R6生成两个新比特序列(即，{...,0,0,0,0}和{...,0,1,0,1})作为候选项。结果，为了基于4L个可靠性值生成L个比特序列，可以执行两次从2L个可靠性值中搜索最高可靠性值的操作。在这种情况下，复杂度可以比在图6A的操作S24b中对4L个可靠性值进行排序时低得多。
图8是根据示例实施例的解码方法的示例的流程图。如图8所示，解码方法可以包括多个操作(例如，S10、S20'、S30和S40')。与图2的解码方法相比，图8的解码方法还可以包括：确定切换解码方案的源比特的位置的操作S10，以及基于所确定的位置来切换解码方案的操作S30。在一些实施例中，图8的解码方法可以由图1的解码器25来执行。在下文中，将参照图1和图3描述图8，并且图8的描述将省略与图1相同的描述。
在操作S10中，可以执行计算第二比特组BG2中包括的信息比特的数量的操作。例如，解码器25可以基于源数据SRC'中包括的源比特的数量N和源数据SRC'中包括的信息比特的数量，来计算第二比特组BG2中包括的信息比特的数量T。在一些实施例中，第二比特组BG2中包括的信息比特的数量T可以被限制为小于或等于源数据SRC'中包括的信息比特的数量K的一半(T≤K/2)。在一些实施例中，因为解码器25知道源数据SRC'中的冻结比特(或信息比特)的索引，所以解码器25可以计算第二比特组BG2中包括的信息比特的数量T。另外地或作为另外的选择，解码器可以计算第一比特组BG1的大小X、第一比特组BG1中包括的信息比特的数量、第二比特组BG2的大小Y以及第一比特组BG1和第二比特组BG2中的信息比特(或冻结比特)的索引。此外，在一些实施例中，解码器25可以通过参照查找表来获得与N和K相对应的T。另外地或作为另外的选择，解码器25可以通过将N和K中的至少一者作为自变量代入预定函数来获得T。将参照图9描述操作S10的示例。
在操作S20'中，可以执行基于第一解码方案顺序地确定源比特的操作。接下来，在操作S30中，可以执行确定是否要切换解码方案的操作。如上所述，当在操作S10中计算出第二比特组BG2中包括的信息比特的数量T时，因为接收器20(或解码器25)知道源数据SRC'中包括的冻结比特的位置，所以包括基于第二解码方案确定的源比特的第二比特组BG2的开始索引(即，(X+1))可以被确定。解码器25可以基于第二比特组BG2中包括的信息比特的数量T和冻结比特的位置，将X+1确定为信息比特的索引或冻结比特的索引。解码器25可以基于源比特的索引确定出是否要切换解码方案。如图8所示，当要确定的源比特的索引小于或等于X时，可以再次执行操作S20'。否则，当要确定的源比特的索引大于(X+1)时，随后可以执行操作S40'。在操作S40'中，可以执行基于第二解码方案顺序地确定源比特的操作。
图9是根据示例实施例的解码方法的示例的流程图。具体地，图9的流程图示出了图8的操作S10的示例。如以上参照图8所描述的，可以在图9的操作S10'中执行计算第二比特组BG2中包括的信息比特的数量T的操作。如图9所示，操作S10'可以包括操作S12和S14。在下文中，将参照图3描述图9。
在操作S12中，可以执行基于N选择多个多项式之一的操作。例如，解码器25可以包括多个多项式(每个多项式以源数据SRC'中包括的信息比特的数量K作为变量)，并且基于源数据SRC的大小(例如，源数据SRC'中包括的源比特的数量N)选择多个多项式之一。例如，多个多项式可以分别对应于N的不同值。在一些实施例中，可以预先定义多个多项式。接收器20可以包括被配置为存储多个多项式的存储器(例如，非易失性存储器)。解码器25可以访问存储器并且查看多个多项式。在一些实施例中，随着N增大，多个多项式可以包括更高阶的多项式。例如，在极性码中，N可以匹配2P(P是大于0的整数)，并且多个多项式可以包括与N为64相对应的1阶多项式以及与N为128相对应的2阶多项式。
在操作S14中，可以基于所选择的多项式和K来执行计算第二比特组BG2中包括的信息比特的数量的操作。例如，解码器25可以通过将源数据SRC'中包括的信息比特的数量K代入在操作S12中选择的多项式，计算第二比特组BG2中包括的信息比特的数量T。
图10是根据示例实施例的解码器200的示例的框图。如图10所示，解码器200可以包括可靠性计算器220、第一处理电路240、第二处理电路260和选择电路280。然而，图1的解码器25不限于图10的解码器200。
可靠性计算器220可以从选择电路280接收多个比特序列QS'。另外地或作为另外的选择，可靠性计算器220可以计算与多个比特序列QS'相对应的多个可靠性值RS。在一些实施例中，如以上参照图4A和图5A所描述的，可靠性计算器220可以从L个比特序列计算2L个可靠性值。在一些实施例中，如以上参照图6A和图7A所描述的，可靠性计算器220可以从L个比特序列计算至少4L个可靠性值。如图10所示，可靠性计算器220可以将多个可靠性值RS提供给第一处理电路240和第二处理电路260。
第一处理电路240可以根据第一解码方案基于多个可靠性值RS来生成多个第一比特序列QSl。在一些实施例中，如以上参照图4A所描述的，第一处理电路240可以对2L个可靠性值进行排序，并且基于L个较高的可靠性值生成L个比特序列作为多个第一比特序列QS1。在一些实施例中，如以上参照图6A所描述的，第一处理电路240可以对4L个可靠性值进行排序，并且基于L个较高的可靠性值来生成L个比特序列作为多个第一比特序列QS1。
第二处理电路260可以根据第二解码方案基于多个可靠性值RS来生成多个第二比特序列QS2。在一些实施例中，如以上参照图5A所描述的，第二处理电路260可以从L对可靠性值的每对可靠性值中选择可靠性值，并且生成L个比特序列作为多个第二比特序列QS2。此外，在一些实施例中，如以上参照图7A所描述的，第二处理电路260可以从每组可靠性值中选择可靠性值，并且生成L个比特序列作为多个第二比特序列QS2。
因为第一解码方案的复杂度高于第二解码方案的复杂度，所以第一处理电路240的成本会高于第二处理电路260的成本。例如，第一处理电路240可以比第二处理电路260具有更大的面积、更高的功耗以及更长的处理时间。例如，第一处理电路240可以包括被配置为执行对2L个可靠性值或至少4L个可靠性值进行排序的操作的电路。因此，第一处理电路240的成本会高于第二处理电路260的成本。在一些实施例中，第一处理电路240和第二处理电路260可以利用时钟同步地操作，并且用于第一处理电路240以生成多个第一比特序列QS1的时钟周期的数量可以大于用于第二处理电路260以生成多个第二比特序列QS2的时钟周期的数量。
选择电路280可以从第一处理电路240接收多个第一比特序列QSl，以及从第二处理电路260接收多个第二比特序列QS2。选择电路280可以选择多个第一比特序列QSl和多个第二比特序列QS2中的一者，并且将所选择的多个比特序列QS'提供给可靠性计算器220。例如，选择电路280可以在图2的操作S20(或图8的操作S20')期间选择多个第一比特序列QS1，以及在图2的操作S40(或图8的操作S40')期间选择多个第二比特序列QS2。
在一些实施例中，选择电路280可以停用被配置为生成未被选择的多个比特序列的处理电路，从而降低解码器200的功耗。例如，可以在图2的操作S20(或图8的操作S20')期间停用第二处理电路260，而在图2的操作S40(或图8的操作S40')期间可以停用第一处理电路240。下面将参照图11描述选择电路280的示例。例如，可以基于时钟门控或阻断电源来停用处理电路。
图11是根据示例实施例的选择电路280'的示例的框图。如以上参照图10所描述的，图11的选择电路280'可以选择多个第一比特序列QS1和多个第二比特序列QS2中的一者，并且输出多个比特序列QS'。如图11所示，选择电路280'可以包括计数器282、阈值生成器284、比较器286和复用器(MUX)288。在下文中，将参照图3描述图11。
计数器282可以对在解码过程中确定的源比特进行计数。例如，计数器282可以是递增计数器，并且生成计数信号CNT，其在顺序地确定源比特的过程中从1增加到N。在一些实施例中，计数器282可以通过对冻结比特或信息比特进行计数而不是对源比特进行计数来生成计数信号CNT。为此，计数器282可以从外部接收源数据SRC'中包括的冻结比特的索引(或信息比特的索引)。
阈值生成器284可以生成将要通过比较器286与计数信号CNT进行比较的阈值THR。另外地或作为另外的选择，阈值THR可以限定解码方案从第一解码方案切换到第二解码方案的时间点。在一些实施例中，计数器282可以是递增计数器，并且阈值THR可以具有与第一比特组BG1有关的值。例如，当计数信号CNT指示所确定的源比特的数量时，阈值THR可以对应于第一比特组BG1的大小(即，X)。另外地或作为另外的选择，当计数信号CNT指示所确定的冻结比特的数量时，阈值THR可以对应于第一比特组BG1中包括的冻结比特的数量。另外地或作为另外的选择，当计数信号CNT指示所确定的信息比特的数量时，阈值THR可以对应于第一比特组BG1中包括的信息比特的数量。在一些实施例中，计数器282可以是递减计数器，并且阈值THR可以具有与第二比特组BG2有关的值。在一些实施例中，如以上参照图9所描述的，阈值生成器284可以计算第二比特组BG2中包括的信息比特的数量T，并且基于数量T来生成阈值THR。
比较器286可以将计数信号CNT的值与阈值THR进行比较，并生成比较信号CMP。复用器288可以响应于比较信号CMP来选择多个第一比特序列QS1和多个第二比特序列QS2中的一者，并且输出多个比特序列QS'。例如，当计数信号CNT的值小于或等于阈值THR时，比较器286可以生成非激活的比较信号CMP，并且复用器288可以响应于非激活的比较信号CMP选择多个第一比特序列QS1。另外地或作为另外的选择，当计数信号CNT的值超过阈值THR时，比较器286可以生成激活的比较信号CMP，并且复用器288可以响应于激活的比较信号CMP选择多个第二比特序列QS2。在一些实施例中，可以将比较信号CMP或从比较信号CMP生成的使能信号提供给图10的第一处理电路240和第二处理电路260中的每一者，并且第一处理电路240和第二处理电路260可以响应于比较信号CMP而被启用或被停用。
图12是根据示例实施例的解码方法的示例的流程图。具体而言，图12示出了基于SCL解码方案和SC解码方案的解码方法。在一些实施例中，图12的解码方法可以由图1的解码器25来执行。在下文中，将参照图1和图3描述图12。图12的描述将省略与以上参照附图提供的描述相同的描述。
在操作S110中，可以执行初始化操作。例如，如图12所示，指示源比特的索引的变量i可以被初始化为1。
在操作S120中，可以执行确定第i源比特ui是否包括在集合A中的操作。集合A可以是源数据SRC'中包括的源比特之中的与信息比特相对应的源比特的集合。如图12所示，当第i源比特ui不包括在集合A中时，例如，当第i源比特ui是冻结比特时，可以在操作S130中执行生成包括冻结比特的值的L个比特序列的操作。
当第i源比特ui被包括在集合A中时，例如，当第i源比特ui是信息比特时，可以在操作S140中执行计算2L个可靠性值的操作。2L个可靠性值可以包括在L个比特序列中的每一个比特序列中后续信息比特为“0”的情况所对应的可靠性值以及后续信息比特为“1”的情况所对应的可靠性值。
在操作S150中，可以执行确定第i源比特ui是否包括在集合B中的操作。集合B可以是源数据SRC'中包括的信息比特之中的基于SC解码方案确定的源比特的集合。例如，集合B中包括的源比特可以对应于第二比特组BG2中包括的信息比特。
当第i源比特ui不包括在集合B中时，可以在操作S160中执行对2L个可靠性值进行排序的操作。接下来，可以在操作S170中执行生成L个比特序列的操作。可以对2L个可靠性值进行排序以确定L个较高的可靠性值，并且可以生成与L个较高的可靠性值相对应的L个新比特序列。
否则，当第i源比特ui包括在集合B中时，可以在操作S180中执行确定L个比特序列中的每一个比特序列中的源比特的操作。接下来，可以在操作S190中执行生成L个比特序列的操作。可以从L对可靠性值的每对可靠性值中选择一个可靠性值，并且可以生成与所选择的L个可靠性值相对应的L个新比特序列。因此，在操作S180和S190中可以省略对2L个可靠性值进行排序的操作。
在操作200中，可以将变量i增加1以确定下一源比特。在操作S210中，可以确定变量i是否小于或等于源数据SRC'中包括的源比特的数量N。如图12所示，当变量i小于或等于N时，例如，当剩余待确定的源比特时，可以随后执行操作S120。否则，当确定了N个源比特时，结束图12的解码方法。
图13是根据示例实施例的数据处理器50的框图。在一些实施例中，图1的解码器25或图10的解码器200可以实现在图13的数据处理器50中。
如图13所示，数据处理器50可以包括专用集成电路(ASIC)51、专用指令集处理器(ASIP)53、存储器55、主处理器57和主存储器59。在一些实施例中，ASIC 51、ASIP 53和主处理器57中的至少两个可以彼此通信。在一些实施例中，ASIC 51、ASIP 53、存储器55、主处理器57和主存储器59中的至少两个可以被嵌入在一个半导体芯片中。
ASIP 53可以是定制的IC，可以支持用于特定应用的专用指令集并执行指令集中包括的指令。存储器55可以与ASIP 53通信并且用作被配置为存储由ASIP 53执行的多个指令的非暂时性存储设备。例如，存储器55的非限制性示例可以包括可由ASIP 53访问的任意类型的存储器，诸如，随机存取存储器(RAM)、只读存储器(ROM)、磁带、磁盘、光盘、易失性存储器、非易失性存储器及它们的组合。在一些实施例中，存储器55可以存储用于计算以上参照图8和图9描述的第二比特组中包括的信息比特的数量的数据(例如，查找表和/或多个多项式)。
主处理器57可以执行多个指令并控制数据处理器50。例如，主处理器57可以控制ASIC 51和ASIP 53或处理用户对接收器(例如，图1中的接收器20)的输入。主存储器59可以与主处理器57通信并且包括可由主处理器57访问的任意类型的存储器。在一些实施例中，作为非暂时性存储设备的主存储器59可以存储由主处理器57执行的多个指令。
在一些实施例中，可以通过图13的数据处理器50中包括的组件中的至少一者来执行用于信道编码的解码方法。例如，图1的解码器25的至少一些操作可以被实现为存储在存储器55中的多个指令。另外地或作为另外的选择，ASIP 53可以执行存储在存储器55中的多个指令并执行解码方法的至少一个操作。在一些实施例中，解码方法的至少一个操作可以由通过逻辑合成设计的硬件块(例如，图10的200)执行，并且硬件块200可以被包括在ASIC51中。在一些实施例中，解码方法的至少一个操作可以被实现为存储在主存储器59中的多个指令。主处理器57可以通过执行存储在主存储器59中的多个指令来执行解码方法的至少一个操作。
尽管已经参照本发明的实施例具体示出和描述了本发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种从码字顺序地确定一系列源比特的解码方法，所述方法包括：
执行第一解码操作，以顺序地确定所述一系列源比特中的前X个源比特；以及
执行第二解码操作，以顺序地确定所述一系列源比特中的其余Y个源比特，
其中，所述的执行第一解码操作包括：对从L个比特序列计算出的至少2L个可靠性值进行排序，其中，L是大于0的整数，并且
所述的执行第二解码操作包括：基于所述至少2L个可靠性值来确定所述L个比特序列中的每一个比特序列中的源比特。
2.根据权利要求1所述的方法，还包括：基于所述一系列源比特中包括的源比特的数量以及所述一系列源比特中包括的信息比特的数量，计算所述前X个源比特的数量或所述其余Y个源比特的数量。
3.根据权利要求2所述的方法，其中，所述的计算所述前X个源比特的数量或所述其余Y个源比特的数量包括：
基于所述一系列源比特中包括的源比特的数量，从多个多项式中选择多项式；以及
基于所选择的多项式和所述一系列源比特中包括的信息比特的数量，计算所述前X个源比特的数量或所述其余Y个源比特的数量。
4.根据权利要求3所述的方法，其中，所述的选择多项式包括：当所述一系列源比特中包括的源比特的数量是64时，选择包括信息比特的数量作为变量的1阶多项式。
5.根据权利要求2所述的方法，其中，所述其余Y个源比特中包括的信息比特的数量小于或等于所述一系列源比特中包括的信息比特的数量的一半。
6.根据权利要求1所述的方法，其中，所述的执行第一解码操作还包括：基于排序后的所述至少2L个可靠性值，生成分别与L个较高可靠性值相对应的第一L个新比特序列，并且
其中，所述的执行第二解码操作还包括：基于所确定的所述L个比特序列中的每一个比特序列中的源比特，生成第二L个新比特序列。
7.根据权利要求1所述的方法，其中，所述码字是基于极性码被编码的，
基于连续消除列表解码方案来执行所述第一解码操作，以及
基于连续消除解码方案来执行所述第二解码操作。
8.一种用于极性解码的装置，所述装置能够配置成从基于极性码被编码的码字顺序地确定一系列源比特，所述装置包括：
可靠性计算器，所述可靠性计算器被配置为从L个比特序列计算至少2L个可靠性值，其中，L为大于0的整数；
第一处理电路，所述第一处理电路被配置为对所述至少2L个可靠性值进行排序，并且生成分别与L个较高可靠性值相对应的第一L个新比特序列；
第二处理电路，所述第二处理电路被配置为基于所述至少2L个可靠性值确定所述L个比特序列中的每一个比特序列中的源比特，并生成第二L个新比特序列；以及
选择电路，所述选择电路被配置为基于所述一系列源比特中包括的源比特的索引来选择所述第一处理电路和所述第二处理电路之一。
9.根据权利要求8所述的装置，其中，所述选择电路包括：
计数器，所述计数器被配置为对顺序确定的源比特进行计数；
比较器，所述比较器被配置为在所述计数器的输出超过阈值时生成激活的比较信号；以及
复用器，所述复用器被配置为响应于所述激活的比较信号选择由所述第二处理电路生成的所述第二L个新比特序列。
10.根据权利要求9所述的装置，其中，所述选择电路还包括：阈值生成器，所述阈值生成器被配置为基于所述一系列源比特中包括的源比特的数量以及所述一系列源比特中包括的信息比特的数量来生成所述阈值。
11.根据权利要求10所述的装置，其中，所述阈值生成器被配置为：基于所述一系列源比特中包括的源比特的数量来选择多项式，并且基于所选择的多项式和所述一系列源比特中包括的信息比特的数量来计算所述阈值。
12.根据权利要求11所述的装置，其中，当所述一系列源比特中包括的源比特的数量是64时，所述阈值生成器选择包括信息比特的数量作为变量的1阶多项式。
13.一种从基于极性码被编码的码字获得一系列源比特的极性解码方法，所述方法包括：
执行第一解码操作，在所述第一解码操作中，基于连续消除列表解码方案从所述码字顺序地确定第一比特组中包括的源比特；以及
执行第二解码操作，在所述第二解码操作中，基于连续消除解码方案从所述码字顺序地确定第二比特组中包括的源比特，
其中，所述第一比特组包括最先确定的源比特，并且
所述第二比特组包括最后确定的源比特。
14.根据权利要求13所述的方法，还包括：基于所确定的所述第一比特组中包括的源比特的索引以及所述第二比特组中包括的源比特的数量，来确定所述第一解码操作结束并且所述第二解码操作开始。
15.根据权利要求13所述的方法，还包括：基于所述一系列源比特中包括的源比特的数量以及所述一系列源比特中包括的信息比特的数量，计算所述第二比特组中包括的源比特的数量。
16.根据权利要求15所述的方法，其中，所述的计算所述第二比特组中包括的源比特的数量包括：
基于所述一系列源比特中包括的源比特的数量，从多个多项式选择多项式；以及
基于所选择的多项式和所述一系列源比特中包括的信息比特的数量，计算所述第二比特组中包括的源比特的数量。
17.根据权利要求16所述的方法，其中，所述的选择多项式包括：当所述一系列源比特中包括的源比特的数量是64时，选择包括信息比特的数量作为变量的1阶多项式。
18.根据权利要求15所述的方法，其中，所述第二比特组中包括的信息比特的数量小于或等于所述一系列源比特中包括的信息比特的数量的一半。
19.根据权利要求13所述的方法，
其中，所述的执行第一解码操作包括：
从L个比特序列计算2L个可靠性值，其中，L为大于0的整数；以及
通过对所述2L个可靠性值进行排序，生成分别与L个较高可靠性值相对应的第一L个新比特序列，并且
其中，所述的执行第二解码操作包括：
从L个比特序列计算2L个可靠性值；以及
通过基于所述2L个可靠性值确定所述L个比特序列中的每一个比特序列中的源比特来生成第二L个新比特序列。
20.根据权利要求13所述的方法，
其中，所述的执行第一解码操作包括：
从L个比特序列计算至少4L个可靠性值，其中，L是大于0的整数；以及
通过对所述至少4L个可靠性值进行排序，生成分别与L个较高可靠性值相对应的第一L个新比特序列，并且
其中，所述的执行第二解码操作包括：
从L个比特序列计算至少4L个可靠性值；以及
通过基于所述至少4L个可靠性值确定所述L个比特序列中的每一个比特序列中的至少两个源比特来生成第二L个新比特序列。
CN202011443492.3A 2020-02-26 2020-12-08 用于信道编码中的解码操作的解码装置和解码方法 Pending CN113315527A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0023841 2020-02-26
KR1020200023841A KR20210108789A (ko) 2020-02-26 2020-02-26 채널 코딩에서 디코딩을 위한 장치 및 방법

Publications (1)

Publication Number Publication Date
CN113315527A true CN113315527A (zh) 2021-08-27

Family

ID=77366349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011443492.3A Pending CN113315527A (zh) 2020-02-26 2020-12-08 用于信道编码中的解码操作的解码装置和解码方法

Country Status (3)

Country Link
US (1) US11509334B2 (zh)
KR (1) KR20210108789A (zh)
CN (1) CN113315527A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270097A (zh) * 2021-05-18 2021-08-17 成都傅立叶电子科技有限公司 无人机械控制方法、电台语音指令转换方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102268413B1 (ko) 2016-04-29 2021-06-22 후아웨이 테크놀러지 컴퍼니 리미티드 폴라 코드 인코딩 및 디코딩 방법과 장치
US10361728B2 (en) 2016-06-17 2019-07-23 Huawei Technologies Co., Ltd. Multiple-symbol combination based decoding for general polar codes
US10153787B2 (en) 2016-09-20 2018-12-11 Samsung Electronics Co., Ltd Apparatus and method for parallelized successive cancellation decoding and successive cancellation list decoding of polar codes
KR101856416B1 (ko) * 2017-02-28 2018-05-09 성균관대학교산학협력단 극 부호를 위한 저 복잡도 scl 복호 방법 및 장치
US20180331697A1 (en) 2017-05-15 2018-11-15 Qualcomm Incorporated Nominal complexity and weighted combinations for polar code construction
US10523367B2 (en) 2017-08-18 2019-12-31 Samsung Electronics Co., Ltd. Efficient survivor memory architecture for successive cancellation list decoding of channel polarization codes
JP2019102950A (ja) 2017-11-30 2019-06-24 富士通株式会社 復号装置、復号方法および通信システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270097A (zh) * 2021-05-18 2021-08-17 成都傅立叶电子科技有限公司 无人机械控制方法、电台语音指令转换方法及装置
CN113270097B (zh) * 2021-05-18 2022-05-17 成都傅立叶电子科技有限公司 无人机械控制方法、电台语音指令转换方法及装置

Also Published As

Publication number Publication date
KR20210108789A (ko) 2021-09-03
US11509334B2 (en) 2022-11-22
US20210266015A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
US11265018B2 (en) Method and device for transmitting data
EP3510700B1 (en) Method and apparatus for encoding data using a polar code
US10554223B2 (en) Apparatus and methods for polar code construction
US10484130B2 (en) Method and device for parallel polar code encoding/decoding
US10560218B2 (en) Apparatus and methods for decoding assistant bit-based polar code construction
EP3583700B1 (en) A method to generate ordered sequence for polar codes
JP2020524946A (ja) ポーラー符号化のための方法および装置
US10735154B2 (en) Methods and apparatus for coding sub-channel selection
US10608786B2 (en) Apparatus and methods of specifying ordered sequences of coding sub-channels
KR102338508B1 (ko) 고차 변조를 사용하는 통신 또는 방송 시스템에서 부호화/복호화 방법 및 장치
KR102662470B1 (ko) 조기 종료를 위해 극성 코드에서 분산 crc를 인터리빙하는 시스템 및 방법
JP2022174079A (ja) 符号化方法、復号方法、装置、および装置
US11418220B2 (en) Method, system, and apparatus for a segmented polarization-adjusted convolutional (PAC) code
CN110663189B (zh) 用于极化编码的方法和装置
CN111082812A (zh) 使用路径度量解码输入数据的设备及使用其的解码方法
CN113315527A (zh) 用于信道编码中的解码操作的解码装置和解码方法
Johannsen et al. Successive cancellation automorphism list decoding of polar codes
US11044046B2 (en) Data processing method and apparatus
KR20190013374A (ko) 통신 또는 방송 시스템에서 극부호 부호화/복호화 방법 및 장치
CN109428675B (zh) 数据传输方法及装置
CN111525980B (zh) 译码方法及装置
CN112737600B (zh) 译码方法和译码器
CN111490797B (zh) 编码方法、装置及设备
Li et al. SCL-GRAND: Lower complexity and better flexibility for CRC-Polar Codes
Iqbal et al. Hardware Architecture of Channel Encoding for 5G New Radio Physical Downlink Control Channel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination