CN113302345A - 化合物半导体基板 - Google Patents

化合物半导体基板 Download PDF

Info

Publication number
CN113302345A
CN113302345A CN202080009392.1A CN202080009392A CN113302345A CN 113302345 A CN113302345 A CN 113302345A CN 202080009392 A CN202080009392 A CN 202080009392A CN 113302345 A CN113302345 A CN 113302345A
Authority
CN
China
Prior art keywords
layer
gan
compound semiconductor
semiconductor substrate
gan layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080009392.1A
Other languages
English (en)
Inventor
铃木悠宜
大内澄人
生川满久
川村启介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Love Water Corp
Air Water Inc
Original Assignee
Love Water Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Love Water Corp filed Critical Love Water Corp
Publication of CN113302345A publication Critical patent/CN113302345A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C23C28/042—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material including a refractory ceramic layer, e.g. refractory metal oxides, ZrO2, rare earth oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/341—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one carbide layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

提供一种能够提高纵向的电流‑电压特性的面内均匀性的化合物半导体基板。在俯视观察的情况下，化合物半导体基板具备中心和作为与中心相距开71.2mm的位置的边缘。在将化合物半导体基板的GaN层中的中心的膜厚设为膜厚W1、将GaN层中的边缘的膜厚设为膜厚W2的情况下，由ΔW(％)＝|W1‑W2|×100/W1表示的膜厚误差ΔW大于0且为8％以下。GaN层的中心处的深度方向的平均碳浓度为3×1018个/cm3以上且5×1020个/cm3以下。在将GaN层的中心处的深度方向的中心位置处的碳浓度设为浓度C1、将GaN层的边缘处的深度方向的中心位置处的碳浓度设为浓度C2的情况下，由ΔC(％)＝|C1‑C2|×100/C1表示的浓度误差ΔC为0以上且50％以下。

Description

化合物半导体基板
技术领域
本发明涉及化合物半导体基板，更特定而言，涉及具备GaN(氮化镓)层的化合物半导体基板。
背景技术
GaN作为与Si(硅)相比带隙大、绝缘击穿电场强度高的宽带隙半导体材料已被知晓。GaN与其他宽带隙半导体材料相比也具有高的耐绝缘击穿性，因此期待应用于下一代的低损耗的功率器件。
在将Si基板用于使用了GaN的半导体器件的起始基板(基底基板)的情况下，由于GaN与Si之间的晶格常数及热膨胀系数的大的差异，容易引起在基板产生翘曲、或者在GaN层内产生裂纹的现象。因此，提出了通过在Si基板上形成缓冲层来缓和GaN与Si之间的晶格常数及热膨胀系数之差。
例如在下述专利文献1和2等中公开了现有的形成GaN层的技术。在下述专利文献1等中公开了具备Si基板、在Si基板上形成的3C-SiC层(碳化硅)、交替地形成的多个AlN(氮化铝)层以及GaN层的半导体基板。
在下述专利文献2中公开了一种半导体基板，其具备：由Si形成的基板、设置于基板上且由AlGaN(氮化铝镓)层和GaN层反复层叠而成的缓冲层、设置于缓冲层上且由包含Fe(铁)的GaN层形成的高阻层、设置于高阻层上且由GaN形成的通道层、以及设置于通道层上且由AlGaN形成的阻挡层。
现有技术文献
专利文献
专利文献1：日本特开2013-179121号公报
专利文献2：日本特表2015-201574号公报
发明内容
发明要解决的课题
在具备GaN层的化合物半导体基板中，为了提高纵向(与GaN层的主面正交的方向)的耐压，有时通过在GaN层中添加C(碳)来增加GaN层的绝缘性。但是，以往在GaN层中添加C的情况下，碳浓度根据GaN层的主面内的位置而不同，碳浓度的面内均匀性低。其结果是，存在如下问题：化合物半导体基板的纵向的电流-电压特性根据GaN层的主面内的位置而不同，纵向的电流-电压特性的面内均匀性低。
本发明用于解决上述课题，其目的在于提供能够提高纵向的电流-电压特性的面内均匀性的化合物半导体基板。
用于解决课题的手段
对于本发明的一个方面的化合物半导体基板而言，在俯视观察的情况下，具备中心和作为与中心相距开71.2mm的位置的边缘，所述化合物半导体基板具备：Si基板、形成于Si基板的上表面侧且包含AlN的缓冲层、形成于缓冲层的上表面侧且包含Al的氮化物半导体层、以及形成于氮化物半导体层的上表面侧的GaN层，在将GaN层中的中心的膜厚设为膜厚W1、将GaN层中的边缘的膜厚设为膜厚W2的情况下，由ΔW(％)＝|W1-W2|×100/W1表示的膜厚误差ΔW大于0且为8％以下，GaN层的中心处的深度方向的平均碳浓度为3×1018个/cm3以上且5×1020个/cm3以下，在将GaN层的中心处的深度方向的中心位置处的碳浓度设为浓度C1、将GaN层的边缘处的深度方向的中心位置处的碳浓度设为浓度C2的情况下，由ΔC(％)＝|C1-C2|×100/C1表示的浓度误差ΔC为0以上且50％以下。
在上述化合物半导体基板中，优选还具备形成于Si基板的上表面的SiC层。
在上述化合物半导体基板中，优选还具备形成于氮化物半导体层的上表面侧的复合层，复合层包含GaN层和形成于GaN层的上表面的AlN层。
在上述化合物半导体基板中，优选化合物半导体基板的纵向的本征击穿电压值为1200V以上且1600V以下。
在上述化合物半导体基板中，优选引起本征击穿电压值的80％以下的电压值下的绝缘击穿的GaN层的中心的缺陷密度大于0且为100个/cm2以下。
在上述化合物半导体基板中，优选引起本征击穿电压值的80％以下的电压值下的绝缘击穿的GaN层的边缘的缺陷密度大于0且为7个/cm2以下。
在上述化合物半导体基板中，优选从中心至边缘为止的区域是无裂纹的。
在上述化合物半导体基板中，优选在基板整面满足无回熔。
发明的效果
根据本发明，能够提供可提高纵向的电流-电压特性的面内均匀性的化合物半导体基板。
附图说明
图1是表示本发明的第一实施方式中的化合物半导体基板CS1的构成的截面图。
图2是表示本发明的第一实施方式中的Al氮化物半导体层4内部的Al(铝)组成比的分布的图。
图3是示意性地表示构成GaN层的GaN的二维生长的图。
图4是表示本发明的第一实施方式中的化合物半导体基板CS1的构成的俯视图。
图5是表示本发明的第二实施方式中的化合物半导体基板CS2的构成的截面图。
图6是表示本发明的第一变形例中的Al氮化物半导体层4内部的Al组成比的分布的图。
图7是表示本发明的第二变形例中的Al氮化物半导体层4内部的Al组成比的分布的图。
图8是表示本发明的第一实施例中的试样3(化合物半导体基板CS10)的构成的截面图。
图9是表示本发明的第一实施例中的纵向耐电压的测量方法的截面图。
图10是表示本发明的第二实施例中的化合物半导体基板CS3的构成的截面图。
图11是表示在本发明的第二实施例中算出的浓度误差ΔC的值的图。
图12是表示在本发明的第二实施例中算出的膜厚误差ΔW的值的图。
图13是表示在本发明的第二实施例中测量出的缺陷密度的值的图。
具体实施方式
以下，基于附图对本发明的实施方式进行说明。
[第一实施方式]
图1是表示本发明的第一实施方式中的化合物半导体基板CS1的构成的截面图。
参照图1，本实施方式中的化合物半导体基板CS1包含HEMT(High ElectronMobility Transistor：高电子迁移率晶体管)。化合物半导体基板CS1具备：Si基板1、SiC层2、AlN缓冲层3(由AlN形成的缓冲层的一个例子)、Al氮化物半导体层4(包含Al的氮化物半导体层的一个例子)、复合层5、GaN层7、以及Al氮化物半导体层10。
Si基板1例如由p+型的Si形成。在Si基板1的表面，(111)面露出。需要说明的是，Si基板1可以具有n型的导电型，也可以是半绝缘性。在Si基板1的表面，(100)面、(110)面也可以露出。Si基板1例如具有6英寸的直径，具有1000μm的厚度。
SiC层2接触于Si基板1，形成在Si基板1上。SiC层2由3C-SiC、4H-SiC或6H-SiC等形成。特别是SiC层2为在Si基板1上外延生长而成的情况下，通常SiC层2由3C-SiC形成。
SiC层2可以通过使用MBE(Molecular Beam Epitaxy：分子束外延)法、CVD(Chemical Vapor Deposition：化学气相沉积)法、或LPE(Liquid Phase Epitaxy：液相外延)法等，使SiC在通过将Si基板1的表面碳化而得到的由SiC形成的基底层上同质外延生长而形成。SiC层2也可以仅通过将Si基板1的表面碳化而形成。此外，SiC层2也可以通过在Si基板1的表面(或夹着缓冲层)进行异质外延生长而形成。SiC层2例如掺杂有N(氮)等，具有n型的导电型。SiC层2例如具有0.1μm以上且3.5μm以下的厚度。需要说明的是，SiC层2也可以具有p型的导电型，也可以为半绝缘性。
AlN缓冲层3是包含AlN的层，形成于Si基板1的上表面侧。这里，AlN缓冲层3接触于SiC层2，形成在SiC层2上。AlN缓冲层3发挥作为缓和SiC层2与Al氮化物半导体层4的晶格常数之差的缓冲层的功能。AlN缓冲层3例如使用MOCVD(Metal Organic Chemical VaporDeposition：金属有机物化学气相沉积)法形成。AlN缓冲层3的生长温度例如被设为1000以上且1300℃以下。此时，作为Al源气体，例如可以使用TMA(Tri Methyl Aluminium：三甲基铝)、TEA(Tri Ethyl Aluminium：三乙基铝)等。作为N源气体，例如可以使用NH3(氨)。A1N缓冲层3例如具有100nm以上且1000nm以下的厚度。
Al氮化物半导体层4形成于AlN缓冲层3的上表面侧。这里，Al氮化物半导体层4接触于AlN缓冲层3，形成在AlN缓冲层3上。Al氮化物半导体层4由包含Al的氮化物半导体形成，例如由AlxGa1-xN(0＜x≤1)所示的材料形成。另外，Al氮化物半导体层4也可以由AlxInyGa1-x-yN(0＜x≤1，0≤y＜1)所示的材料形成。Al氮化物半导体层4发挥作为缓和AlN缓冲层3与复合层5中的C-GaN层51a的晶格常数之差的缓冲层的功能。Al氮化物半导体层4具有例如500nm以上且2μm以下、优选900nm以上且2μm以下的厚度。Al氮化物半导体层4例如使用MOCVD法形成。
复合层5形成于Al氮化物半导体层4的上表面侧。这里，复合层5接触于Al氮化物半导体层4，形成在Al氮化物半导体层4上。复合层5包含在上下方向(与Si基板1、SiC层2、AlN缓冲层3和Al氮化物半导体层4的层叠方向相同的方向，图1中纵向)上层叠的多个C-GaN层以及形成于多个C-GaN层各自之间的A1N层。换言之，复合层5具有C-GaN层和AlN层交替层叠1次以上的次数而成的构成，复合层5的最上层和最下层均为C-GaN层。C-GaN层是指包含C(碳)的GaN层(掺杂有C的GaN层)。C发挥提高GaN层的绝缘性的作用。
构成复合层5的C-GaN层的层数为2以上即可，构成复合层5的AlN层的层数也是任意的。本实施方式的复合层5包含作为C-GaN层的2层的C-GaN层51a和51b(GaN层的一个例子)、以及1层的AlN层52a(AlN层的一个例子)。C-GaN层51a为构成复合层5的层中的最下层，与Al氮化物半导体层4接触。C-GaN层51b成为构成复合层5的层中的最上层，与GaN层7接触。AlN层52a形成在C-GaN层51a与C-GaN层51b之间。
在构成复合层5的多个C-GaN层(在本实施方式中为C-GaN层51a和51b)的各个中，中心PT1(图4)处的深度方向的平均碳浓度为3×1018个/cm3以上且5×1020个/cm3以下，优选为3×1018个/cm3以上且2×1019个/cm3以下。构成复合层5的多个GaN层的各个可以具有相同的平均碳浓度，也可以具有互不相同的平均碳浓度。
另外，构成复合层5的多个C-GaN层的各个具有例如550nm以上且3000nm以下的厚度，优选具有800nm以上且2500nm以下的厚度。构成复合层5的多个C-GaN层的各个可以具有相同的厚度，也可以具有互不相同的厚度。
构成复合层5的AlN层(在本实施方式中为AlN层52a)例如具有3nm以上且50nm以下的厚度，优选具有20nm以下的厚度。在构成复合层5的AlN层为多个的情况下，构成复合层5的AlN层的各个可以具有相同的厚度，也可以具有互不相同的厚度。
构成复合层5的C-GaN层51a和51b使用MOCVD法形成。此时，作为Ga源气体，例如可以使用TMG(Tri Methyl Gallium：三甲基镓)、TEG(Tri Ethyl Gallium：三乙基镓)等。作为N源气体，例如可以使用NH3等。构成复合层5的AlN层通过与AlN缓冲层3相同的方法形成。
通常，在形成C-GaN层时，与未掺入C时的GaN层的生长温度相比，GaN层的生长温度被设定得较低(具体而言，设定为比未掺杂C的GaN层的生长温度低约300℃的温度)。由此，Ga源气体所含的C被掺入GaN层，GaN层成为C-GaN层。另一方面，如果GaN层的生长温度变低，则C-GaN层的品质降低，C-GaN层的C浓度的面内均匀性降低。
因此，本申请发明人等发现了如下方法：在具备Si基板、形成于Si基板的上表面侧的包含AlN的缓冲层、形成于缓冲层的上表面侧的包含Al的氮化物半导体层、以及形成于氮化物半导体层的上表面侧的GaN层的构成中，在形成GaN层(这里为C-GaN层51a和51b各自)时，向反应室内导入Ga源气体和N源气体以及作为C源气体(C前体)的烃。根据该方法，由于促进了C向GaN层的掺入，所以能够在将GaN的生长温度设定为高温(具体而言，设定为比未掺杂C的GaN层的生长温度低约200℃的温度)的同时形成C-GaN层。其结果是，C-GaN层的品质提高，C-GaN层的C浓度的面内均匀性提高。
具体而言，作为C源气体，可以使用甲烷、乙烷、丙烷、丁烷、戊烷、己烷、庚烷、辛烷、乙烯、丙烯、丁烯、戊烯、己烯、庚烯、辛烯、乙炔、丙炔、丁炔、戊炔、己炔、庚炔或辛炔等烃。特别是包含双键、三键的烃具有高反应性，因此优选。作为C源气体，可以仅使用1种烃，也可以使用2种以上的烃。
需要说明的是，也可以在Al氮化物半导体层4与复合层5之间夹设未掺杂的GaN层等其他层。
GaN层7接触于复合层5，形成在复合层5上。GaN层7为未掺杂，为半绝缘性。GaN层7成为HEMT的电子渡越层。GaN层7例如具有100nm以上且1000nm以下的厚度。GaN层7例如使用MOCVD法形成。此时，作为Ga源气体，例如可以使用TMG、TEG等。作为N源气体，例如可以使用NH3等。
Al氮化物半导体层10接触于GaN层7，形成在GaN层7上。Al氮化物半导体层10由包含Al的氮化物半导体形成，例如由AlxGa1-xN(0＜x≤1)所示的材料形成。另外，Al氮化物半导体层10也可以由AlxInyGa1-x-yN(0＜x≤1，0≤y＜1)所示的材料形成。Al氮化物半导体层10成为HEMT的势垒层。Al氮化物半导体层10例如具有10nm以上且50nm以下的厚度。Al氮化物半导体层10通过与Al氮化物半导体层4相同的方法形成。
图2是表示本发明的第一实施方式中的Al氮化物半导体层4内部的Al组成比的分布的图。
参照图2，Al氮化物半导体层4的内部的Al的组成比随着从下部朝向上部而减少。Al氮化物半导体层4包含Al0.75Ga0.25N层41(Al的组成比为0.75的AlGaN层)、Al0.5Ga0.5N层42(Al的组成比为0.5的AlGaN层)和Al0.25Ga0.75N层43(Al的组成比为0.25的AlGaN层)。Al0.75Ga0.25N层41接触于AlN缓冲层3并形成在AlN缓冲层3上。Al0.5Ga0.5N层42接触于Al0.75Ga0.25N层41并形成在Al0.75Ga0.25N层41上。Al0.25Ga0.75N层43接触于Al0.5Ga0.5N层42并形成在Al0.5Ga0.5N层42上。需要说明的是，上述的Al组成比为一个例子，只要Al组成比随着从下部向上部而减少，则也可以设为其他组成。
根据本实施方式，在复合层5中，通过在C-GaN层51a与C-GaN层51b之间形成AlN层52a，能够抑制Si基板1产生翘曲，能够抑制裂纹产生至C-GaN层51b和GaN层7。以下，对此进行说明。
构成AlN层52a的AlN以与构成C-GaN层51a的GaN的结晶不匹配的状态(产生了滑移的状态)在C-GaN层51a上外延生长。另一方面，构成C-GaN层51b和GaN层7的GaN受到构成作为基底的AlN层52a的AlN的结晶的影响。即，构成C-GaN层51b和GaN层7的GaN以继承构成AlN层52a的AlN的晶体结构的方式在AlN层52a上外延生长。GaN的晶格常数大于AlN的晶格常数，因此构成GaN层51b的GaN的图1中横向的晶格常数小于通常的(不包含压缩应变的)GaN的晶格常数。换言之，C-GaN层51b和GaN层7在其内部包含压缩应变。
在C-GaN层51b和GaN层7形成后的降温时，由于GaN与Si的热膨胀系数之差，C-GaN层51b和GaN层7从AlN层52a受到应力。该应力成为Si基板1产生翘曲的原因，成为裂纹产生至C-GaN层51b和GaN层7的原因。但是，该应力通过在形成C-GaN层51b和GaN层7时导入到C-GaN层51b和GaN层7内部的压缩应变而被缓和。其结果是，能够抑制Si基板1产生翘曲，能够抑制裂纹产生至C-GaN层51b和GaN层7。
另外，化合物半导体基板CS1包含具有比GaN的绝缘击穿电压高的绝缘击穿电压的C-GaN层51a和51b、AlN层52a、以及Al氮化物半导体层4。其结果是，能够提高化合物半导体基板的纵向的耐电压。
另外，根据本实施方式，化合物半导体基板CS1在AlN缓冲层3与复合层5中的C-GaN层51a之间包含Al氮化物半导体层4，因此能够缓和Si的晶格常数与GaN的晶格常数之差。这是因为，Al氮化物半导体层4的晶格常数具有Si的晶格常数与GaN的晶格常数之间的值。其结果是，能够提高C-GaN层51a和51b的结晶品质。另外，能够抑制Si基板1产生翘曲，能够抑制裂纹产生至C-GaN层51a和51b。
另外，根据本实施方式，如上所述，Si基板1产生翘曲、以及裂纹产生至C-GaN层51b和GaN层7得到抑制，因此能够使GaN层7进行厚膜化。
此外，化合物半导体基板CS1包含C-GaN层51a和51b、以及作为GaN层7的基底层的SiC层2。SiC的晶格常数与Si的晶格常数相比接近于GaN的晶格常数，因此通过在SiC层2上形成C-GaN层51a和51b以及GaN层7，能够提高C-GaN层51a和51b以及GaN层7的结晶品质。
如上所述，根据本实施方式，通过将Al氮化物半导体层4、复合层5和SiC层2各自的功能分开，能够分别增大抑制Si基板1产生翘曲的效果、抑制裂纹产生至C-GaN层51b和GaN层7的效果、提高化合物半导体基板CS1的耐电压的效果、以及提高C-GaN层51a和51b及GaN层7的结晶品质的效果。特别是，在本实施方式中，通过将SiC层2作为基底层，从而在能够改善GaN层7的结晶品质方面的贡献大。
根据本实施方式，通过具有SiC层2，并且C-GaN层51a和51b以及GaN层7的结晶品质提高，能够使复合层5中的AlN层的厚度变薄，能够更有效地抑制翘曲的产生和裂纹的产生。另外，通过具有SiC层2，并且C-GaN层51a的结晶品质提高，能够使C-GaN层51a和51b以及GaN层7变厚，因此能够进一步改善耐电压。还能够提高HEMT的性能。
此外，在分别形成C-GaN层51a和51b时，通过导入烃作为C源气体，能够得到以下效果。
在分别形成C-GaN层51a和51b时，通过导入烃作为C源气体，能够在将GaN的生长温度设定为高温的同时形成C-GaN层51a和51b。由于GaN的生长温度为高温，所以C-GaN层51a和51b的品质提高。
图3是示意性地表示构成GaN层的GaN的二维生长的图。图3的(a)表示GaN的生长温度为低温时的生长，图3的(b)表示GaN的生长温度为高温时的生长。
参照图3的(a)，在GaN的生长温度为低温的情况下，GaN层的二维生长(图3中横向)慢，因此存在于GaN层51a或51b各自的下层的凹坑等缺陷DF未被GaN层51a和51b覆盖，缺陷DF也容易扩展到GaN层51a和51b各自的内部。
参照图3的(b)，在本实施方式中，GaN的生长温度成为高温，因此GaN的二维生长被促进，存在于GaN层51a或51b各自的下层的凹坑等缺陷DF被GaN层51a或51b覆盖。其结果是，能够降低GaN层51a和51b各自的缺陷密度，能够避免缺陷DF沿纵向贯通化合物半导体基板、化合物半导体基板的耐压显著降低的情况。
图4是表示本发明的第一实施方式中的化合物半导体基板CS1的构成的俯视图。
参照图4，化合物半导体基板CS1的平面形状是任意的。在化合物半导体基板CS1具有圆的平面形状的情况下，化合物半导体基板CS1的直径为6英寸以上。在俯视观察的情况下，将化合物半导体基板CS1的中心设为中心PT1，将与中心PT1相距开71.2mm的位置(相当于与直径6英寸的基板中的外周端部相距开5mm的位置)设为边缘PT2。
C-GaN层51a和51b的品质提高的结果是，C-GaN层51a和51b各自的膜厚的面内均匀性提高，C-GaN层51a和51b各自的C浓度的面内均匀性提高。另外，化合物半导体基板CS1的纵向的本征击穿电压值提高，GaN层51a和51b各自的缺陷密度减少。其结果是，能够提高纵向的电流-电压特性的面内均匀性。
具体而言，在将GaN层的中心PT1处的深度方向(图1中纵向)的中心位置处的碳浓度设为浓度C1、将GaN层的边缘PT2处的深度方向的中心位置处的碳浓度设为浓度C2的情况下，由ΔC(％)＝|C1-C2|×100/C1表示的浓度误差ΔC为0以上且50％以下，优选为0以上且33％以下。
另外，在将GaN层的中心PT1的膜厚设为膜厚W1、将GaN层的边缘PT2的膜厚设为膜厚W2的情况下，由ΔW(％)＝|W1-W2|×100/W1表示的膜厚误差ΔW大于0且为8％以下，优选大于0且为4％以下。
另外，化合物半导体基板CS1的纵向的本征击穿电压值为1200V以上且1600V以下。另外，引起该本征击穿电压值的80％以下的电压值下的绝缘击穿的GaN层51a和51b的中心PT1的缺陷密度大于0且为100个/cm2以下，优选大于0且为2个/cm2以下。另外，引起该本征击穿电压值的80％以下的电压值下的绝缘击穿的GaN层51a和51b的边缘PT2的缺陷密度大于0且为7个/cm2以下，优选大于0且为2个/cm2以下。
[第二实施方式]
图5是表示本发明的第二实施方式中的化合物半导体基板CS2的构成的截面图。
参照图5，本实施方式中的化合物半导体基板CS2与第一实施方式中的化合物半导体基板CS1相比，复合层5的内部的构成不同。具体而言，本实施方式中的复合层5包含作为C-GaN层的3层的C-GaN层51a、51b和51c、以及2层的A1N层52a和52b。C-GaN层51a成为构成复合层5的层中的最下层，与Al氮化物半导体层4接触。A1N层52a与C-GaN层51a接触并形成在C-GaN层51a上。C-GaN层51b与A1N层52a接触并形成在A1N层52a上。AlN层52b与C-GaN层51b接触并形成在C-GaN层51b上。C-GaN层51c与AlN层52b接触并形成在AlN层52b上。C-GaN层51c成为构成复合层5的层中的最上层，与GaN层7接触。
需要说明的是，上述以外的化合物半导体基板CS2的构成与第一实施方式中的化合物半导体基板CS1的构成相同，因此对相同的构件标注相同的附图标记，不重复其说明。
根据本实施方式，能够得到与第一实施方式相同的效果。此外，由于复合层5中存在2层的A1N层52a和52b，所以对上层的GaN层51b和51c、以及GaN层7赋予压缩应变的效果变大。其结果是，能够抑制Si基板1产生翘曲，能够抑制裂纹产生至C-GaN层51a、51b和51c、以及GaN层7。
另外，由于复合层5中存在2层的A1N层52a和52b，所以能够提高化合物半导体基板的纵向的耐电压。
[变形例]
在本变形例中，对化合物半导体基板CS1和CS2各自的Al氮化物半导体层4的变形例的构成进行说明。
图6是表示本发明的第一变形例中的Al氮化物半导体层4内部的Al组成比的分布的图。
参照图6，本变形例中的Al氮化物半导体层4包含AlGaN层4a、A1N中间层44和AlGaN层4b。
AlGaN层4a接触于AlN缓冲层3并形成在AlN缓冲层3上。AlGaN层4a由Al0.75Ga0.25N层41(Al的组成比为0.75的AlGaN层)形成。AlGaN层4a的内部的Al的组成比恒定。
AlN中间层44形成于AlGaN层4a上。AlN中间层44的下表面接触于AlGaN层4a的上表面，AlN中间层44的上表面接触于AlGaN层4b的下表面。
AlGaN层4b形成于AlN中间层44上。AlGaN层4b的内部的Al的组成比随着从下部朝向上部而减少。AlGaN层4b由Al0.5Ga0.5N层42(Al的组成比为0.5的AlGaN层)和接触于Al0.5Ga0.5N层42并形成在Al0.5Ga0.5N层42上的Al0.25Ga0.75N层43(Al的组成比为0.25的AlGaN层)构成。
图7是表示本发明的第二变形例中的Al氮化物半导体层4内部的Al组成比的分布的图。
参照图7，本变形例中的Al氮化物半导体层4包含AlGaN层4a、AlN中间层44和AlGaN层4b。
AlGaN层4a接触于AlN缓冲层3并形成在AlN缓冲层3上。AlGaN层4a的内部的Al的组成比随着从下部朝向上部而减少。AlGaN层4a由Al0.75Ga0.25N层41(Al的组成比为0.75的AlGaN层)和接触于Al0.75Ga0.25N层41并形成在Al0.75Ga0.25N层41上的Al0.5Ga0.5N层42(Al的组成比为0.5的AlGaN层)构成。
AlN中间层44形成于AlGaN层4a上。AlN中间层44的下表面接触于AlGaN层4a的上表面，AlN中间层44的上表面接触于AlGaN层4b的下表面。
AlGaN层4b形成于AlN中间层44上。AlGaN层4b由Al0.25Ga0.75N层43(Al的组成比为0.25的AlGaN层)形成。AlGaN层4b的内部的Al的组成比恒定。
需要说明的是，第一变形例和第二变形例的化合物半导体基板各自中的上述以外的构成与上述实施方式的情况下的构成相同，因此不重复其说明。
AlN中间层44发挥使AlGaN层4b产生压缩应变的功能。如第一变形例和第二变形例那样，通过设置AlN中间层44，能够进一步抑制翘曲、裂纹。
[实施例]
作为第一实施例，本申请发明人等分别制造了具有以下说明的构成的试样1～3作为试样。
试样1：制造图1所示的化合物半导体基板CS1。将C-GaN层51a和51b各自的厚度设为约2μm，将AlN层52a的厚度设为15nm。将C-GaN层51a和51b各自的平均碳浓度设为3×1018个/cm3以上且1×1020个/cm3以下的范围内的值。
试样2：制造图5所示的化合物半导体基板CS2。将C-GaN层51a、51b和51c各自的厚度设为约1μm，将AlN层52a和52b各自的厚度设为15nm。将C-GaN层51a、51b和51c各自的平均碳浓度设为3×1018个/cm3以上且1×1020个/cm3以下的范围内的值。
试样3：制造图8所示的化合物半导体基板CS10。化合物半导体基板CS10在形成C-GaN层105来代替复合层5这一点上与化合物半导体基板CS1(试样1)不同，除此以外的构成与化合物半导体基板CS1(试样1)相同。将C-GaN层105的平均碳浓度设为3×1018个/cm3以上且1×1020个/cm3以下的范围内的值。
本申请发明人等对于所得到的各试样进行了基于目视确认有无产生裂纹、测定翘曲量和测定纵向耐电压(化合物半导体基板的厚度方向的耐电压)。
作为纵向耐电压，测定以试样3的纵向耐电压为基准(零)时的值。另外，作为翘曲量，在将化合物半导体基板中的Si基板为下侧的情况下成为凸形的方式产生翘曲的情况当作“凸”，在将化合物半导体基板中的Si基板为下侧的情况下成为凹形的方式产生翘曲的情况当作“凹”。
其结果是，在试样3中，在比边缘PT2更外周侧的区域观察到裂纹的产生，与此相对，在试样1和2中，在整个面没有观察到裂纹的产生。另外，试样1～3均在从中心PT1至边缘PT2的区域未观察到裂纹的产生(无裂纹)。另外，在试样3中，凹形地成为146μm这样的大的翘曲量，与此相对，在试样1中，凹形地成为43μm这样的小的翘曲量。此外，在试样2中，凸形地成为27μm这样的翘曲量。需要说明的是，试样2的凸形的翘曲起因于化合物半导体基板内的C-GaN层的压缩应变大，表示抑制裂纹产生的效果大。根据这些结果，在试样1和2中，与试样3相比，抑制了裂纹的产生，改善了基板的翘曲。
图9是表示本发明的第一实施例中的纵向耐电压的测量方法的截面图。
参照图9，将成为测量对象的试样的化合物半导体基板CS固定在贴附于玻璃板21上的铜板22上。在经固定的化合物半导体基板CS的Al氮化物半导体层10上，以接触于Al氮化物半导体层10的方式设置由Al形成的电极23。将波形记录器24的一个端子连接到铜板22，将另一个端子连接到电极23。使用波形记录器24在铜板22与电极23之间施加电压，测量在铜板22与电极23之间流动的电流(在试样中沿纵向流动的电流)的密度。在测量出的电流的密度达到1×10-1A/mm2时视为试样发生了绝缘击穿，将此时的铜板22与电极23之间的电压作为耐电压进行测量。
测定的结果是，试样1与试样3相比，纵向耐电压高60V。试样2与试样3相比，纵向耐电压高85V。根据这些结果可知，在试样1和2中，与试样3相比，纵向耐电压提高。
作为第二实施例，本申请发明人等在两种制造条件下制造具有6英寸的直径的化合物半导体基板CS3，分别得到了本发明例A和比较例B。
图10是表示本发明的第二实施例中的化合物半导体基板CS3的构成的截面图。
参照图10，化合物半导体基板CS3的构成除了Al氮化物半导体层4以外与图5所示的化合物半导体基板CS2的构成相同。化合物半导体基板CS3的Al氮化物半导体层4包含Al0.75Ga0.25N层41、Al0.5Ga0.5N层42、Al0.25Ga0.75N层43、以及AlN中间层44和45。Al0.75Ga0.25N层41是Al氮化物半导体层4的最下层，接触于AlN缓冲层3并形成在AlN缓冲层3上。AlN中间层44接触于Al0.75Ga0.25N层41并形成在Al0.75Ga0.25N层41上。Al0.5Ga0.5N层42接触于AlN中间层44并形成在AlN中间层44上。AlN中间层45接触于Al0.5Ga0.5N层42并形成在Al0.5Ga0.5N层42上。Al0.25Ga0.75N层43是Al氮化物半导体层4的最上层，接触于AlN中间层45并形成在AlN中间层45上。
在化合物半导体基板CS3中，将Si基板1的厚度1000μm设为，将SiC层2的厚度设为1μm，将AlN缓冲层3和Al氮化物半导体层4的合计厚度设为1μm，将AlN中间层52a和52b各自的厚度设为15nm，将GaN层7的厚度设为0.5μm，将Al氮化物半导体层10的厚度设为25nm。将C-GaN层51a、51b和51c各自的厚度设定为约2μm。
本发明例A：在形成各个C-GaN层51a、51b和51c时，将成膜温度设定为高温(比未掺杂C的GaN层的生长温度低约200℃的温度)，导入烃作为C源气体。
比较例B：在形成各个C-GaN层51a、51b和51c时，将成膜温度设定为低温(比未掺杂C的GaN层的生长温度低约300℃的温度)，不导入C源气体。
接下来，本申请发明人等通过目视确认了有无裂纹产生至化合物半导体基板CS3。其结果是，在本发明例A和比较例B中均未产生裂纹。
接下来，本申请发明人等利用光学显微镜的观察确认了有无发生向化合物半导体基板CS3的Si基板1的回熔蚀刻(由于Si与Ga的反应而结晶变质的现象)的。其结果是，本发明例A和比较例B中均未发生回熔蚀刻(本发明例A和比较例B均在基板整面满足无回熔)。
接下来，本申请发明人等针对化合物半导体基板CS3的各个C-GaN层51a、51b和51c测量了中心PT1处的深度方向的碳浓度分布和边缘PT2处的深度方向的碳浓度分布。该测量使用SIMS(Secondary Ion Mass Spectrometry：二次离子质谱)。接下来，基于测量出的碳浓度分布，算出中心PT1处的深度方向的中心位置处的碳浓度即浓度C1、以及边缘PT2处的深度方向的中心位置处的碳浓度即浓度C2。接下来，基于算出的浓度C1和C2，算出由ΔC(％)＝|C1-C2|×100/C1表示的浓度误差ΔC。
图11是表示在本发明的第二实施例中算出的浓度误差ΔC的值的图。
参照图11，在本发明例A中，C-GaN层51a、51b和51c各自的中心PT1处的深度方向的碳浓度的范围为4×1018个/cm2以上且8×1018个/cm2以下，边缘PT2处的深度方向的碳浓度的范围为4.3×1018个/cm2以上且7×1018个/cm2以下。在本发明例A中，中心PT1的碳浓度与边缘PT2的碳浓度为大致相同的值，C-GaN层51a、51b和51c各自的浓度误差ΔC分别为33％、21％和0％。本申请发明人等制造多个本发明例A，通过上述方法对所得到的多个本发明例A各自的浓度误差ΔC进行测量。其结果是，任一本发明例A的浓度误差ΔC均为0以上且50％以下的范围内的值。
另一方面，在比较例B中，C-GaN层51a、51b和51c各自的中心PT1处的深度方向的碳浓度的范围为5×1018个/cm2以上且1.5×1019个/cm2以下，边缘PT2处的深度方向的碳浓度的范围为2.3×1019个/cm2以上且4.2×1019个/cm2以下。在比较例B中，边缘PT2的碳浓度比中心PT1的碳浓度高，C-GaN层51a、51b和51c各自的浓度误差ΔC分别为448％、312％和258％。
根据以上结果可知，在本发明例A中，与比较例B相比，C-GaN层的碳浓度的面内均匀性提高。
接下来，本申请发明人等针对化合物半导体基板CS3的各个C-GaN层51a、51b和51c测量了中心PT1的膜厚即膜厚W1和边缘PT2的膜厚即膜厚W2。该测量通过使用TEM(Transmission Electron Microscope：透射电子显微镜)对化合物半导体基板CS3的截面进行观察来进行。接下来，基于测量出的膜厚W1和W2，算出ΔW(％)＝|W1-W2|×100/W1所示的膜厚误差ΔW。
图12是表示在本发明的第二实施例中算出的膜厚误差ΔW的值的图。
参照图12，在本发明例A中，C-GaN层51a、51b和51c各自的膜厚误差ΔW分别为3.9％、1.8％和1.2％，均为较小的值。作为本发明例A，本申请发明人等制造了多个本发明例A，并通过上述方法测量了所得到的多个本发明例A各自的膜厚误差ΔW。其结果是，任一本发明例A的膜厚误差ΔW均为大于0且8％以下的范围内的值。
另一方面，在比较例B中，C-GaN层51a、51b和51c各自的膜厚误差ΔW分别为9％、11％和11％，均为较大的值。
根据以上结果可知，在本发明例A中，与比较例B相比，C-GaN层的膜厚的面内均匀性提高。
接下来，本申请发明人等对化合物半导体基板CS3的本征击穿电压进行了测量。本征击穿电压的测量基本上通过与图9所示的方法相同的方法进行。作为电极23，使用具有充分小的面积的电极(具体而言为直径0.1cm的电极)，使电极23依次与化合物半导体基板CS3中的Al氮化物半导体层10的表面的4个不同的位置接触，对使电极23与各个位置接触时的在铜板22与电极23之间流动的电流(在试样中沿纵向流动的电流)的密度进行测量。在测量出的电流的密度达到1×10-1A/mm2时视为试样发生了绝缘击穿，测量此时的铜板22与电极23之间的电压。将所得到的4个电压中的最高值和最低值排除，将剩余的2个值的平均值作为本征击穿电压。作为本发明例A，制作多个试样，测量各试样的本征击穿电压。其结果是，本发明例A的本征击穿电压均为1200V以上且1600V以下的值。
此外，本申请发明人等利用如下方法测量了化合物半导体基板CS3的GaN层(GaN层51a、51b和51c中的任意的GaN层)的缺陷密度。首先，使电极23依次与化合物半导体基板CS3中的Al氮化物半导体层10的表面的中心PT1附近的5个不同的位置接触，测量使电极23与各个位置接触时的在铜板22与电极23之间流动的电流(在试样中沿纵向流动的电流)的密度。在测量出的电流的密度达到1×10-1A/mm2时视为试样发生了绝缘击穿，将此时的铜板22与电极23之间的电压作为中心PT1的绝缘击穿电压。接下来，将测量出的绝缘击穿电压为本征绝缘击穿电压的80％以下的位置判断为存在缺陷的位置。算出存在缺陷的位置的个数相对于测量了绝缘击穿电压的5个位置的比例作为中心PT1的缺陷密度D。
分别使用4种不同面积S(0.283cm2、0.126cm2、0.031cm2、0.002cm2)的电极分别进行上述中心PT1的缺陷密度D的算出。其结果是，得到4组电极的面积S和中心PT1的缺陷密度D的组。
接下来，使用表示成品率Y、电极的面积S、缺陷密度D的关系的通常的泊松方程即式(1)算出4种不同的面积S各自的成品率Y。
Y＝exp(-S×D)···(1)
接下来，将算出的成品率Y最接近于50％的面积S的电极判断为最适合缺陷密度的算出的电极，采用与最适合的电极的面积S对应的缺陷密度D作为中心PT1的缺陷密度。
另外，将使电极23接触的位置变更为Al氮化物半导体层10的表面的边缘PT2附近的5个不同的位置，通过与上述相同的方法测量边缘PT2的缺陷密度。
图13是表示在本发明的第二实施例中测量出的缺陷密度的值的图。
参照图13，本发明例A的中心PT1的缺陷密度为1.8个/cm2，本发明例A的边缘PT2的缺陷密度为1.8个/cm2。本申请发明人等制造了多个本发明例A，通过上述方法对所得到的多个本发明例A各自的中心PT1和边缘PT2的缺陷密度进行了测量。其结果是，任一本发明例A的缺陷密度均为大于0且7个/cm2以下的范围内的值。另一方面，比较例B的中心PT1的缺陷密度为207个/cm2，比较例B的边缘PT2的缺陷密度为7.1个/cm2。
根据以上结果可知，在本发明例A中，与比较例B相比，GaN层的缺陷密度降低。
[其他]
上述的实施方式和变形例可以适当组合。
上述的实施方式、变形例和实施例在所有的方面都是例示，不应认为是限制性的。本发明的范围不是由上述的说明而是由技术方案示出，意图包含与技术方案等同的意思和范围内的所有变更。
附图标记说明
1：Si(硅)基板
2：SiC(碳化硅)层
3：AlN(氮化铝)缓冲层(包含AlN的缓冲层的一个例子)
4、10：Al(铝)氮化物半导体层(包含Al的氮化物半导体层的一个例子)
4a、4b：AlGaN(氮化铝镓)层
5：复合层
7：GaN(氮化镓)层
21：玻璃板
22：铜板
23：电极
24：波形记录器
41：Al0.75Ga0.25N层
42：Al0.5Ga0.5N层
43：Al0.25Ga0.75N层
44、45：AlN中间层
51a、51b、51c、105：C(碳)-GaN层(GaN层的一个例子)
52a、52b：AlN层(AlN层的一个例子)
CS、CS1、CS2、CS10：化合物半导体基板
PT1：中心
PT2：边缘

Claims (8)

1.一种化合物半导体基板，其中，在俯视观察的情况下，具备中心和作为与所述中心相距开71.2mm的位置的边缘，
所述化合物半导体基板具备：
Si基板；
缓冲层，所述缓冲层形成于所述Si基板的上表面侧且包含AlN；
氮化物半导体层，所述氮化物半导体层形成于所述缓冲层的上表面侧且包含Al；以及
GaN层，所述GaN层形成于所述氮化物半导体层的上表面侧，
在将所述GaN层中的所述中心的膜厚设为膜厚W1、将所述GaN层中的所述边缘的膜厚设为膜厚W2的情况下，由ΔW＝|W1-W2|×100/W1表示的膜厚误差ΔW以％计为大于0且8％以下，
所述GaN层的所述中心处的深度方向的平均碳浓度为3×1018个/cm3以上且5×1020个/cm3以下，
在将所述GaN层的所述中心处的深度方向的中心位置处的碳浓度设为浓度C1、将所述GaN层的所述边缘处的深度方向的中心位置处的碳浓度设为浓度C2的情况下，由ΔC＝|C1-C2|×100/C1表示的浓度误差ΔC以％计为0以上且50％以下。
2.根据权利要求1所述的化合物半导体基板，其还具备形成于所述Si基板的上表面的SiC层。
3.根据权利要求2所述的化合物半导体基板，其还具备形成于所述氮化物半导体层的上表面侧的复合层，
所述复合层包含：
所述GaN层；以及
AlN层，所述AlN层形成于所述GaN层的上表面。
4.根据权利要求3所述的化合物半导体基板，其中，所述化合物半导体基板的纵向的本征击穿电压值为1200V以上且1600V以下。
5.根据权利要求4所述的化合物半导体基板，其中，引起所述本征击穿电压值的80％以下的电压值下的绝缘击穿的所述GaN层的所述中心的缺陷密度为大于0个/cm2且100个/cm2以下。
6.根据权利要求4所述的化合物半导体基板，其中，引起所述本征击穿电压值的80％以下的电压值下的绝缘击穿的所述GaN层的所述边缘的缺陷密度为大于0个/cm2且7个/cm2以下。
7.根据权利要求2所述的化合物半导体基板，其中，从所述中心至所述边缘为止的区域是无裂纹的。
8.根据权利要求2所述的化合物半导体基板，其中，在基板整面满足无回熔。
CN202080009392.1A 2019-01-16 2020-01-08 化合物半导体基板 Pending CN113302345A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-005056 2019-01-16
JP2019005056A JP2020113693A (ja) 2019-01-16 2019-01-16 化合物半導体基板
PCT/JP2020/000246 WO2020149184A1 (ja) 2019-01-16 2020-01-08 化合物半導体基板

Publications (1)

Publication Number Publication Date
CN113302345A true CN113302345A (zh) 2021-08-24

Family

ID=71613870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080009392.1A Pending CN113302345A (zh) 2019-01-16 2020-01-08 化合物半导体基板

Country Status (7)

Country Link
US (1) US20220069090A1 (zh)
EP (1) EP3913116A4 (zh)
JP (1) JP2020113693A (zh)
KR (1) KR20210114036A (zh)
CN (1) CN113302345A (zh)
TW (1) TW202034385A (zh)
WO (1) WO2020149184A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114823303A (zh) * 2022-04-27 2022-07-29 无锡先为科技有限公司 半导体器件及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022036462A (ja) * 2020-08-24 2022-03-08 エア・ウォーター株式会社 化合物半導体基板および化合物半導体デバイス

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010239034A (ja) * 2009-03-31 2010-10-21 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
JP2011216579A (ja) * 2010-03-31 2011-10-27 Advanced Power Device Research Association 窒化物半導体の炭素ドーピング方法、半導体素子の製造方法
WO2017100141A1 (en) * 2015-12-10 2017-06-15 IQE, plc Iii-nitride structures grown silicon substrates with increased compressive stress
CN107408511A (zh) * 2015-03-09 2017-11-28 爱沃特株式会社 化合物半导体基板
WO2018092689A1 (ja) * 2016-11-18 2018-05-24 エア・ウォーター株式会社 化合物半導体基板の製造方法および化合物半導体基板
WO2018180312A1 (ja) * 2017-03-31 2018-10-04 エア・ウォーター株式会社 化合物半導体基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6052570B2 (ja) 2012-02-28 2016-12-27 エア・ウォーター株式会社 半導体基板の製造方法
JP6283250B2 (ja) 2014-04-09 2018-02-21 サンケン電気株式会社 半導体基板及び半導体素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010239034A (ja) * 2009-03-31 2010-10-21 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
JP2011216579A (ja) * 2010-03-31 2011-10-27 Advanced Power Device Research Association 窒化物半導体の炭素ドーピング方法、半導体素子の製造方法
CN107408511A (zh) * 2015-03-09 2017-11-28 爱沃特株式会社 化合物半导体基板
WO2017100141A1 (en) * 2015-12-10 2017-06-15 IQE, plc Iii-nitride structures grown silicon substrates with increased compressive stress
WO2018092689A1 (ja) * 2016-11-18 2018-05-24 エア・ウォーター株式会社 化合物半導体基板の製造方法および化合物半導体基板
WO2018180312A1 (ja) * 2017-03-31 2018-10-04 エア・ウォーター株式会社 化合物半導体基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114823303A (zh) * 2022-04-27 2022-07-29 无锡先为科技有限公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
WO2020149184A1 (ja) 2020-07-23
EP3913116A4 (en) 2022-03-09
US20220069090A1 (en) 2022-03-03
TW202034385A (zh) 2020-09-16
KR20210114036A (ko) 2021-09-17
JP2020113693A (ja) 2020-07-27
EP3913116A1 (en) 2021-11-24

Similar Documents

Publication Publication Date Title
US8212288B2 (en) Compound semiconductor substrate comprising a multilayer buffer layer
KR102573938B1 (ko) 화합물 반도체 기판
CN102460664B (zh) 电子器件用外延衬底及其制造方法
JP5787417B2 (ja) 窒化物半導体基板
US11316018B2 (en) Compound semiconductor substrate including electron transition layer and barrier layer
US20200402922A1 (en) Compound semiconductor substrate
CN113302345A (zh) 化合物半导体基板
WO2022044942A1 (ja) 化合物半導体基板および化合物半導体デバイス
CN109964306B (zh) 化合物半导体基板的制造方法以及化合物半导体基板
WO2022014592A1 (ja) 化合物半導体基板および化合物半導体基板の製造方法
CN113227467A (zh) 化合物半导体基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination